JPH084085B2 - 半導体の電解エッチング方法 - Google Patents
半導体の電解エッチング方法Info
- Publication number
- JPH084085B2 JPH084085B2 JP13396187A JP13396187A JPH084085B2 JP H084085 B2 JPH084085 B2 JP H084085B2 JP 13396187 A JP13396187 A JP 13396187A JP 13396187 A JP13396187 A JP 13396187A JP H084085 B2 JPH084085 B2 JP H084085B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- etched
- etching
- semiconductor substrate
- reference electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Weting (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、半導体の電解エッチング方法に関する。
（従来の技術） 従来の半導体の電解エッチング方法としては、例えば
第４図に示すようなエッチング装置を用いたものがある
（J.Electrochem.Soc.177,p959,1970）。
第４図に示すようなエッチング装置を用いたものがある
（J.Electrochem.Soc.177,p959,1970）。
第４図中、10は第１の槽、20は第２の槽であり、第１
の槽10には被エッチング半導体である半導体基板２およ
びこれに対応した対電極３が配置され、第２の槽20には
比較電極４が配置されている。第１および第２の槽10、
20は、同一の電解質溶液５で満たされ、両槽10、20は、
第１の槽10への挿入端部がキャピラリ６となっているブ
リッジ７により連結されている。このキャピラリ６およ
びブリッジ７を通じて両槽10、20間のイオン伝導が可能
とされている。８はDC電源としてのポテンショスタット
であり、そのリード線9a、9b、9cがそれぞれ対電極３、
半導体基板２および比較電極４に接続されている。11は
加熱用のータ、12は攪拌子であり、攪拌子12は図示省略
の槽外部の磁気的な駆動手段により、回転駆動される。
第１の槽10内の電解質溶液５は必要に応じてヒータ11に
より加熱され、また攪拌子12により攪拌される。
の槽10には被エッチング半導体である半導体基板２およ
びこれに対応した対電極３が配置され、第２の槽20には
比較電極４が配置されている。第１および第２の槽10、
20は、同一の電解質溶液５で満たされ、両槽10、20は、
第１の槽10への挿入端部がキャピラリ６となっているブ
リッジ７により連結されている。このキャピラリ６およ
びブリッジ７を通じて両槽10、20間のイオン伝導が可能
とされている。８はDC電源としてのポテンショスタット
であり、そのリード線9a、9b、9cがそれぞれ対電極３、
半導体基板２および比較電極４に接続されている。11は
加熱用のータ、12は攪拌子であり、攪拌子12は図示省略
の槽外部の磁気的な駆動手段により、回転駆動される。
第１の槽10内の電解質溶液５は必要に応じてヒータ11に
より加熱され、また攪拌子12により攪拌される。
そして電解エッチング中には、キャピラリ６を備えた
ブリッジ７により第１の槽10および第２の槽20間のイオ
ン伝導が図られ、またこれとともにポテンショスタット
８により、半導体基板２および比較電極４間の電位差が
常に一定の値となるように、半導体基板２と対電極３と
の間に印加される直流電圧が制御される。而して電解エ
ッチングの進行中、半導体基板２は一定の電位に保持さ
れて、均一で精度のよいエッチング加工が行なわれるよ
うにされている。
ブリッジ７により第１の槽10および第２の槽20間のイオ
ン伝導が図られ、またこれとともにポテンショスタット
８により、半導体基板２および比較電極４間の電位差が
常に一定の値となるように、半導体基板２と対電極３と
の間に印加される直流電圧が制御される。而して電解エ
ッチングの進行中、半導体基板２は一定の電位に保持さ
れて、均一で精度のよいエッチング加工が行なわれるよ
うにされている。
（発明が解決しようとする問題点） 従来の半導体の電解エッチング方法にあっては、キャ
ピラリ６を備えたブリッジ７により、第１の槽10および
第２の槽20間のイオン伝導が図られて半導体基板２およ
び比較電極４間の電位差が一定の値となるようにされて
いたため、半導体基板２上で精度よく一定の電位に制御
される範囲がキャピラリ６の先端部周辺に限られて、半
導体基板２に均一で精度のよいエッチング加工を施すの
が難しいという問題点があった。
ピラリ６を備えたブリッジ７により、第１の槽10および
第２の槽20間のイオン伝導が図られて半導体基板２およ
び比較電極４間の電位差が一定の値となるようにされて
いたため、半導体基板２上で精度よく一定の電位に制御
される範囲がキャピラリ６の先端部周辺に限られて、半
導体基板２に均一で精度のよいエッチング加工を施すの
が難しいという問題点があった。
この発明はこのような従来の問題点に着目してなされ
たもので、均一で精度のよいエッチング加工を歩留りよ
く行なうことのできる半導体の電解エッチング方法を提
供することを目的とする。
たもので、均一で精度のよいエッチング加工を歩留りよ
く行なうことのできる半導体の電解エッチング方法を提
供することを目的とする。
［発明の構成］ （問題点を解決するための手段） この発明は上記問題点を解決するために、被エッチン
グ半導体に対応した対電極と、所定の電位に保持された
比較電極とが備えられ、被エッチング半導体を前記比較
電極に対し一定の電位差に制御することにより、当該被
エッチング半導体を一定の電位に保持して電解エッチン
グする方法において、前記比較電極を前記被エッチング
半導体上に形成したことを要旨とする。
グ半導体に対応した対電極と、所定の電位に保持された
比較電極とが備えられ、被エッチング半導体を前記比較
電極に対し一定の電位差に制御することにより、当該被
エッチング半導体を一定の電位に保持して電解エッチン
グする方法において、前記比較電極を前記被エッチング
半導体上に形成したことを要旨とする。
（作用） 被エッチング半導体とこの被エッチング半導体上に形
成された比較電極との間の電位差が常に一定の値となる
ように、被エッチング半導体と対電極との間に印加され
る直流電圧が制御され、被エッチング半導体は定電位下
で電解エッチングが進行する。このとき比較電極は被エ
ッチング半導体上に形成されて被エッチング領域の極く
近傍に配置されているので、被エッチング領域全面に対
する電位差の制御性が向上して被エッチング領域はほぼ
全体にわたって定電位化される。而して均一で精度のよ
い電解エッチング加工が進行する。
成された比較電極との間の電位差が常に一定の値となる
ように、被エッチング半導体と対電極との間に印加され
る直流電圧が制御され、被エッチング半導体は定電位下
で電解エッチングが進行する。このとき比較電極は被エ
ッチング半導体上に形成されて被エッチング領域の極く
近傍に配置されているので、被エッチング領域全面に対
する電位差の制御性が向上して被エッチング領域はほぼ
全体にわたって定電位化される。而して均一で精度のよ
い電解エッチング加工が進行する。
（実施例） 以下、この発明の実施例を第１図および第２図に基づ
いて説明する。
いて説明する。
なお、第１図において前記第４図における部材および
機器等と同一ないし均等のものは、前記と同一符号を以
って示し重複した説明を省略する。
機器等と同一ないし均等のものは、前記と同一符号を以
って示し重複した説明を省略する。
まず、この実施例に適用されるエッチング装置および
被エッチング半導体の構成から説明する。
被エッチング半導体の構成から説明する。
第１図に示すように、エッチング装置は、エッチング
槽１が１個とされ、比較電極18は、被エッチング半導体
である半導体基板14上に形成されている。比較電極18を
有する半導体基板14は、次のようにして準備される。こ
れを第２図の工程図を用いて説明する。
槽１が１個とされ、比較電極18は、被エッチング半導体
である半導体基板14上に形成されている。比較電極18を
有する半導体基板14は、次のようにして準備される。こ
れを第２図の工程図を用いて説明する。
まず、半導体基板14を例えば1100℃の加湿酸素雰囲気
中で約40分間の酸化処理を行ない約500nmの厚さのSiO2
膜15を形成する（第２図（ａ））。次いでフォトエッチ
ングにより、被エッチング領域14aとなる部分のSiO2膜1
5を除去してマスクパターンを形成する。このあと、例
えば真空蒸着法によりAg膜16を全面に堆積し、フォトエ
ッチングによりパターン転写を行なってSiO2膜15上に所
要形状のAg膜16を形成する。これをHcl溶液中に約１分
間浸漬することによりAg膜16の表面層をAgcl17に転換さ
せて比較電極18を形成する（第２図（ｂ））。なお、比
較電極18は被エッチング領域14dを全面にわたって定電
位化させることができるように、平面的にみて格子状に
広い面積にわたって形成する。
中で約40分間の酸化処理を行ない約500nmの厚さのSiO2
膜15を形成する（第２図（ａ））。次いでフォトエッチ
ングにより、被エッチング領域14aとなる部分のSiO2膜1
5を除去してマスクパターンを形成する。このあと、例
えば真空蒸着法によりAg膜16を全面に堆積し、フォトエ
ッチングによりパターン転写を行なってSiO2膜15上に所
要形状のAg膜16を形成する。これをHcl溶液中に約１分
間浸漬することによりAg膜16の表面層をAgcl17に転換さ
せて比較電極18を形成する（第２図（ｂ））。なお、比
較電極18は被エッチング領域14dを全面にわたって定電
位化させることができるように、平面的にみて格子状に
広い面積にわたって形成する。
次いで、半導体基板14の裏面のSiO2膜15を除去したの
ち、その裏面に真空蒸着法によりAl19、Ni21およびAg22
を連続的に堆積し、さらに約450℃のN2雰囲気中で約15
分間の熱処理を施してAl19と半導体基板14との電気的コ
ンタクト性を向上させて半導体基板14に対する基板電極
23を形成する（第２図（ｃ））。
ち、その裏面に真空蒸着法によりAl19、Ni21およびAg22
を連続的に堆積し、さらに約450℃のN2雰囲気中で約15
分間の熱処理を施してAl19と半導体基板14との電気的コ
ンタクト性を向上させて半導体基板14に対する基板電極
23を形成する（第２図（ｃ））。
次に、上述のようにして準備された半導体基板の電解
エッチング方法を説明する。
エッチング方法を説明する。
半導体基板14は、基板電極23がリード線9bを介してポ
テンショスタット８に接続され、比較電極18がリード線
9cを介してポテンショスタット８に接続されて、その被
エッチング領域14aが、対電極３と対向するようにして
エッチング槽１内の電解質溶液５中に入れられる。
テンショスタット８に接続され、比較電極18がリード線
9cを介してポテンショスタット８に接続されて、その被
エッチング領域14aが、対電極３と対向するようにして
エッチング槽１内の電解質溶液５中に入れられる。
そしてポテンショスタット８により、半導体基板14と
この半導体基板14上に形成された比較電極18との間の電
位差が常に一定の値となるように、半導体基板14と対電
極３との間に半導体基板14側が（＋）となるように印加
される直流電圧が制御されて半導体基板14、云い換えれ
ば被エッチング領域14aは定電位下で電解エッチングが
行なわれる。このとき比較電極18は、半導体基板14上に
形成され、被エッチング領域14aの極く近傍に配置され
ているので、被エッチング領域14a全面に対する電位差
の制御性が向上して被エッチング領域14aはほぼ全面に
わたって定電位化される。したがって、第２図（ｄ）に
示すように、被エッチング領域14aは均一で所要の精度
のエッチング加工がなされる。
この半導体基板14上に形成された比較電極18との間の電
位差が常に一定の値となるように、半導体基板14と対電
極３との間に半導体基板14側が（＋）となるように印加
される直流電圧が制御されて半導体基板14、云い換えれ
ば被エッチング領域14aは定電位下で電解エッチングが
行なわれる。このとき比較電極18は、半導体基板14上に
形成され、被エッチング領域14aの極く近傍に配置され
ているので、被エッチング領域14a全面に対する電位差
の制御性が向上して被エッチング領域14aはほぼ全面に
わたって定電位化される。したがって、第２図（ｄ）に
示すように、被エッチング領域14aは均一で所要の精度
のエッチング加工がなされる。
所要のエッチング加工後は、比較電極18および基板電
極23は不要とされるので適宜に除去される。
極23は不要とされるので適宜に除去される。
また、第１図の例では、１個の半導体基板14が電解エ
ッチングされる場合について示されているが、多数個の
半導体基板を同一のエッチング槽内で一括してエッチン
グ加工することもできる。このような場合、各半導体基
板にそれぞれ比較電極が設けられ、当該各半導体基板の
被エッチング領域は、独立して定電位制御が行なわれる
ので、それぞれ均一で精度のよいエッチング加工が施さ
れて歩留りの向上が図られる。
ッチングされる場合について示されているが、多数個の
半導体基板を同一のエッチング槽内で一括してエッチン
グ加工することもできる。このような場合、各半導体基
板にそれぞれ比較電極が設けられ、当該各半導体基板の
被エッチング領域は、独立して定電位制御が行なわれる
ので、それぞれ均一で精度のよいエッチング加工が施さ
れて歩留りの向上が図られる。
次いで第３図には、この実施例に適用される半導体基
板の他の例を示す。この半導体基板を用いた電解エッチ
ング加工は、半導体圧力センサを製造する場合の一工程
として行なわれるものである。
板の他の例を示す。この半導体基板を用いた電解エッチ
ング加工は、半導体圧力センサを製造する場合の一工程
として行なわれるものである。
半導体基板上への比較電極および基板電極の形成から
説明すると、まず（100）結晶面を表面とするＰ形Si基
板24の表面に、エピタキシャル成長法により所要の厚さ
のＮ形エピタキシャル層25を形成する（第３図
（ａ））。次いで前記とほぼ同様の熱酸化法により、Si
O2膜15を形成し、フォトエッチングにより所要領域のSi
O2膜15を除去する。このSiO2膜15の除去領域に不純物拡
散法によりＰ形拡散層抵抗からなるピエゾ抵抗26を形成
する（第３図（ｂ））。
説明すると、まず（100）結晶面を表面とするＰ形Si基
板24の表面に、エピタキシャル成長法により所要の厚さ
のＮ形エピタキシャル層25を形成する（第３図
（ａ））。次いで前記とほぼ同様の熱酸化法により、Si
O2膜15を形成し、フォトエッチングにより所要領域のSi
O2膜15を除去する。このSiO2膜15の除去領域に不純物拡
散法によりＰ形拡散層抵抗からなるピエゾ抵抗26を形成
する（第３図（ｂ））。
真空蒸着法およびフォトエッチングによりAl配線層27
を形成したのち、CVD法によりPSGからなる層間絶縁膜28
を形成し、フォトエッチングにより外部配線用孔29を開
孔する。次いで再びCVD法により全面にPSG膜31を堆積す
る（第３図（ｃ））。
を形成したのち、CVD法によりPSGからなる層間絶縁膜28
を形成し、フォトエッチングにより外部配線用孔29を開
孔する。次いで再びCVD法により全面にPSG膜31を堆積す
る（第３図（ｃ））。
裏面側のSiO2膜15をフォトエッチングにより除去して
被エッチング領域24aとなる部分を窓開けするととも
に、SiO2膜15上には前記と同様の工程によりAg膜16およ
びAgcl17からなる比較電極18を形成する。一方、表面側
については、フォトエッチングにより所要領域のSiO2膜
15、PSG膜28、31を除去したのち、前記と同様の工程に
より、Al19、Ni21およびAg22からなる基板電極23を形成
する（第３図（ｄ））。
被エッチング領域24aとなる部分を窓開けするととも
に、SiO2膜15上には前記と同様の工程によりAg膜16およ
びAgcl17からなる比較電極18を形成する。一方、表面側
については、フォトエッチングにより所要領域のSiO2膜
15、PSG膜28、31を除去したのち、前記と同様の工程に
より、Al19、Ni21およびAg22からなる基板電極23を形成
する（第３図（ｄ））。
上述のようにして準備された被エッチング領域24aの
電解エッチング方法は、面異方性エッチングを進行させ
るため、電解質溶液５として飽水ヒドラジンを用いて前
記とほぼ同様にして行なわれる。
電解エッチング方法は、面異方性エッチングを進行させ
るため、電解質溶液５として飽水ヒドラジンを用いて前
記とほぼ同様にして行なわれる。
そして、比較電極18に対するＰ形Si基板24の電位を約
−0.6Vで一定となるように設定すると、Ｎ形SiとＰ形Si
のパッシベーション電位の差により、Ｐ形Si基板24の面
異方性エッチングが進行してＮ形エピタキシャル層25ま
で達したときエッチングを停止させることができて、第
３図（ｅ）に示すように所要形状のエッチング加工が精
度よくなされる。
−0.6Vで一定となるように設定すると、Ｎ形SiとＰ形Si
のパッシベーション電位の差により、Ｐ形Si基板24の面
異方性エッチングが進行してＮ形エピタキシャル層25ま
で達したときエッチングを停止させることができて、第
３図（ｅ）に示すように所要形状のエッチング加工が精
度よくなされる。
エッチング加工後は、比較電極18、基板電極23および
PSG膜31は不要とされるので、適宜に除去して半導体圧
力センサ製造のためのエッチング工程を終了する。
PSG膜31は不要とされるので、適宜に除去して半導体圧
力センサ製造のためのエッチング工程を終了する。
［発明の効果］ 以上説明したように、この発明によれば、比較電極が
被エッチング半導体上に形成されて被エッチング領域の
極く近傍に配置されているので、被エッチング領域全面
に対する比較電極との間の電位差の制御性が向上して被
エッチング領域はほぼ全面にわたって定電位化され、均
一で精度のよい電解エッチングが進行して歩留りが向上
するという利点がある。
被エッチング半導体上に形成されて被エッチング領域の
極く近傍に配置されているので、被エッチング領域全面
に対する比較電極との間の電位差の制御性が向上して被
エッチング領域はほぼ全面にわたって定電位化され、均
一で精度のよい電解エッチングが進行して歩留りが向上
するという利点がある。
第１図はの発明に係る半導体の電解エッチング方法の実
施例に適用されるエッチング装置を示す構成図、第２図
は同上実施例に適用される半導体基板上への比較電極等
の形成工程の一例を示す工程図、第３図は前記実施例に
適用される他の半導体基板上への比較電極等の形成工程
の一例を示す工程図、第４図は従来の半導体の電解エッ
チング方法に適用されるエッチング装置を示す構成図で
ある。 1:エッチング槽、3:対電極、 5:電解質溶液、8:ポテンショスタット、 14:半導体基板、18:比較電極、 23:基板電極。
施例に適用されるエッチング装置を示す構成図、第２図
は同上実施例に適用される半導体基板上への比較電極等
の形成工程の一例を示す工程図、第３図は前記実施例に
適用される他の半導体基板上への比較電極等の形成工程
の一例を示す工程図、第４図は従来の半導体の電解エッ
チング方法に適用されるエッチング装置を示す構成図で
ある。 1:エッチング槽、3:対電極、 5:電解質溶液、8:ポテンショスタット、 14:半導体基板、18:比較電極、 23:基板電極。
Claims (1)
- 【請求項１】被エッチング半導体に対応した対電極と、
所定の電位に保持された比較電極とが備えられ、被エッ
チング半導体を前記比較電極に対し一定の電位差に制御
することにより、当該被エッチング半導体を一定の電位
に保持して電解エッチングする方法において、 前記比較電極を前記被エッチング半導体上に形成したこ
とを特徴とする半導体の電解エッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13396187A JPH084085B2 (ja) | 1987-05-29 | 1987-05-29 | 半導体の電解エッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13396187A JPH084085B2 (ja) | 1987-05-29 | 1987-05-29 | 半導体の電解エッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63299236A JPS63299236A (ja) | 1988-12-06 |
| JPH084085B2 true JPH084085B2 (ja) | 1996-01-17 |
Family
ID=15117125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13396187A Expired - Fee Related JPH084085B2 (ja) | 1987-05-29 | 1987-05-29 | 半導体の電解エッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084085B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02228049A (ja) * | 1989-02-28 | 1990-09-11 | Nec Corp | 半導体装置の製造方法 |
| JP5170003B2 (ja) * | 2009-06-05 | 2013-03-27 | 株式会社リコー | 半導体装置の製造方法 |
-
1987
- 1987-05-29 JP JP13396187A patent/JPH084085B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63299236A (ja) | 1988-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5766977A (en) | Method for producing semiconductor device | |
| JP2615390B2 (ja) | 炭化シリコン電界効果トランジスタの製造方法 | |
| JPS59161069A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH084085B2 (ja) | 半導体の電解エッチング方法 | |
| JPS6133253B2 (ja) | ||
| JPS63177472A (ja) | 薄膜トランジスタ | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| JP3510973B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0468770B2 (ja) | ||
| JP2004288920A (ja) | 半導体基板のエッチング方法 | |
| JPS5936434B2 (ja) | ハンドウタイダイアフラムノセイゾウホウホウ | |
| JP2519207B2 (ja) | 半導体装置の製造方法 | |
| JPH01232744A (ja) | 半導体装置の製造方法 | |
| JPS605074B2 (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH0544184B2 (ja) | ||
| KR100197378B1 (ko) | 광로 조절 장치의 제조방법 | |
| JPS6118348B2 (ja) | ||
| JPH0514509Y2 (ja) | ||
| JPS6163027A (ja) | 半導体装置の製造方法 | |
| JPS5823929B2 (ja) | 半導体装置の製造方法 | |
| JPH04338650A (ja) | 半導体装置の製造方法 | |
| JPS63164273A (ja) | 電力用半導体素子の製造方法 | |
| JPS63151064A (ja) | 半導体装置の製造方法 | |
| JPH0140506B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |