JPH0845869A - 特に集積化された電子装置における電荷キャリアの寿命の局所化される短縮のための処理、および電荷キャリアの寿命の局所化される短縮を伴う集積化された電子装置 - Google Patents

特に集積化された電子装置における電荷キャリアの寿命の局所化される短縮のための処理、および電荷キャリアの寿命の局所化される短縮を伴う集積化された電子装置

Info

Publication number
JPH0845869A
JPH0845869A JP7185429A JP18542995A JPH0845869A JP H0845869 A JPH0845869 A JP H0845869A JP 7185429 A JP7185429 A JP 7185429A JP 18542995 A JP18542995 A JP 18542995A JP H0845869 A JPH0845869 A JP H0845869A
Authority
JP
Japan
Prior art keywords
active region
parasitic
process according
transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7185429A
Other languages
English (en)
Other versions
JP2893053B2 (ja
Inventor
Anna Battaglia
アンナ・バッタグリア
Piergiorgio Fallica
ピエールジョルジオ・ファリカ
Cesare Ronsisvalle
ケサーレ・ロンシスバッレ
Salvatore Coffa
サルバトーレ・コッファ
Vito Raineri
ビート・ライネリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno filed Critical CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Publication of JPH0845869A publication Critical patent/JPH0845869A/ja
Application granted granted Critical
Publication of JP2893053B2 publication Critical patent/JP2893053B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/18—Diffusion lifetime killers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/40—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections
    • H10P95/402—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections of silicon bodies
    • H10P95/405—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections of silicon bodies using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【課題】 集積化された電子装置における電荷キャリア
の寿命の局所化される短縮のための方法および装置を提
供する。 【解決手段】 方法は、好ましくはヘリウムである希ガ
スのイオンが集積化された素子の活性領域において泡を
形成するよう、イオンを高い線量かつ高エネルギレベル
で活性領域に注入するステップを含む。泡の構造を改善
し希ガスを蒸発させて活性領域に空洞を残すために、希
ガスの泡の形成後にさらなる熱処理が行なわれる。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】
１．発明の分野 この発明は、特に集積化された電子装置における、電荷
キャリアの寿命の、局所化された短縮のための方法およ
び装置に関する。 ２．関連技術の説明 集積回路技術において公知であるように、チップのいく
つかの領域を他の領域から電気的に絶縁することはしば
しば必要である。たとえば、ＶＩＰ回路においては、駆
動する回路はパワートランジスタから絶縁されなければ
ならない。
【０００２】絶縁のために用いられる１つの技術は接合
絶縁である。しかしながら、この技術では、集積回路の
構造全体の実際の動作限界を究極的に定義する寄生トラ
ンジスタを形成することは避けられない。
【０００３】図１はＭＯＳＦＥＴパワートランジスタ回
路の典型的な構造を示す。ＭＯＳＦＥＴ構造は典型的に
は、Ｎ+ 形の不純物でドーピングされる、ＭＯＳＦＥＴ
素子のドレイン端子として作用する基板１を含む。Ｎ-
形のエピタキシャル層２は基板１上に成長させられる。
深い本体領域として公知の、Ｐ+ 形の２つの領域３ａお
よび３ｂはエピタキシャル層に位置される。それぞれの
深い本体領域３ａおよび３ｂ上には、Ｐ形不純物でドー
ピングされる本体領域４ａおよび４ｂがある。２つのソ
ース領域、つまり本体領域４ａに対しては５ａおよび５
ｂ、ならびに本体領域４ｂに対しては５ｄおよび５ｃ
が、それぞれ本体領域４ａおよび４ｂの各１つに与えら
れる。
【０００４】酸化物層１０ａは本体領域４ａおよび４ｂ
の隣接する端縁上に位置され、ポリシリコンゲート６ａ
は層１０ａ上に置かれる。ゲート６ａは、Ｐ−Ｖａｐｏ
ｘのような、好ましくは化学気相成長される酸化物であ
る誘導体層７ａによって被覆される。ゲート端子６ｂお
よび６ｃは、関連する酸化物層１０ｂおよび１０ｃなら
びに誘導体層７ｂおよび７ｃを有して、本体領域４ａお
よび４ｂの端縁に位置される。
【０００５】最後に、この構造全体は、好ましくはアル
ミニウムである、本体領域４ａおよび４ｂならびにソー
ス領域５ａ、５ｂ、５ｃおよび５ｄと接触する金属層に
よって被覆される。
【０００６】この構造はその動作を制限する寄生トラン
ジスタを含む。これらの寄生トランジスタのエミッタ、
ベース、およびコレクタはそれぞれソース５ａ〜５ｄ、
深い本体領域３ａおよび３ｂまたは本体領域４ａおよび
４ｂ、ならびに基板１によって構成されるドレインであ
る。寄生トランジスタのエミッタとベースとコレクタは
それらの活性領域を備える。これらの寄生トランジスタ
の１つが図１に示され、参照番号９によって指定され
る。トランジスタ９のエミッタはソース領域５ｄによっ
て構成され、ベースは本体／深い本体領域３ｂによって
構成され、コレクタは基板１によって構成される。ソー
ス／深い本体／ドレインの組合せを有して存在する少な
くとも３つの他の寄生トランジスタがあることが明らか
である。これらは簡略化のために図示されていない。
【０００７】以下の３つの方法は寄生トランジスタ９の
利得を低減するために用いられるだろう。第１に、深い
本体領域３ｂ、つまりトランジスタのベースが十分にド
ーピングされるだろう。第２に、ソース５ｄおよび深い
本体３ｂまたは本体４ｂ、つまりトランジスタ９のエミ
ッタおよびベースが短絡される。第３に、ソース５ｄ
が、利用可能なフォトリソグラフィ技術の制限内で可能
な限り短く製造されるだろう。
【０００８】これらの方法にも拘らず、ＰＭＯＳがオン
のとき、ソースの下にある深い本体領域において電圧降
下がある。したがって、正のバイアスＶbeがトランジス
タ９のベースとエミッタとの間に形成されてトランジス
タをオンにし得る。この寄生トランジスタの利得は電流
が増大し温度が上昇するにつれて増大して、ＰＭＯＳの
性能を制限する。
【０００９】図２はＩＧＢＴ素子の典型的構造を示す。
ＩＧＢＴの構造は、エピタキシャル層２と基板１との間
に挿入されかつＮ+ 形の不純物でドーピングされる付加
的なエピタキシャル層２ａがあることを除き、図１のＰ
ＭＯＳ素子の構造と同様である。
【００１０】ＩＧＢＴ素子は、そのコレクタ、ベース、
およびエミッタがソース領域５ｄ、本体／深い本体領域
４ｂ／３ｂ、およびエピタキシャル層２または２ａによ
ってそれぞれ形成されるＮＰＮ型寄生トランジスタ１０
０を含む。トランジスタ１００の効果は、そのコレク
タ、ベース、およびエミッタがそれぞれ本体／深い本体
領域４ｂ／３ｂ、エピタキシャル層２または２ａ、およ
び基板１である、ＰＮＰ型の別の寄生トランジスタ１１
の効果と組合される。当然のことながら、他の寄生トラ
ンジスタも他の本体／深い本体領域に形成され得る。
【００１１】２つの寄生トランジスタ１００および１１
はサイリスタを構成する。このサイリスタを活性化する
のを避けるためには、αNPN ＋αPNP ＜１となるように
この２つのトランジスタの利得を低減する必要がある。
【００１２】ＰＮＰトランジスタ１１の利得を低減する
ために、２つの技術が用いられる。第１の技術は、Ｐ形
基板１とＮ形ドレインとの間におけるバッファ層の導入
である。この層はＮ形不純物で十分にドーピングされ
る。第２の技術は、金または白金のような寿命を短くす
る金属を注入し、次いでそれを拡散させてウェハの厚み
にわたって一様にそれを分布させることである。ＮＰＮ
トランジスタ１００の利得も当然ながらこれにより低減
される。
【００１３】上述の寄生コンポーネントが特に有害であ
る動作条件は、ＰＭＯＳの例（図１）においては、動的
なｄＶ／ｄｔおよびクランプされない条件である。ＩＧ
ＢＴ素子の例（図２）においては、静的および動的なラ
ッチアップが考えられる。
【００１４】寄生トランジスタがある電力素子の第３の
例は、ＶＩＰ素子としてより公知であるバーティカル・
インテリジェント・パワー素子（Vertical Intelligent
Power device ）である。図３はＶＩＰ素子の典型的構
造を示す。
【００１５】ＶＩＰ素子は、Ｎ- 形エピタキシャル層３
２が上にあるＮ+ 形基板３１を含む。エピタキシャル層
３２はＰ+ 形の埋込層３３に適応する。Ｐ+ 形埋込層３
３は、典型的にはバーティカルＮＰＮトランジスタ５１
およびラテラルＰＮＰトランジスタ５２である低電力の
制御素子に適用する。Ｐ+ 形埋込層は低電力素子のため
の絶縁としてさらに作用する。バーティカルＮＰＮトラ
ンジスタ５１は、Ｎ+形不純物でドーピングされるシン
ク領域３６によってコレクタ端子３５に接続される第１
のＮ+ 形埋込層３４を含む。Ｎ+ 形埋込層３４と、ＮＰ
ＮトランジスタのＰ+ 形ベース３７とＮ+ 形エミッタ３
８とに適応するＮ- 形領域４１とは、２つのＰ+ 形絶縁
領域３９および４０によって包囲される。これらの絶縁
領域はＰ + 形埋込層３３とともにＮ領域４１の絶縁ウェ
ルを形成する。
【００１６】バーティカルＮＰＮトランジスタ５１の隣
りにはラテラルＰＮＰトランジスタ５２がある。このト
ランジスタは、シンク領域４４によってベース端子４３
に接続されるＮ+ 形埋込層４２をさらに含む。Ｎ- 形領
域４５は、ともにＰ形であるエミッタ４６およびコレク
タ４７に適応し、かつ絶縁領域４０とさらなる絶縁領域
４８とによって絶縁される。絶縁領域３９、４０および
４８はＰ+ 形埋込領域とともにＰウェルと称される領域
を形成する。
【００１７】電力素子５３は、ベース端子５０に接続さ
れるベース領域４９と、エミッタ端子５５に接続される
エミッタ領域５４とを含む。電力素子５３のコレクタ
は、ＶＩＰ素子の全体の基板に接続される金属層３０に
よって構成される。
【００１８】上述のＶＩＰ構造においては、低電力回路
（ＮＰＮトランジスタ５１およびＰＮＰトランジスタ５
２）はパワートランジスタ５３から絶縁されなければな
らない。広く用いられるこの技術は接合絶縁である。し
かしながら、この技術では、前述したように、素子の動
作を制限する寄生トランジスタの形成に至ることは避け
られない。
【００１９】寄生トランジスタの第１の例はトランジス
タ６１であり、そのエミッタはＮＰＮトランジスタ５１
のベース３７によって構成され、そのベースはＮＰＮト
ランジスタ５１のコレクタ３５によって構成され、この
コレクタはＰ+ 形領域または埋込層（Ｐウェル）３９に
よって構成される。
【００２０】第２の寄生トランジスタはトランジスタ６
２であり、そのエミッタはＰＮＰトランジスタ５２のベ
ース４３によって構成され、そのベースはＰウェルの領
域４０によって構成され、そのコレクタはＮＰＮトラン
ジスタ５１のコレクタ３５によって構成される。
【００２１】第３の寄生トランジスタはトランジスタ６
３であり、そのエミッタはＰＮＰトランジスタ５２のエ
ミッタ４６によって構成され、そのベースはＰＮＰトラ
ンジスタ５２のベース４３によって構成され、そのコレ
クタはＰウェルの領域４８によって構成される。
【００２２】第４の寄生トランジスタはトランジスタ６
４であり（それはこの図のトランジスタ６３上に重ね合
わせられる）、それは、そのエミッタがＰＮＰトランジ
スタ５２のコレクタ４７によって構成されるという点を
除き、トランジスタ６３と同一である。
【００２３】第５の寄生トランジスタはトランジスタ６
５であり、そのエミッタはＰＮＰトランジスタ５２のベ
ース４３によって構成され、そのベースはＰウェルの領
域４８によって構成され、そのコレクタはエピタキシャ
ル層３２によって構成される。
【００２４】第６の寄生トランジスタはトランジスタ６
６であり、そのエミッタは電力素子５３のベース４９に
よって構成され、そのベースはエピタキシャル層３２に
よって構成され、そのコレクタはＰウェルの領域４８に
よって構成される。
【００２５】各々が構造の動作上の汎用性に制限を課
す、いくつかの寄生トランジスタがあることが明らかで
ある。
【００２６】上述したように、これらの寄生コンポーネ
ントを避けるためには、金属（金および白金）の注入ま
たは堆積とそれに続く核粒子（中性子、陽子、およびア
ルファ）、電子またはＸ線を用いる拡散および照射とを
含む、さまざまな解決法がある。金属注入の欠点は処理
のフローチャートの複雑さであり、一方、照射の欠点
は、熱アセンブリステップが照射の効果をある程度減ず
るため、コストが高く、制御が困難であるという事実で
ある。
【００２７】電力素子には寄生トランジスタのみならず
寄生ダイオードもあることが強調されるべきである。さ
らに、上述の３つの寄生素子に加えて、たとえば高速回
復ダイオード、小信号のためのトランジスタ、サイリス
タなどの他の寄生素子もある。
【００２８】
【発明の概要】先行技術の上述の問題は、特に集積化さ
れた装置における電荷キャリアの寿命の局所化された短
縮のためのプロセスが与えられる、この発明の１つの例
示の実施例によって克服される。このプロセスは、集積
化された装置の活性領域において希ガスの泡を発生させ
るために、活性領域において希ガスのイオンを高い線量
かつ高エネルギレベルで注入するステップを含む。イオ
ンが凝集して活性領域においてより大きな泡を形成する
よう、熱処理が次いで行なわれる。次いでさらに熱処理
が行なわれて希ガスの泡の形成後に希ガスを蒸発させ
て、活性領域に空洞を残す。
【００２９】この発明の別の例示的実施例においては、
少なくとも１つの活性領域が第１の半導体材料と第２の
半導体材料との間の接合部に位置される状態で装置が提
供される。第１の半導体材料は複数の空洞が第２の半導
体材料に隣接して配列される。
【００３０】この発明のさらに別の例示的実施例におい
ては、少なくとも１つの活性領域が第１の半導体材料と
第２の半導体材料との接合部で形成される状態で装置が
提供される。装置は活性領域において電荷キャリアの寿
命を局所的に短縮するための手段を含む。
【００３１】この発明の特性および利点は、添付の図面
の非限定的な例によってのみ説明される、好ましくはあ
るが限定的ではない実施例の説明から明らかとなる。
【００３２】
【詳細な説明】この発明の１つの例示的実施例に従う
と、好ましくはヘリウムである希ガスのイオンが、素子
または回路の活性領域を含むシリコンの領域において局
所化されたままであるよう、高い線量（＞５×１０15原
子／平方ｃｍ）かつ高エネルギレベルで注入される。こ
の態様で、ガス性の泡がこれらの活性領域内に形成され
る。
【００３３】次いで熱処理が中間温度（好ましくは少な
くともかつ約７００℃）で行なわれて、結晶の中の小さ
なガス性の泡の構造を改良するよう、つまり小さなガス
の泡が凝集してより大きな泡を形成するよう、ヘリウム
原子をさらに凝集させる。この熱処理によって、ヘリウ
ムの泡を含むバンドの幅が減じられ、それによりヘリウ
ムの泡を含むバンドの面積抵抗率の値を小さくする。
【００３４】この熱処理を続けることによって、ヘリウ
ムは蒸発してシリコン中に拡散する。最終的には、各々
が約５０Åのサイズを有する空の空洞が注入された活性
領域に残る結果となる。
【００３５】この方法において、シリコンの量はヘリウ
ムの空洞を含む領域において減じられる。空洞の内部表
面は事実上、素子における、電子および正孔の両方のキ
ャリアのための再結合中心である。
【００３６】これらの空洞は、ゲッタリング中心とし
て、つまり鉄Ｆｅ、銅Ｃｕ、ニッケルＮｉ、およびその
他の任意の異種原子を優先的に分離する場所として作用
する大きな欠陥をさらに構成する。
【００３７】しかしながら、そのような異種原子が空洞
に存在する場合、寿命短縮効果を制御するのはよりはる
かに困難であるため、シリコンからこのような原子を除
去することが望ましい。正孔によって引き起こされる効
果が十分でない場合には、拡散によって空洞で分離す
る、制御される方法で、寿命を短縮する他の原子が注入
または堆積されてもよい。
【００３８】ＰＭＯＳ素子の例においては、ＩＧＢＴお
よびＶＩＰ素子の例と同様、ヘリウム注入はＮＰＮ寄生
トランジスタのベース、つまりソースの下で局所化され
る。これにより、この領域におけるより短い再結合寿
命、およびその結果生ずるより短い小数キャリア拡散
長、ならびに究極的には寄生トランジスタのためのより
低い利得が生ずる。
【００３９】この発明に従うＰＭＯＳ、ＩＧＢＴおよび
ＶＩＰ素子を製造するための方法をこれより記載する。
【００４０】図４を参照すると、ＰＭＯＳ素子を製造す
るために、２０〜１００Ωｃｍの抵抗率を有しかつ２０
ないし１００ミクロンの厚みを有するＮ- 形のエピタキ
シャル層２が、ドナー不純物で十分にドーピングされか
つ約１０〜１５ｍΩｃｍの抵抗率を有するシリコン半導
体基板１上に成長させられる。
【００４１】次いで１ミクロンより厚いフィールド酸化
膜がエピタキシャル層２上に成長させられる。高い線量
（＞１０15原子／平方ｃｍ）のアクセプタ原子（ボロ
ン）が注入される窓を開けるために、フォトリソグラフ
ィが次いで行なわれる。これらの原子は次いでエピタキ
シャル層２で拡散されてＰ+ 形の深い本体領域３ａおよ
び３ｂを形成する。このフィールド酸化膜は次いで、基
本セルが作られる素子の表面の領域から完全に除去され
る。これらの領域は広くは素子の活性領域と名付けられ
る。酸化膜は境界領域からは除去されない。
【００４２】次いで薄いゲート酸化膜が成長させられ、
その上にポリシリコンの層が堆積させられる。活性領域
のイオンが注入される窓を開けるために、ポリシリコン
層およびゲート酸化膜は選択的に除去される。酸化膜の
除去およびポリシリコンの除去により、ポリシリコンゲ
ート６ａが上にあるゲート酸化膜１０ａの層が残る。同
様に、酸化膜１０ｄおよび１０ｃの層ならびにシリコン
６ｂおよび６ｃの層が素子の２つの境界にそれぞれ残さ
れる。
【００４３】約１０13原子／平方ｃｍの線量でのアクセ
プタ不純物（ボロン）がその酸化膜にある窓を通して注
入される。ボロンは次いで拡散されてＰ+ 形本体領域４
ａおよび４ｂを形成する。本体領域は基本セルのチャネ
ルを構成する。本体４ａおよび４ｂのドーピングレベル
はしたがってＰＭＯＳのしきい値電圧を決定する。前述
したように、残っているポリシリコン層はＰＭＯＳのゲ
ート電極６ａを構成する格子を形成する。Ｐ本体領域４
ａおよび４ｂを形成するための注入中、ボロンイオンは
ポリシリコンにさらに導入され、それはしたがって僅か
なＰ+ 形ドーピングを得る。
【００４４】次いでフォトリソグラフィが行なわれてソ
ース領域５ａ、５ｂ、５ｃ、および５ｄを作る。
【００４５】ソース領域の不純物の注入前に、ヘリウム
の高い線量（１０16原子／平方ｃｍと等しいかまたはそ
れより高い）の注入が、ヘリウムの泡７１ａ、７１ｂ、
７１ｃおよび７１ｄを有する層がソース領域を包囲する
ようなエネルギで行なわれる。この方法で、寄生トラン
ジスタ９のベースが位置する本体／深い本体領域にヘリ
ウムの泡が形成される。次いで、ヘリウム原子をシリコ
ンの中でより大きなガス性の泡に凝集させる中間温度
（約７００℃）で熱処理を行なうことが可能である。熱
処理を継続することによって、ヘリウムは蒸発してシリ
コン中に拡散する。最終的には、約５０Åのサイズを有
する空の空洞が注入された活性領域に残される結果とな
る。
【００４６】この方法においては、シリコンの量はヘリ
ウムの空洞を含む領域において減じられる。空洞の内部
表面は実際にはシリコンにおける、電子および正孔の両
方の電荷のための再結合中心である。
【００４７】空洞を形成することによって得られる寿命
の短縮が十分でない場合には、寿命を短縮する原子（た
とえば白金または金）を注入または堆積し、次いで空洞
の存在により損傷を受けた領域へ、熱処理によってそれ
らの原子を分離することによって、寿命がさらに短縮さ
れてもよい。
【００４８】次いで、ソース領域５ａ〜ｄを得るため
に、同じマスクを通して高い線量（１０5 原子／平方ｃ
ｍ）でのドナー（砒素）の注入が行なわれる。
【００４９】好ましくはＰ−Ｖａｐｏｘである誘電体層
は全表面上に堆積される。誘電体層７ｂおよび７ｃが素
子の端縁に残りかつ層７ａがゲート６ａ上に残るよう、
誘電体層に窓が開けられる。
【００５０】最後に、アルミニウム層８が表面上に堆積
されて、すべての基本セルの本体領域４ａおよび４ｂな
らびにソース領域５ａ〜ｄと接触する。
【００５１】ＩＧＢＴ素子を作るための処理はＰＭＯＳ
処理と同様であるが、さらなる寄生トランジスタである
ＰＮＰトランジスタ１１の好ましくない効果を補償する
必要があるという違いがある。したがって、第１のエピ
タキシャル層２ａを成長させた後、ヘリウムの高い線量
（１０16原子／平方ｃｍ）の注入が、Ｎ+ 形である第１
のエピタキシャル層２ａ内にヘリウムが閉じ込められた
ままとなるようなエネルギで行なわれる。
【００５２】既に述べたように、注入されたヘリウムは
素子の活性領域におけるヘリウムの泡７２ａおよび７２
ｂの形成を可能にする。
【００５３】空洞の群は一様に広がってもよい。代替的
には、フォトマスクによって、それらは典型的には１ミ
クロンの距離で互いに間隔をとった交互の群に配列され
てもよい。
【００５４】続いて、ＰＭＯＳ素子のための上述の熱処
理および白金または金の注入を行なうことが可能であ
る。
【００５５】次いで、層２ａよりも高い抵抗率（２０〜
１００Ωｃｍ）を有するＮ- 形の第２のエピタキシャル
層２が、第１のエピタキシャル層２ａ上に２０ないし１
００ミクロンの厚みに成長させられる。
【００５６】次に続くステップは、ＮＰＮ型寄生トラン
ジスタ１０の効果を低減するためのヘリウムの注入を含
む、ＰＭＯＳ素子のための上述のステップと同一であ
る。
【００５７】この発明に従うＶＩＰ素子は次の方法で製
造される。寄生トランジスタ６５の影響が最も有害なも
のであるため、その影響のみを低減するための方法が記
載されるが、その記載される技術は他の寄生トランジス
タに対しても一般化され得る。
【００５８】２０〜１００Ωｃｍの抵抗率を有しかつ２
０ないし１００ミクロンの厚みを有するＮ- 形のエピタ
キシャル層３２は、約１０〜１５ｍΩｃｍの抵抗性を有
するドナー不純物で十分にドーピングされるＮ+ 形のシ
リコン半導体基板３１上に成長させられる。次いで、１
ミクロンより厚いフィールド酸化膜が熱処理でもってエ
ピタキシャル層３２の表面上に成長させられる。次い
で、約１０13原子／平方ｃｍ）の低い線量でアクセプタ
原子（ボロン）が注入される領域を開けるためにフォト
リソグラフィが行なわれる。これらの原子はエピタキシ
ャル層３２で拡散して、埋込層またはＰウェルとして公
知のＰ+ 形領域３３を形成する。
【００５９】次いで第２のフォトリソグラフィが行なわ
れて、第１のフォトリソグラフィステップによって形成
された領域内に窓を開ける。続いてＮ+ 形埋込層領域３
４および４２を作るために、この窓に高い線量（約１０
15原子／平方ｃｍ）でのドナー原子（アンチモン）が注
入される。
【００６０】これらの領域を作る前に、ヘリウムの泡か
らなるヘリウムの層がＮ+ 形埋込層３４および４２を包
囲するようなエネルギでもって、ヘリウムが第２の窓を
通して高い線量（１０16原子／平方ｃｍよりも高い）で
注入される。ヘリウムは次いで熱処理されて、既に記載
された例にあるように、ヘリウム原子を凝集させて、参
照番号７３ａおよび７３ｂで示されるより大きなヘリウ
ムの泡を作る。明らかに示されるように、ヘリウム注入
は寄生トランジスタ６５のベース領域で生ずる。他の寄
生トランジスタの場合には、それらのベースが存在しな
い領域でヘリウム原子を注入する必要はない。
【００６１】ヘリウムの泡の効果が十分でない場合に
は、白金注入を行ない、次いでそれを拡散させて白金原
子を空洞／泡の領域に分離させることが可能である。
【００６２】ヘリウムの泡／空洞を作った後、Ｎ+ 形埋
込層領域３４および４２を作るために注入された原子
は、これらの領域を形成するために拡散される。次い
で、フィールド酸化膜は完全に除去されて、第２のエピ
タキシャル層３２ａが成長させられ、１ミクロンよりも
厚い第２のフィールド酸化膜は熱処理でもって前記層３
２ａ上に成長させられる。
【００６３】次に、絶縁フォトリソグラフィ技術が用い
られて、埋込層領域３３の端縁５６に対応するフレーム
を形成する。この同じフォトリソグラフィ技術は、パワ
ートランジスタ５３のベース４９を構成する領域に窓を
さらに形成する。次いで、これらの窓を通してアクセプ
タ原子（ボロン）が約１０14原子／平方ｃｍの線量で注
入される。これらの原子は続いて拡散される。拡散の回
数および温度は、ボロン原子がＰ+ 形埋込層３３の深さ
に達するような、つまり絶縁４８および埋込層３３が単
一の電気的に接続されるウェル形領域を形成するような
回数および温度である。このウェルは、その内側のＮ形
領域４５をその外側のＮ形領域３２ａから電気的に絶縁
する。同時に、パワートランジスタ５３のベース４９も
拡散される。
【００６４】シンクおよびエミッタのためのフォトリソ
グラフィステップが続いて行なわれる。このフォトリソ
グラフィステップは、線形回路のシンク３６および４４
と、パワートランジスタ５３のエミッタ５４とを定義す
る窓を開ける。シンク３６および４４は、Ｎ+ 形埋込層
３４および４２をウェハの表面に接続するＮ+ 形領域で
あり、埋込層３４および４２をその表面に電気的に接続
する。トランジスタ５２のシンク４４はこのトランジス
タのベースを構成する。
【００６５】フォトリソグラフィステップの後、高濃度
の燐が炉内で堆積され、次いでパワートランジスタ５３
のシンク３６および４４ならびにエミッタ５４は同時に
拡散される。
【００６６】次いで、トランジスタ５１のベース３７
と、トランジスタ５２のエミッタ４６およびコレクタ４
７とを定義するために、別のフォトリソグラフィステッ
プが行なわれる。次いで、ベース３７とエミッタ４６と
コレクタ４７とを作るために、アクセプタイオンが注入
され続いて拡散される。トランジスタ５１のエミッタ３
８を定義するために、別のフォトリソグラフィステップ
が行なわれる。この後、燐が炉内において高い濃度で堆
積される。燐は拡散されてエミッタ３８を作る。
【００６７】最後に、付加的なフォトリソグラフィステ
ップによって、さまざまな端子のためのコンタクトを形
成するためにアルミニウムが堆積され、パワートランジ
スタ５３のコレクタ３０を形成する素子の背面上のメタ
ライゼーション層がさらに形成される。
【００６８】好ましくは、空洞形成およびヘリウム蒸発
は素子が金属化される前に生ずる。さらに、前の例によ
って示されるように、ヘリウムの空洞によって発生する
欠陥は好ましくは、さまざまな寄生トランジスタのベー
スが存在する領域に導入される。しかしながら、寄生ト
ランジスタの他の端子に作用することも可能であり、ダ
イオードのような他の寄生素子の例では、陽極および陰
極に作用することも可能である。
【００６９】はっきりと示されるように、この発明は、
シリコンの量が素子の活性領域における減じられるよう
に、ヘリウムで形成される空洞をその領域に導入する。
この電荷キャリア寿命制御技術は、短い寿命の領域を水
平方向および垂直方向の両方において非常に精密に局所
化するという点において有利である。
【００７０】当該技術において公知である他の寿命を短
縮するもの（金および白金）は実際にはまず注入され、
堆積され、次いで拡散される。この例においては、イオ
ン注入および堆積の両方はこれらの原子を非常に表面的
に導入するため、拡散が必要である。
【００７１】代わりに、ヘリウムが、その非常に小さい
質量のゆえに、比較的高くかつ任意の例において現在の
注入設備で利用できる注入エネルギでもって数ミクロン
の深さにまで注入され得る。このようにして、ＩＧＢＴ
素子のトランジスタ１１を中立化することが可能であ
る。これは、所望される深さのヘリウム注入中にガス性
の泡が形成されるという利点につながる。ヘリウムの使
用はさらに、比較的大きな欠陥の形成を可能にし、かつ
公知の技術によって作り出され得るスポットのような欠
陥の形成を防止する。
【００７２】この発明の別の利点は、一旦空洞が形成さ
れると、それらはその後に続く高温の熱処理の後でさえ
も十分に安定したままであるという点である。後に続く
この熱処理によって、より小さな泡はより大きな泡に凝
集し、制限される抵抗率値を与えるようガス性の泡を含
むバンド幅を（典型的には０．２ミクロンの厚みの値に
まで）減ずることとなる。この方法では、好ましい結
果、つまり寄生素子の影響の低減は抵抗率の増加の好ま
しくない影響によって相殺されない。
【００７３】この発明の少なくとも１つの例示的実施例
をこうして記載してきたが、当業者はさまざまな代替、
修正、および改良を容易に思いつくであろう。このよう
な代替、修正、および改良はこの発明の精神および範囲
内にあることが意図される。たとえば、使用される材料
はそれらお形状および寸法と同様に、素子の要件に従っ
て修正されてもよい。したがって、前述の説明は例にの
みよるものであり、限定するものとして意図されるもの
ではない。この発明は前掲の特許請求の範囲およびその
均等物に定義されるようにのみ限定される。
【図面の簡単な説明】
【図１】対応する寄生トランジスタを有するＰＭＯＳ素
子の断面図である。
【図２】対応する寄生トランジスタを有するＩＧＢＴ素
子の断面図である。
【図３】対応する寄生トランジスタを有するＶＩＰ素子
の断面図である。
【図４】この発明に従うＰＭＯＳ素子の断面図である。
【図５】この発明に従うＩＧＢＴ素子の断面図である。
【図６】この発明に従うＶＩＰ素子の断面図である。
【符号の説明】 １ 活性領域 ２ 活性領域 ２ａ 活性領域 ３ａ 活性領域 ３ｂ 活性領域 ５ｄ 活性領域 １０ 寄生素子 １１ 寄生素子 ３２ 活性領域 ３３ 活性領域 ６６ 寄生素子 ７１ａ 空洞 ７１ｂ 空洞 ７１ｃ 空洞 ７１ｄ 空洞 ７２ａ 空洞 ７２ｂ 空洞 ７３ａ 空洞 ７３ｂ 空洞
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9055−4Ｍ 29/78 ６５８ Ｈ (72)発明者 アンナ・バッタグリア イタリア、95030 （プロビンス・オブ・ カターニア）、トレメスティエリ・エット ネオ、ビア・アルキメデ、20 (72)発明者 ピエールジョルジオ・ファリカ イタリア、95121 カターニア、ビア・エ ンメ・サンジョルジ、42 (72)発明者 ケサーレ・ロンシスバッレ イタリア、95100 カターニア、ビア・ア ルゴ、22 (72)発明者 サルバトーレ・コッファ イタリア、95030 （プロビンス・オブ・ カターニア）、トレメスティエリ・エット ネオ、ビア・チンニレッラ、９ (72)発明者 ビート・ライネリ イタリア、95030 （プロビンス・オブ・ カターニア）、マスカルーチア、ビア・ エ・トリケッリ、13

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】 特に集積化された電子装置における電荷
    キャリアの寿命の局所化される短縮のための処理であっ
    て、希ガスのイオンが前記集積化された装置の活性領域
    （３ａ、３ｂ、２ａ、３３）で泡（７１ａ〜７１ｄ、７
    ２ａ、７２ｂ、７３ａ、７３ｂ）を形成するよう前記活
    性領域に前記イオンを高い線量でかつ高エネルギレベル
    で注入するステップを含むことを特徴とする、処理。
  2. 【請求項２】 前記ガス性の泡（７１ａ〜７１ｄ、７２
    ａ、７２ｂ、７３ａ、７３ｂ）がより大きなガス性の泡
    にさらに凝集して、前記ガス性の泡を含むバンドの厚み
    を減じるよう、前記希ガスの前記イオンを注入するため
    の前記ステップ後に熱処理が行なわれることを特徴とす
    る、請求項１に記載の処理。
  3. 【請求項３】 前記活性領域に空洞（７１ａ〜７１ｄ、
    ７２ａ、７２ｂ、７３ａ、７３ｂ）を残すために前記希
    ガスを蒸発させるよう、前記希ガスの泡の前記形成後に
    さらなる熱処理が行なわれることを特徴とする、請求項
    １に記載の処理。
  4. 【請求項４】 前記熱処理は前記空洞（７１ａ〜７１
    ｄ、７２ａ、７２ｂ、７３ａ、７３ｂ）において異種原
    子の分離を可能にすることを特徴とする、先行する請求
    項のいずれかに記載の処理。
  5. 【請求項５】 前記活性領域（３ａ、３ｂ、２ａ、３
    ３）は前記集積化された装置において寄生素子（１０、
    １１、６６）の端子を構成する領域であることを特徴と
    する、請求項１に記載の処理。
  6. 【請求項６】 前記寄生素子は寄生トランジスタ（１
    ０、１１、６６）であることを特徴とする、請求項５に
    記載の処理。
  7. 【請求項７】 前記活性領域（２、３ｂ、３２）は前記
    寄生トランジスタ（１０、１１、６６）のベースである
    ことを特徴とする、請求項６に記載の処理。
  8. 【請求項８】 前記活性領域（１、２、３２）は前記寄
    生トランジスタ（１０、１１、６６）のエミッタである
    ことを特徴とする、請求項６に記載の処理。
  9. 【請求項９】 前記活性領域（５ｄ、３ｂ、３３）は前
    記寄生トランジスタ（１０、１１、６６）のコレクタで
    あることを特徴とする、請求項６に記載の処理。
  10. 【請求項１０】 前記寄生素子は寄生ダイオードである
    ことを特徴とする、請求項５に記載の処理。
  11. 【請求項１１】 前記活性領域は前記寄生ダイオードの
    陽極であることを特徴とする、請求項１０に記載の処
    理。
  12. 【請求項１２】 前記活性領域は前記寄生ダイオードの
    陰極であることを特徴とする、請求項１０に記載の処
    理。
  13. 【請求項１３】 前記希ガスはヘリウムであることを特
    徴とする、先行する請求項のいずれかに記載の処理。
  14. 【請求項１４】 前記熱処理は約７００℃の温度で行な
    われることを特徴とする、先行する請求項のいずれかに
    記載の処理。
  15. 【請求項１５】 前記空洞（７１ａ、７１ｂ、７２ａ、
    ７２ｂ、７３ａ、７３ｂ）に異種原子を導入するステッ
    プを含むことを特徴とする、先行する請求項のいずれか
    に記載の処理。
  16. 【請求項１６】 前記異種原子は白金原子であることを
    特徴とする、先行する請求項のいずれかに記載の処理。
  17. 【請求項１７】 前記異種原子は金原子であることを特
    徴とする、先行する請求項のいずれかに記載の処理。
  18. 【請求項１８】 電荷キャリアの寿命の局所化される短
    縮を伴う集積化された電子装置であって、希ガスのイオ
    ンが前記集積化される装置の活性領域（３ａ、３ｂ、２
    ａ、３３）内でガス性の泡（７１ａ〜７１ｄ、７２ａ、
    ７２ｂ、７３ａ、７３ｂ）を形成するよう、前記活性領
    域に高エネルギレベルで注入される希ガスのイオンを含
    むことを特徴とする、集積化された電子装置。
  19. 【請求項１９】 前記希ガスの蒸発によって形成される
    前記活性領域に空洞（７１ａ〜７１ｄ、７２ａ、７２
    ｂ、７３ａ、７３ｂ）を含むことを特徴とする、請求項
    １８に記載の装置。
  20. 【請求項２０】 さらなる熱処理のため、異種原子は前
    記空洞（３ａ、３ｂ、２ａ、３３）で分離することを特
    徴とする、先行する請求項のいずれかに記載の装置。
  21. 【請求項２１】 前記活性領域は前記集積化された装置
    において寄生素子を構成する領域であることを特徴とす
    る、請求項１８に記載の装置。
  22. 【請求項２２】 前記寄生素子は寄生トランジスタであ
    ることを特徴とする、請求項２１に記載の装置。
  23. 【請求項２３】 前記活性領域（２、３ｂ、３２）は前
    記寄生トランジスタ（１０、１１、６６）のベースであ
    ることを特徴とする、請求項２２に記載の装置。
  24. 【請求項２４】 前記活性領域（１、２、３２）は前記
    寄生トランジスタ（１０、１１、６６）のエミッタであ
    ることを特徴とする、請求項２２に記載の装置。
  25. 【請求項２５】 前記活性領域（３ｂ、５ｄ、３３）は
    前記寄生トランジスタ（１０、１１、６６）のコレクタ
    であることを特徴とする、請求項２２に記載の装置。
  26. 【請求項２６】 前記寄生素子は寄生ダイオードである
    ことを特徴とする、請求項２１に記載の装置。
  27. 【請求項２７】 前記活性領域は前記寄生ダイオードの
    陽極であることを特徴とする、請求項２６に記載の装
    置。
  28. 【請求項２８】 前記活性領域は前記寄生ダイオードの
    陰極であることを特徴とする、請求項２６に記載の装
    置。
  29. 【請求項２９】 前記希ガスはヘリウムであることを特
    徴とする、先行する請求項のいずれかに記載の装置。
JP7185429A 1994-07-25 1995-07-21 集積化された電子装置における電荷キャリアの寿命の局所化される短縮のための処理、および電荷キャリアの寿命の局所化される短縮を伴う集積化された電子装置 Expired - Fee Related JP2893053B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT94830371:4 1994-07-25
EP94830371A EP0694960B1 (en) 1994-07-25 1994-07-25 Process for the localized reduction of the lifetime of charge carriers

Publications (2)

Publication Number Publication Date
JPH0845869A true JPH0845869A (ja) 1996-02-16
JP2893053B2 JP2893053B2 (ja) 1999-05-17

Family

ID=8218495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7185429A Expired - Fee Related JP2893053B2 (ja) 1994-07-25 1995-07-21 集積化された電子装置における電荷キャリアの寿命の局所化される短縮のための処理、および電荷キャリアの寿命の局所化される短縮を伴う集積化された電子装置

Country Status (4)

Country Link
US (2) US5900652A (ja)
EP (1) EP0694960B1 (ja)
JP (1) JP2893053B2 (ja)
DE (1) DE69430913D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093175A (ja) * 2004-09-21 2006-04-06 Sony Corp 固体撮像素子及びその製造方法
JP2010034488A (ja) * 2008-07-24 2010-02-12 Internatl Business Mach Corp <Ibm> 自己整合損傷層を有するデバイス構造体及びそのデバイス構造体の形成方法
JP2015050424A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69430913D1 (de) * 1994-07-25 2002-08-08 Cons Ric Microelettronica Verfahren zur lokalen Reduzierung der Ladungsträgerlebensdauer
EP0913872A1 (en) * 1997-10-29 1999-05-06 Motorola Semiconducteurs S.A. Insulated gate bipolar transistor
US6274892B1 (en) * 1998-03-09 2001-08-14 Intersil Americas Inc. Devices formable by low temperature direct bonding
CN1153262C (zh) * 1998-08-05 2004-06-09 Memc电子材料有限公司 具有非均匀少数载流子寿命分布的单晶硅及其形成工艺
US6828690B1 (en) 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
US6451672B1 (en) * 1999-04-15 2002-09-17 Stmicroelectronics S.R.L. Method for manufacturing electronic devices in semiconductor substrates provided with gettering sites
EP1047133A1 (en) * 1999-04-23 2000-10-25 STMicroelectronics S.r.l. Method for producing devices for control circuits integrated in power devices
US6358866B1 (en) 1999-05-14 2002-03-19 Imec Vzw Method for post-oxidation heating of a structure comprising SiO2
US6656822B2 (en) * 1999-06-28 2003-12-02 Intel Corporation Method for reduced capacitance interconnect system using gaseous implants into the ILD
JP4653273B2 (ja) * 1999-11-05 2011-03-16 富士電機システムズ株式会社 半導体装置、および、その製造方法
US6709955B2 (en) 2000-04-17 2004-03-23 Stmicroelectronics S.R.L. Method of fabricating electronic devices integrated in semiconductor substrates provided with gettering sites, and a device fabricated by the method
DE10026742B4 (de) * 2000-05-30 2007-11-22 Infineon Technologies Ag In beide Richtungen sperrendes Halbleiterschaltelement
US6261874B1 (en) 2000-06-14 2001-07-17 International Rectifier Corp. Fast recovery diode and method for its manufacture
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG118117A1 (en) 2001-02-28 2006-01-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US20040176483A1 (en) * 2003-03-05 2004-09-09 Micron Technology, Inc. Cellular materials formed using surface transformation
US7132348B2 (en) * 2002-03-25 2006-11-07 Micron Technology, Inc. Low k interconnect dielectric using surface transformation
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
US6838321B2 (en) * 2002-09-26 2005-01-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor substrate with defects reduced or removed and method of manufacturing the same, and semiconductor device capable of bidirectionally retaining breakdown voltage and method of manufacturing the same
US20040063302A1 (en) * 2002-09-26 2004-04-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor substrate with defects reduced or removed and method of manufacturing the same, and semiconductor device capable of bidirectionally retaining breakdown voltage and method of manufacturing the same
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
DE102004017723B4 (de) * 2003-04-10 2011-12-08 Fuji Electric Co., Ltd In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung
US7115480B2 (en) * 2003-05-07 2006-10-03 Micron Technology, Inc. Micromechanical strained semiconductor by wafer bonding
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7662701B2 (en) 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7501329B2 (en) * 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US7273788B2 (en) * 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US6929984B2 (en) * 2003-07-21 2005-08-16 Micron Technology Inc. Gettering using voids formed by surface transformation
US7071047B1 (en) * 2005-01-28 2006-07-04 International Business Machines Corporation Method of forming buried isolation regions in semiconductor substrates and semiconductor devices with buried isolation regions
WO2008051216A2 (en) * 2005-10-25 2008-05-02 The Curators Of The University Of Missouri Micro-scale power source
DE102005054218B4 (de) * 2005-11-14 2011-06-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
US7544584B2 (en) 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
DE102007022533B4 (de) * 2007-05-14 2014-04-30 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
US7833886B2 (en) 2007-05-14 2010-11-16 Infineon Technologies Ag Method of producing a semiconductor element in a substrate
US8492829B2 (en) 2008-09-01 2013-07-23 Rohm Co., Ltd. Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same
DE102008049663B4 (de) * 2008-09-30 2014-01-16 Infineon Technologies Austria Ag Verfahren zum Herstellen von Akzeptoren in einem Halbleiterkörper
US8120074B2 (en) * 2009-10-29 2012-02-21 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
JP5375974B2 (ja) * 2009-12-15 2013-12-25 トヨタ自動車株式会社 半導体装置の製造方法
US20120153438A1 (en) * 2010-12-16 2012-06-21 Solid State Devices, Inc. Multiple noble metals for lifetime suppression for power semiconductors
JP6263966B2 (ja) * 2012-12-12 2018-01-24 富士電機株式会社 半導体装置
JP2014187192A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
JP6281897B2 (ja) * 2013-10-30 2018-02-21 ルネサスエレクトロニクス株式会社 半導体装置
US9209027B1 (en) 2014-08-14 2015-12-08 Infineon Technologies Ag Adjusting the charge carrier lifetime in a bipolar semiconductor device
US9349799B2 (en) 2014-08-14 2016-05-24 Infineon Technologies Ag Adjusting the charge carrier lifetime in a bipolar semiconductor device
CN105814694B (zh) * 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
CN106486376A (zh) * 2015-08-31 2017-03-08 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其制作方法
JP6643382B2 (ja) 2017-03-20 2020-02-12 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス
DE102018105997B4 (de) 2017-08-18 2021-09-02 Infineon Technologies Austria Ag Leistungshalbleiterbauelement
DE102017130355B4 (de) * 2017-12-18 2025-11-20 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053925A (en) * 1975-08-07 1977-10-11 Ibm Corporation Method and structure for controllng carrier lifetime in semiconductor devices
US4762802A (en) * 1984-11-09 1988-08-09 American Telephone And Telegraph Company At&T, Bell Laboratories Method for preventing latchup in CMOS devices
JPH03205877A (ja) * 1990-01-08 1991-09-09 Nec Corp 絶縁ゲート電界効果トランジスタ
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
JPH05102161A (ja) * 1991-07-15 1993-04-23 Toshiba Corp 半導体装置の製造方法とその半導体装置
DE69430913D1 (de) * 1994-07-25 2002-08-08 Cons Ric Microelettronica Verfahren zur lokalen Reduzierung der Ladungsträgerlebensdauer
DE69408671T2 (de) * 1994-09-23 1998-06-18 Cons Ric Microelettronica Verfahren zur Herstellung begrabener Oxidschichten in einem Silizium-Wafer
US5759904A (en) * 1996-11-06 1998-06-02 Southwest Research Institute Suppression of transient enhanced diffusion in ion implanted silicon
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JP5942464B2 (ja) 2012-02-21 2016-06-29 トヨタ自動車株式会社 過給機

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093175A (ja) * 2004-09-21 2006-04-06 Sony Corp 固体撮像素子及びその製造方法
JP2010034488A (ja) * 2008-07-24 2010-02-12 Internatl Business Mach Corp <Ibm> 自己整合損傷層を有するデバイス構造体及びそのデバイス構造体の形成方法
US7795679B2 (en) 2008-07-24 2010-09-14 International Business Machines Corporation Device structures with a self-aligned damage layer and methods for forming such device structures
JP2011097082A (ja) * 2008-07-24 2011-05-12 Internatl Business Mach Corp <Ibm> 自己整合損傷層を有するデバイス構造体の形成方法
JP2015050424A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法

Also Published As

Publication number Publication date
EP0694960A1 (en) 1996-01-31
US5900652A (en) 1999-05-04
US6168981B1 (en) 2001-01-02
DE69430913D1 (de) 2002-08-08
JP2893053B2 (ja) 1999-05-17
EP0694960B1 (en) 2002-07-03

Similar Documents

Publication Publication Date Title
JP2893053B2 (ja) 集積化された電子装置における電荷キャリアの寿命の局所化される短縮のための処理、および電荷キャリアの寿命の局所化される短縮を伴う集積化された電子装置
US4053925A (en) Method and structure for controllng carrier lifetime in semiconductor devices
KR940007386B1 (ko) 반도체장치의 제조방법
US20210313423A1 (en) Back side dopant activation in field stop igbt
US20150228716A1 (en) Method for producing a semiconductor body having a recombination zone, semiconductor component having a recombination zone, and method for producing such a semiconductor component
JP2984478B2 (ja) 伝導度変調型半導体装置及びその製造方法
KR100391560B1 (ko) 반도체장치
JPH1154519A (ja) 半導体装置およびその製造方法
KR900005123B1 (ko) 바이폴라 트랜지스터의 제조방법
JP4088011B2 (ja) 半導体装置及びその製造方法
JP4746927B2 (ja) 半導体装置の製造方法
US6649981B2 (en) High breakdown voltage semiconductor device
JPH09232332A (ja) 半導体装置
JP3977676B2 (ja) 半導体装置及びその製造方法
EP1052699A1 (en) Semiconductor device and fabrication method therefor
JPH104187A (ja) 電力半導体装置及びその製造方法
JPH0815183B2 (ja) 電気的に隔離された半導体素子を含む半導体装置
JPH0982955A (ja) 半導体装置の製法
US6093955A (en) Power semiconductor device
EP0062982B1 (en) Isolated integrated circuit comprising a substrate electrode
JPS63127571A (ja) 電導度変調形ｍｏｓｆｅｔ
JP3327658B2 (ja) 縦型バイポーラトランジスタの製造方法
KR19980064351A (ko) 수직형 및 수평형 바이폴라 트랜지스터를 구비한 반도체 장치
JPH03166766A (ja) 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JPH0387059A (ja) 半導体集積回路及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981215

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees