JPH0846104A - 表面実装電子素子およびその製造方法 - Google Patents

表面実装電子素子およびその製造方法

Info

Publication number
JPH0846104A
JPH0846104A JP15116395A JP15116395A JPH0846104A JP H0846104 A JPH0846104 A JP H0846104A JP 15116395 A JP15116395 A JP 15116395A JP 15116395 A JP15116395 A JP 15116395A JP H0846104 A JPH0846104 A JP H0846104A
Authority
JP
Japan
Prior art keywords
package
surface mount
leadframe
lead
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15116395A
Other languages
English (en)
Inventor
Lonne L Mays
ロン・リー・メイズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0846104A publication Critical patent/JPH0846104A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/048—Mechanical treatments, e.g. punching, cutting, deforming or cold welding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H10W70/427—Bent parts
    • H10W70/429—Bent parts being the outer leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 大きなフットプリントを必要とせずに熱の回
路基板への流れ込みを防止し、熱エネルギを効果的に吸
収および分散する表面実装パッケージを提供する。 【構成】 表面実装パッケージ（１０）は、主熱経路が
実装表面から遠ざかるように、この実装表面を外れて面
するリードフレーム（１４）を含む。このパッケージは
Ｔ０−２２０を改造したものとすることができ、リード
フレームのタブ（１６）を実装表面に向かって下方向に
折り曲げ、リード（２０）をパッケージの下に折り曲げ
る。かかる構造は小さなフットプリントをもちいればよ
く、製造が比較的容易である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的に半導体素子に関
し、更に特定すれば、半導体パッケージに関するもので
ある。
【０００２】
【従来の技術】電子産業において、電子素子を組み立て
るには、通常電子パッケージをプリント回路基板上に割
り付ける。これまで入手可能な電子パッケージは、従来
特異な欠点を生じる可能性があった。例えば、従来の電
子パッケージでは、内蔵される電子素子が金属製リード
フレームに取り付けられる。多くの場合、リードフレー
ムは、実装されると、回路基板と対向する。結果的に、
半導体ダイから発散されるべき熱が、リードフレームを
通じて回路基板に流れ込むことになる。プリント回路基
板を通じて熱を発散または分散させるのは、非常に困難
であることは理解されよう。
【０００３】加えて、これまで入手可能な電力用半導体
パッケージは大きな「フットプリント(footprint)」を
有し、これが回路基板上でかなりの量のスペースを占
め、部品の実装密度を制限する。例えば、従来の電力用
半導体パッケージの多くはリードフレームのタブ部を有
し、これがリードフレームから延長しパッケージの成形
部分の周囲を通る。この延長タブは熱発散部であるが、
プリント回路基板上でかなりのスペースを占める。過去
におけるフットプリントのサイズを縮小する努力によっ
て、リードフレームのサイズが縮小された。しかしなが
ら、このために、エネルギを吸収し発散するために使用
可能な金属質量(amont of metal mass)が減少し、パッ
ケージの電力および電流サージ能力が制限されてしまう
ことになる（サージの抑制または電流サージの応用につ
いて考慮すべき重要項目である）。
【０００４】更に、多くの従来の半導体パッケージのリ
ードフレームは、プリント回路基板に直接接触する。か
かるパッケージ構造では、流動はんだ付け(wave solder
ing)が使用できない。この理由は、流動はんだ付け工程
は、典型的に、基板との接触に非金属部分を必要とする
ので、はんだの最中に基板にかかる部分を接着できなけ
ればならないからである。
【０００５】
【発明が解決使用とする課題】したがって、回路基板に
入り込む主熱経路（primary heat path）を有さず、大
きなフットプリントも有さず、流動はんだ付けを含む組
立リフロー・プロセスの全てと互換性があり、しかもエ
ネルギを吸収および分散するために利用可能な金属質量
を制限しない、半導体素子用パッケージを有することが
望ましい。
【０００６】
【課題を解決するための手段】本発明の一実施例によれ
ば、延長タブおよび電気リードを備え、露出されたリー
ドフレームを有する成形電子素子用パッケージを改造す
ることによって、電子回路表面実装パッケージを提供す
る。好適実施例では、改造される成形電子素子用パッケ
ージはＴ０−２２０である。以下に詳しく説明するよう
に、Ｔ０−２２０の延長タブおよびリードを折り曲げ
て、露出されたリードフレームが実装表面の反対側に位
置する表面実装を可能にする。このように、半導体ダイ
はリードフレームに取り付けられ、しかもリードフレー
ムは実装表面の反対側にあるので、本発明の実施例では
回路基板から遠ざかり自由空気(free air)に達する熱経
路が形成される。更に、露出されたリードフレームにヒ
ートシンクを取り付け、更に熱発散を効率的に行うこと
ができるので好都合である。
【０００７】
【実施例】ここで本発明の好適実施例をより詳細に示し
た図面を参照する。図１は、代表的な電子回路表面実装
パッケージの斜視図である。図１は電子回路表面実装パ
ッケージ１０を示す。本実施例では、電子回路表面実装
パッケージ１０は改造されたＴ０−２２０パッケージか
ら成る。ここで論ずる実施例では、改造にはリードフレ
ームのタブ部分を直角に折り曲げること、折り曲げたタ
ブと同一方向にパッケージのリードを折り曲げることが
含まれる。パッケージ１０は第１外表面１２を有する。
この第１外表面１２は表面実装素子の「上面」となる。
即ち、第１外表面１２は、素子が所定位置に配されたと
き、プリント回路基板でない方を向く。また、パッケー
ジ１０は、第１外表面１２と対向し平行な第２外表面２
２も含む（図１では隠れているが、他の図には示されて
いる）。
【０００８】第１外表面１２は、リードフレームの露出
部分１４を露出させる。リードフレーム１４の露出部分
は、一体化された延長タブ１６を有する剛性の金属リー
ドフレームである。当業者には認められようが、成形電
子回路パッケージ１０は、Ｔ０−２２０パッケージの標
準リードフレームの改造版である。したがって、パッケ
ージ１０はフラグ部分１８を有し、半導体ダイを含む電
子素子がこれに取り付けられる（パッケージ内）。ま
た、パッケージ１０は一体化された延長タブ１６も有す
る。加えて、当業者には認められようが、パッケージの
リードフレームは複数の電気リード２０を含む。パッケ
ージの製造前では、リード２０、フラグ１８およびタブ
１６を含むリードフレームの全部分は、最初は全て同一
打ち抜き金属リードフレーム(stamped metal leadfram
e)の一部であることは理解されよう。
【０００９】図２に移ると、回路基板２４に取り付けら
れた本発明の電子回路表面実装パッケージを示す横断面
図が示されている。図２は、本実施例のある特徴を特に
よく表したものである。具体的には、図２は、電気リー
ド２０が矢印２６で示される第１方向に折り曲げられ、
次にパッケージの下で第２外表面２２に平行に折り曲げ
られることを示す。更に、露出されたリードフレーム１
４の延長タブ１６を下方向に、第２表面２２に向かって
第３側面２８に沿って折り曲げる。延長タブ１６を下方
向に折り曲げることによって、大きな金属質量を保持し
つつ、従来のＴ０−２２０に比較して小さなフットプリ
ントを得ることができるので、エネルギ吸収および発散
機能を高めることになる。
【００１０】リード２０は、上述のように、第２外表面
２２に平行な部分３０を有する。リード２０の部分３０
は、タブ１６の縁３２と共通面上にある(coplanar)こと
がわかる。
【００１１】リード部分３０はタブの縁３２と同一面上
にあるので、素子はその実装側である第２外表面２２の
方向に表面実装可能に構成されていることが認められよ
う。実用的な応用の１つでは、パッケージ１０を回路基
板２４に少量の接着剤３４で接着し、続いて流動はんだ
付けを行ことによって、リード２０とタブ１６の縁３２
とを回路基板２４に電気的に接着することもできる。リ
ード２０の顕著な特徴として、本実施例における構造で
は、リード２０とパッケージ１０の側面との間にギャッ
プ３６が存在することがあげられる。かかる構造は、パ
ッケージ内部のリード部分へ転移される応力の減少等、
製造上の利点をいくつか得ることができる。加えて、図
示したリード２０の構造に関して、リード２０の部分３
０は第２外表面２２に隣接していることを指摘してお
く。この構造は、更にパッケージのフットプリントを小
さくすることができ、望ましいものである。しかしなが
ら、別の用途では、他のリード構造が適切な場合もある
ことは理解されよう。
【００１２】当業者は、図２の断面図のある構造、即
ち、リードフレームのフラグ部分１８に公知の方法で取
り付けられた半導体ダイ４０を認めよう。ある実施例で
は、半導体素子４０は、サイリスタ、トランジスタ、ダ
イオードまたはその他の個別電力用素子を含む。加え
て、本発明によるある実施例は、アナログ・レギュレー
タやデジタル素子を含む全く異なる種類の素子にも適し
ている。
【００１３】更に、当業者には認められようが、半導体
ダイ４０はリード２０に、したがって回路基板２４およ
び図示しない他の関連する素子に、ボンド４２によって
表されるワイヤ・ボンドによって電気的に接続される。
また、ダイ４０、リード２０の内部、ワイヤ・ボンド４
２、およびその他のパッケージ内部構造は、公知の方法
にしたがって、封入材４４によって封入されることも理
解されよう。
【００１４】図３は、本発明による電子回路表面実装パ
ッケージの別の実施例の側面図である。図３に示す実施
例と先に述べた実施例との間の顕著な相違は、第２外表
面（実装側）２２から、第１外表面１２より遠ざかる方
向に延びる突起５０である。突起５０は、リード部分３
０および延長タブ１６の縁部３２と同一平面にある底面
５２を有する。本実施例は、標準Ｔ０−２２０成形品を
改造し、突起５０を形成することによって製造すること
ができる。突起５０は、表面実装パッケージ１０が、非
常に薄い接着剤層による接着によって実装可能とするも
のである。
【００１５】図４は電子回路表面実装パッケージ１０の
別の実施例を示す。本実施例の電子回路表面実装パッケ
ージ１０と先の実施例との相違の１つは、露出されたリ
ードフレーム１６（図１では見ることができるが、図４
では隠れている）に直接取り付けられたヒートシンク５
４を付け加えたことである。ヒートシンク５４を直接リ
ードフレーム１６に取り付けることによって、パッケー
ジを実装する回路基板から離れた上方に、望ましい熱経
路が設けられることが認められよう。図４に示す実施例
のその他の特徴的な構造は、図１に示す３本のリード２
０の代わりに、２本の電気リード５６を有することであ
る。
【００１６】図５は、本発明の一実施例による形式で、
Ｔ０−２２０を改造するための装置を示す。Ｔ０−２２
０ ６０は固定具６２に挿入される。固定具６２は部分
６４を有し、その周囲に沿って延長タブ１６が折り曲げ
られる。工具６６は研磨されかつ傾斜した表面を有し、
その移動の開始において、その最外部が延長タブ１６と
接触し、タブ１６を徐々に押し下げ、部分６４周囲にタ
ブ１６を折り曲げる。工具６６は、延長タブ１６と幅が
等しいスロット６８を有する。傾斜した研磨表面に代わ
って、工具６６は広いローラ・ベアリング(roller bear
ing)を利用してタブ１６と接触し、部分６４周囲に折り
曲げることもできる。加えて、固定具６２に関節を設
け、締結力を部分６４と固定具６２の表面６５との間で
保持することによって、ダイを含むパッケージの成形部
分内部に力の転移が生じないようにすることもできる。
タブ１６の折り曲げは、他の多くの方法でも可能である
ことは認められよう。しかしながら、全ての場合におい
て、パッケージおよび当該パッケージ内の半導体ダイに
転移される機械的衝撃を最少に抑えるように注意しなく
てはならないことも認められよう。
【００１７】また、本発明のいずれかの実施例を達成す
るためリードを短縮しかつ折り曲げるには、種々の方法
を使用可能であることも理解されよう。好適実施例は、
図２に示すギャップ３６を含む構造を達成する順送りダ
イ(progressive die)を含む。具体的には、第１ダイが
第１方向２６に沿ってリードを下方向に折り曲げ、第２
ダイが第２（底）外表面２２に沿ってリードを折り曲げ
る。
【００１８】以上の説明から、小さなフットプリント、
実装されるいずれの回路基板からも上方向に遠ざかるよ
うに延びる熱経路、高いエネルギ吸収および分散力が得
られる大金属質量、および流動はんだ付けを含む全ての
組立リフロー・プロセスに適したパッケージ等の利点を
提供する電子回路表面実装パッケージについて記載した
ことが認められよう。他の利点としては、一実施例では
既存のＴ０−２２０を改造するため、製造が経済的であ
ることがあげられる。
【００１９】好適実施例を参照して本発明を特定して示
し且つ記載したが、本発明の精神および範囲から逸脱す
ることなく、形式および詳細において変更が可能である
ことは当業者には認められよう。
【図面の簡単な説明】
【図１】電子回路表面実装パッケージを表わす斜視図。
【図２】回路基板に取り付けられた代表的な電子回路表
面実装パッケージの横断面図。
【図３】回路基板に取り付けられた別の電子回路表面実
装パッケージの側面図。
【図４】別の電子回路表面実装パッケージの斜視図。
【図５】電子回路表面実装パッケージを製造するために
用いられる装置を表わす側面図。
【符号の説明】
１０ 表面実装素子用パッケージ １２ 第１外表面 １４ 剛性金属リードフレーム １６ 延長タブ １８ フラグ ２０，５６ 電気リード ２２ 第２外表面 ２４ 回路基板 ２８ 第３側面 ３０ 折り曲げリード ３４ 接着剤 ３６ ギャップ ４０ 半導体素子 ４２ ボンド ４４ 封入材 ５０ 突起 ５４ ヒートシンク ６２ 固定具 ６６ 工具 ６８ スロット

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】表面実装素子用パッケージ（１０）であっ
    て：第１外表面（１２）；前記第１外表面（１２）に対
    向しかつこれと平行な第２外表面（２２）；および延長
    タブ（１６）を有する剛性金属リードフレーム（１４）
    であって、前記第１外表面（１２）と同一面に配置され
    た前記リードフレーム（１４）；から成り、前記第２外
    表面（２２）の方向に動作のために実装可能であること
    を特徴とする表面実装素子用パッケージ（１０）。
  2. 【請求項２】表面実装素子用パッケージの製造方法であ
    って：複数のリード（２０）と延長タブ・リードフレー
    ム（１４）とを有するＴ０−２２０を用意する段階；前
    記複数のリード（２０）を第１方向に折り曲げることに
    よって、折り曲げリード（３０）を形成する段階；およ
    び前記タブ（３２）の縁が前記折り曲げリード（３０）
    と同一平面上に位置するように、前記延長タブ・リード
    フレーム（１４）を前記第１方向に折り曲げる段階；か
    ら成ることを特徴とする方法。
  3. 【請求項３】電子表面実装素子用パッケージであって：
    成形パッケージ（１０）；延長タブ（１６）と、前記パ
    ッケージ（１２）の第１表面に沿って露出された露出リ
    ードフレーム（１４）；前記パッケージの実装側面（２
    ２）に平行な面に配された複数のリード（３０）；およ
    び前記成形パッケージ（１０）の第３側面（２８）に沿
    って、前記実装側面（２２）に向かう方向に折り曲げら
    れた延長タブ（１６）；から成ることを特徴とする電子
    表面実装素子用パッケージ。
JP15116395A 1994-05-31 1995-05-26 表面実装電子素子およびその製造方法 Pending JPH0846104A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US251433 1988-09-30
US25143394A 1994-05-31 1994-05-31

Publications (1)

Publication Number Publication Date
JPH0846104A true JPH0846104A (ja) 1996-02-16

Family

ID=22951950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15116395A Pending JPH0846104A (ja) 1994-05-31 1995-05-26 表面実装電子素子およびその製造方法

Country Status (3)

Country Link
US (1) US5581118A (ja)
EP (1) EP0687007A3 (ja)
JP (1) JPH0846104A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349347A (ja) * 2003-05-20 2004-12-09 Rohm Co Ltd 半導体装置
JP2005259758A (ja) * 2004-03-09 2005-09-22 Renesas Technology Corp 半導体装置及びその製造方法
JP2011023463A (ja) * 2009-07-14 2011-02-03 Denso Corp 半導体モジュール
JP2012069887A (ja) * 2010-09-27 2012-04-05 Denso Corp 半導体モジュール

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5939753A (en) * 1997-04-02 1999-08-17 Motorola, Inc. Monolithic RF mixed signal IC with power amplification
US6075286A (en) * 1997-06-02 2000-06-13 International Rectifier Corporation Stress clip design
US5917704A (en) * 1997-10-06 1999-06-29 Ford Motor Company Laser-solderable electronic component
DE19806817C1 (de) * 1998-02-18 1999-07-08 Siemens Ag EMV-optimierter Leistungsschalter
US6395983B1 (en) 1999-05-18 2002-05-28 Pulse Engineering, Inc. Electronic packaging device and method
DE10114125A1 (de) * 2001-03-22 2002-09-26 Isad Electronic Sys Gmbh & Co Aus mehreren Leistungsmodulen bestehende elektronische Leistungsschaltung
US6977431B1 (en) * 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
US7466016B2 (en) * 2007-04-07 2008-12-16 Kevin Yang Bent lead transistor
US7893545B2 (en) 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
US8227908B2 (en) 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
US11432407B2 (en) 2016-10-28 2022-08-30 Xfmrs, Inc. Electrical component package with reinforced molded pins
US10531573B2 (en) * 2016-10-28 2020-01-07 Xfmrs, Inc. Electrical component package with reinforced molded pins
JP6891904B2 (ja) * 2017-02-06 2021-06-18 富士電機株式会社 半導体モジュール、電気自動車およびパワーコントロールユニット
DE102017120753B4 (de) 2017-09-08 2021-04-29 Infineon Technologies Austria Ag SMD-Package mit Oberseitenkühlung
DE102017120747B4 (de) * 2017-09-08 2020-07-30 Infineon Technologies Austria Ag SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102018115509A1 (de) * 2018-06-27 2020-01-02 Infineon Technologies Ag Wärmedissipationsvorrichtung, Halbleiterpackagingsystem und Verfahren zum Herstellen derselben
WO2023063976A1 (en) * 2021-10-15 2023-04-20 Vitesco Technologies USA, LLC Semiconductor power device with press-fit mounting

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5266376A (en) * 1975-11-29 1977-06-01 Hitachi Ltd Device and manufacture of resin body type semiconductor
DE2712543C2 (de) * 1976-03-24 1982-11-11 Hitachi, Ltd., Tokyo Anordnung eines Halbleiterbauelements auf einer Montageplatte
US4270138A (en) * 1979-03-02 1981-05-26 General Electric Company Enhanced thermal transfer package for a semiconductor device
US4451973A (en) * 1981-04-28 1984-06-05 Matsushita Electronics Corporation Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
IT8224533A0 (it) * 1982-12-01 1982-12-01 Ora Sgs Microelettronica Spa S Contenitore in metallo e resina ad elevata affidabilita' per dispositivo a semiconduttore.
US4542439A (en) * 1984-06-27 1985-09-17 At&T Technologies, Inc. Surface mount component
FR2588122B1 (fr) * 1985-10-01 1988-06-24 Radiotechnique Compelec Dispositif semi-conducteur de puissance pour montage en surface
US4647959A (en) * 1985-05-20 1987-03-03 Tektronix, Inc. Integrated circuit package, and method of forming an integrated circuit package
JPS61285821A (ja) * 1985-06-11 1986-12-16 シ−メンス、アクチエンゲゼルシヤフト 電子スイツチ
KR960015106B1 (ko) * 1986-11-25 1996-10-28 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체패키지 포장체
US5018005A (en) * 1989-12-27 1991-05-21 Motorola Inc. Thin, molded, surface mount electronic device
DE4039037C1 (en) * 1990-12-07 1992-02-20 Semikron Elektronik Gmbh, 8500 Nuernberg, De Mfg. electronic components using conductor frame - providing retaining strips in parallel with connecting tags and encapsulating chip, solder metal and contact strap
JP2971637B2 (ja) * 1991-06-17 1999-11-08 富士通株式会社 半導体装置
JP2876846B2 (ja) * 1991-08-28 1999-03-31 日本電気株式会社 樹脂封止型半導体装置
JPH05206319A (ja) * 1992-01-28 1993-08-13 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349347A (ja) * 2003-05-20 2004-12-09 Rohm Co Ltd 半導体装置
US7245004B2 (en) 2003-05-20 2007-07-17 Rohm Co., Ltd. Semiconductor device
JP2005259758A (ja) * 2004-03-09 2005-09-22 Renesas Technology Corp 半導体装置及びその製造方法
JP2011023463A (ja) * 2009-07-14 2011-02-03 Denso Corp 半導体モジュール
JP2012069887A (ja) * 2010-09-27 2012-04-05 Denso Corp 半導体モジュール
CN102420199A (zh) * 2010-09-27 2012-04-18 株式会社电装 半导体模块

Also Published As

Publication number Publication date
EP0687007A2 (en) 1995-12-13
EP0687007A3 (en) 1997-04-16
US5581118A (en) 1996-12-03

Similar Documents

Publication Publication Date Title
JPH0846104A (ja) 表面実装電子素子およびその製造方法
CN1104741C (zh) 半导体封装及其制造方法
US10249552B2 (en) Semiconductor package having double-sided heat dissipation structure
US6650006B2 (en) Semiconductor package with stacked chips
US6559525B2 (en) Semiconductor package having heat sink at the outer surface
JP3150351B2 (ja) 電子装置及びその製造方法
US5929514A (en) Thermally enhanced lead-under-paddle I.C. leadframe
US6271581B2 (en) Semiconductor package structure having universal lead frame and heat sink
TW463346B (en) Dual-leadframe package structure and its manufacturing method
EP0712160A2 (en) Improvements in or relating to semiconductor devices
US20020100963A1 (en) Semiconductor package and semiconductor device
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP3169578B2 (ja) 電子部品用基板
EP3832713B1 (en) Semiconductor package with expanded heat spreader
US8053285B2 (en) Thermally enhanced single inline package (SIP)
KR20230144969A (ko) 디스크리트 전력 반도체 패키지
JPH06302722A (ja) 放熱部材及びこの放熱部材を用いた半導体パッケージ
JPH10256432A (ja) 樹脂封止型半導体パッケージ
JPS6329413B2 (ja)
JPH05206319A (ja) 半導体装置およびその製造方法
JPH046860A (ja) 半導体装置
KR0156513B1 (ko) 반도체패키지
JPH08181266A (ja) リードフレームおよびそれを用いて構成された半導体装置
JPH0870076A (ja) 半導体パッケージフレームの構造
KR20000006973U (ko) 반도체 패키지의 히트싱크