JPH08505949A - 入力信号レベル検出方法および装置 - Google Patents

Abstract

(57)【要約】 レベル検出器が入力信号レベルを検出する。整流器がこの入力信号を受け、整流信号を発生する。プレフィルタが整流信号を受け、デシメーション・サンプル・レートの倍数に近い周波数の高周波成分を減衰させる。予備濾波された信号はデシメートされ、入力信号の入力周波数より低いパスバンドを有するローパス・フィルタによって、低域濾波される。レベル検出器は、レベルに基づいて利得を入力信号に与える可変利得段回路を制御し、ダイナミック・レンジ圧縮器または伸張器を形成するために提供することができる。

Description

【発明の詳細な説明】 入力信号レベル検出方法および装置 産業上の利用可能性 本発明は、レベル検出器に関し、更に特定すれば、入力信号のレベル検出を用 いた素子に関するものである。 背景技術 信号レベルを検出する回路は、通常当該信号を整流し濾波して、例えば平均レ ベルまたは二乗平均（ＲＳＭ：rootmean square）レベルのような、信号振幅の 所定測定値を得る。全波ダイオード整流器のような整流器が用いられる。全波整 流器による整流の後、ローパス・フィルタによって出力を濾波し、意味のあるＤ Ｃレベルを発生する。レベル検出器は、自動制御システム、光および音響強度検 出器、およびダイナミック・レンジ・コンパンダ（compandor）のような用途に 用いられている。 コンパンダは、通信媒体を通じた送受信のために通信信号のダイナミック・レ ンジを変化させるものである。かか る通信媒体は、ワイヤを用いた媒体（wired medium）またはワイヤを用いない媒 体（wireless medium）とすることができる。通信媒体上で要求される帯域即ち ダイナミック・レンジ幅を減らすために、通信信号を圧伸（compand）する。圧 伸する際、通信信号は、通信媒体を通じた送信の前に圧縮され、通信媒体を通じ た受信の後伸張（デコンプレス）される。通信媒体を通じた送信の際に入力信号 に必要とされる圧縮量を決定するために、レベル検出器が用いられる。同様に、 通信システム上で受信された信号のレベルを検出し、検出レベルに基づいて信号 を伸張するためにもレベル検出器が用いられる。 第１図は、従来技術のコンパンダに応用可能なレベル検出器を示す。整流器１ １０が入力信号１０５を整流し、全波整流信号１１２を生成する。整流信号１１ ２は、スイッチ・キャパシタ（switched capacitor）１２５、スイッチ１１５， １２０，１３０，１３５、およびキャパシタ１４５の組み合わせによって決定さ れる単極ＲＣ時定数（single pole ＲＣ time constant）を有するローパス・フ ィルタを通り、出力信号レベル１５０を生成する。整流器１１０、スイッチ・キ ャパシタ１２５およびスイッチ１１５，１２０，１３０，１３５は集積回路チッ ブ内に形成されている。キャパシタ１４５は、その容量が大きいため、チップ外 のキャパシタ（off-chip capacitor）となっている。大きなチップ外キャパシタ １４５は、ピン接続１４０ によって集積回路チップに接続しなければならない。集積回路チップ上に大きな キャパシタ１４５を配置することは、その大きな容量が集積回路チッブの大部分 を占めるため、実用的ではない。 第１図のレベル検出器の素子は、従来技術において公知であった最大量（maxi mum capacity）にまで集積されている。スイッチ・キャパシタ１２５およびスイ ッチ１１５，１２０，１３０， １３５は、抵抗をエミュレート（emulate）す るために設けられる。チッブ上に抵抗を配置すると、スイッチ・キャパシタより も、集積回路チップ上の広い領域を占めることになる。したがって、スイッチ・ キャパシタ１２５を用いて、チップ外に抵抗を配置しないようにしていた。しか しながら、大きなチップ外キャパシタ１４５をチップ上に集積することも、これ まで実用的ではなかった。 殆どのレベル検出に応用する場合、相対的に３ｄＢ低くなる折点周波数（corn er frequencｙ）がローパス・フィルタには必要である。音声帯域信号を圧伸す る用途では、１０Ｈｚ台の折点周波数が望ましい場合が多い。第１図に示す従来 技術のための３ｄＢの折点周波数は次の式で与えられる。 ３ｄＢ折点周波数＝ｆ_sＣ₁₂₅／２πＣ₁₄₅ （１） ここでｆ_sは第１図のスイッチを制御するサンプリング・クロック周波数、Ｃ₁₂₅ はキャパシタ１２５の容量値、Ｃ_{14 5} はキャパシタ１４５の容量稙である。音声信号のサンプリングは、エイリアシ ング（aliasing）を避けるために、十分高いレートで行わなければならず、典型 的なサンプル・レートは３２ｋＨｚとなることもある。望ましい３ｄＢ折点周波 数を１０Ｈｚとして、３２ｋＨｚのサンプル周波数を用いると、式（１）から求 まるキャパシタ比は、約５００：１という過度に大きな値となる。かかる大きな キャパシタ比は、集積には非実用的あるいは不可能であり、大きな外部キャパシ タを用いることが必要になる。加えて、外部キャパシタを用いると、基板の漏れ 電流が問題となり、そのためキャパシタ１４５が非常に大きなり、０．０１マイ クロファラッドないし１０マイクロファラッドの範囲の稙になり得る。また、外 部キャパシタおよびそのために必要となる外部接続ピン１４０の双方のために、 余分なコストがかかる。 電子素子のサイズを小さくするためには、キャパシタ１４５のような全ての素 子を集積回路チップ上に完全に集積することが望ましい。これを達成しようとす る従来の試みは、上述の問題のために失敗に終わっている。 図面の簡単な説明 以下の詳細な説明を添付図面と関連付けて読むことにより、本発明の多くの構 造および特徴がより明確となろう。 第１図は従来技術のレベル検出器の概略ブロック図を示す。 第２図は本発明によるレベル検出器の概略ブロック図を示す。 第３図〜第６図は、本発明によるレベル検出器の一例における信号の、信号振 幅対時刻の関係を示すグラフである。 第７図は本発明による整流器とプレフィルタの概略図を示す。 第８図は本発明によるデシメータとローパス・フィルタの概略図を示す。 第９図は本発明による伸張器の概略ブロック図を示す。 第１０図は本発明による圧縮器の概略ブロック図を示す。 好適実施例の詳細な説明 本発明は、以下のおよびその他の特徴を提供することによって、上述のおよび その他の問題を解決するものである。レベル検出方法および装置は、入力信号の レベルを検出する。整流器が入力信号を整流する。プレフィルタ（prefilter） が整流信号の高周波成分を減衰させる。タイム・サンプル・ローパス・フィルタ （time-sampled lowpass filter）がプレフィルタからの予備濾波された信号を 受け取り、レベルを出力する。プレフィルタがタイム・サンプル・フィルタであ る他の実施例では、デシメータが 設けられ、プレフィルタからの予備濾波された信号サンプルをサンプルし、予備 濾波された信号のデシメート（decimate）されたサンプルを、前記タイム・サン プル・ローパス・フィルタに供給する。レベル検出器は、可変利得段回路を制御 し、レベルに基づいた利得を入力信号に印加することにより、ダイナミック・レ ンジ圧縮器または伸張器を形成することができる。本発明による、かかる構造は 、チップ外素子を必要とせず、集積回路チップ内に完全に集積することができる 。 第２図は、本発明によるレベル検出器を示す。このレベル検出器の素子は、単 一の集積回路チップ上に完全に集積される。素子の完全集積および大きなキャパ シタの不要化は、整流器２１０による整流の後に、プレフィルタ２２０およびデ シメータ２３０を設けることによって達成される。プレフィルタ２２０およびデ シメーションの後に、プレフィルタのパスバンドおよび入力信号の周波数にした がって決定されるパスバンドおよびサンプル・レートを有する、タイム・サンプ ル・ローパス・フィルタ２４０を設ける。プレフィルタ２２０は、レベル検出器 におけるサンプリングが原因となり得る繰り返しスペクトル妨害（repeated spe ctrum interference）を避ける目的で、エイリアシング防止・フィルタであるこ とが好ましい。 整流器２１０は、入力信号２０５に作用し、整流信号２１５を生成する。プレ フィルタ２２０は、整流信号２１５ の低域を通過させて、高周波成分を除去し、タイム・サンプル信号２２５を生成 する。デジメータ２３０はタイム・サンプル信号２２５を受け取り、それをかな り低いレートで再度サンプリングし、デシメート・タイム・サンプル信号２３５ を生成する。タイム・サンプル・ローパス・フィルタ２４０は、デシメーション ・レートで信号２３５をサンプルし、更に高周波成分を除去し、所望の出力レベ ル２４５を生成する。 典型的な用途では、入力信号２０５は、２００ないし３０００Ｈｚの間に限定 された音声信号帯域にある。この場合、典型的なエイリアス防止フィルタ２２０ は、３ｄＢ折点周波数が２００Ｈｚの二次タイム・サンプル・ローパス・フィル タで構成することができる。このフィルタの典型的なサンプル・レートは３２ｋ Ｈｚである。デシメータ２３０は、典型的に１６対１のデシメーシヨンを行い、 その結果２ｋＨｚでサンプリングされた信号をノード２３５に発生する。ローパ ス・フィルタ２４０は、２ｋＨｚのデシメーション・レートでタイム・サンプリ ングし、典型的に３ｄＢの折点が１０Ｈｚ未満の一次ローパス応答を有する。こ の非常に低い周波数極（frequency pole）のために、入力音声波形の振幅即ちレ ベルをゆっくりと追従する出力信号２４５が得られる。 タイム・サンプル・ローパス・フィルタ２４０の次数（order）および３ｄＢ の折点周波数が、入力信号２０５の レベル変化に対する、レベル検出器の最終応答時間を決定する。通常、小さなリ ップル（ripple）を有する安定した出力レベル信号を生成するためには、比較的 遅い応答時間が望ましい。したがて、音声信号の用途には、１０Ｈｚ未満の一次 折点周波数が典型的である。これよりも速いまたは遅い応答時間が望ましい場合 、ローパス・フィルタの折点周波数を適宜変更することができる。 かかる低い折点を有するタイム・サンプル・ローパス・フィルタを効率的に実 現するには、低いサンプル・レートが必要となる。しかしながら、２４５におい て出力信号レベルに重大な歪みを生じさせないためには、サンプル・レートは十 分に高くなければならない。エイリアス防止（anti-alias）フイルタ２２０は、 ローパス・フィルタによるエイリアシングを最少に抑えるには、ローパス・フィ ルタ２４０のサンプリング・レートの整数倍付近の高周波信号成分を除去しなけ ればならない。上述の例では、エイリアス防止フィルタ２２０は、２ｋＨｚの周 波数で４０ｄＢ減衰させる。上述の例では、タイム・サンプル整流器２１０およ び／またはエイリアス防止フィルタ２２０は、３００ないし３０００Ｈｚの範囲 の信号周波数を処理しなければならないので、典型的なオーバーサンプリング・ レート（oversampling rate）である３２ｋＨｚが選択された。 一般的な場合では、整流器２１０およびエイリアス防止フィルタ２２０は連続 時間回路（continuous time circuit）でよいことに注意されたい。ローパス・フィルタ２４０が唯一のタイ ム・サンプル回路ブロックとなるので、これによってデシメータ２３０の必要性 がなくなる。 本発明にしたがって構成されたレベル検出器は、容易にしかも領域効率高く、 集積回路チップ上に完全に集積可能であり、外部素子を全て除去することができ る。 第３図〜第６図は、第２図の例示レベル検出器における、特定部分における信 号の信号振幅対時間の関係を表わすグラフ（plot）である。第３図は、レベル検 出器によって処理される入力信号２０５の一例を示す。この信号は、３００ない し３０００Ｈｚの範囲の周波数を有する音声信号である。第４図は、整流器２１ ０から出力される整流信号２１５を示す。第４図に示される例の整流信号２１５ は、全波整流信号であることを指摘しておく。第５図は、エイリアス防止プレフ ィルタ２２０から出力される予備濾波（prefilter）された信号２２５を示す。 第５図に示す予備濾波信号２２５の波形は、エイリアス防止フィルタ２２０によ る高周波成分の除去を示すことを指摘しておく。第６図は、ローパス・フィルタ ２４０から出力されるローパス・フィルタ信号２４５を示す。デシメータ２３０ は、タイム・サンプル・エイリアス防止フィルタ２２０よりも遅いレートで信号 ２２５を再度サンプルするだけなので、デシメータ２３０は、デシメータ入力信 号２２５から実質的に変化のないデシメート出力信号２３５を生成することに注 意さ れたい。第６図に示すように、本例において結果的に得られた出力レベル波形２ ４５は、ゆっくりと動く 「ＤＣ状」信号であり、その振幅は、入力信号の振幅 に直接関係がある。 第７図は本発明による整流器およびプレフィルタの概略図を示す。ノード７０ ４に印加される入力信号Ｖ_INは、比較器７１２、スイッチ７１６、ＮＡＮＤゲー ト７２０，７２４、スイッチ７３６，７４４、およびキャパシタ７４０，７４８ によって整流される。エイリアス防止フィルタは、スイッチ７３６，７４４，７ ５６，７６０，７７２，７７６，７８８，７９０、キャパシタ７４０，７４８， ７５２，７６４，７８０，７８４，７９２、および演算増幅器７６８，７９４に よって構成された、自動ゼロ化スイッチ・キャパシタ・バイクアッド・フィルタ （auto-zeroed switched-capacitor biquad filter）から成る。 第７図に示す記号θ₁およびθ₂が付けられたスイッチは、偶数（θ₂）および 奇数（θ₁）位相を有する、二相クロックによって駆動される、トグル・スイッ チ（toggle-switch）を表わす。これらのスイッチは、シンボルθ₁およびθ₂で 示されるように、キャパシタをそれぞれのノードに接続する。また、スイッチ７ ３６，７４４もトグル・スイッチを表わす。しかしながら、スイッチ７３６は、 ＮＡＮＤグート７２０の出力７２２によって制御される、位相θ_A，θ_Bを有する 二相クロックによって駆動され る。ＮＡＮＤゲート７２０の制御信号７２２が論理１のとき、スイッチ７３６は θ_Aの位置にある。ＮＡＮＤゲート７２０の制御信号７２２が論理０のとき、椎 知７３６はθ_Bの位置にある。同様に、スイッチ７４４は、ＮＡＮＤゲート７２ ４の出力７２６によって制御される、θ_c，θ_Dと表記された位相を有する二相ク ロックによって駆動される。他方のＮＡＮＤゲート７２４の制御信号７２６が論 理１のとき、スイッチ７４４はθ_Cの位置にある。ＮＡＮＤゲート７２４の制御 信号７２６が論理０のとき、スイッチ７４４はθ_Dの位置にある。実際の回路設 計には、ＭＯＳＦＥＴスイッチを用いることが好ましい。 第７図に示すように、入力信号７０４は、比較器７１２とスイッチ・キャパシ タ・バイクアッド・フィルタ入力スイッチ７３６，７４４の双方に印加される。 入力信号Ｖ_INの整流を行うには、比較器７１２を用い、入力信号の極性を検知す る。得られた極性を用いて、スイッチ・キャパシタ・バイクアッド・フィルタを 反転または非反転型に構成する。 一例として、ノード７０４のＶ_INが接地より高い場合、比較器７１２の正出力 ７１３は論理１となり、一方比較器７１２の負出力７１４は論理０となる。これ によって、ＮＡＮＤゲート７２４の出力７２６が禁止され、スイッチ７４４をθ_C の位置に強制するので、スイッチ・キャパシタ・バイクアッド・フィルタから キャパシタ７４８を事実上除 去することになる。同時に、ＮＡＮＤゲート７２０は動作可能となり、スイッチ ７１６は、スイッチ・キャパシタ・バイクアッド回路のθ₁およびθ₂と同期して スイッチ７３６のθ_Aおよびθ_Bを制御できるようになる。スイッチ・キャパシタ ７４０を動作可能とすると共にスイッチ・キャパシタ７４８を禁止することによ って、スイッチ・キャパシタ・バイクアッド・フィルタを非反転構成にする。同 様に、入力信号７０４が接地より低い場合、スイッチ・キャパシタ７４０は禁止 され、一方スイッチ・キャパシタ７４８は動作可能となり、その結果エイリアス 防止フィルタが反転構成となる。本実施例において、ノード７９６に結果的に得 られる出力Ｖ_Fは、全波整流され更に濾波された正の信号となる。 第７図のエイリアス防止フィルタは、増幅器７６８の入力に起因するオフセッ ト（input referred offset）を減少させるのに用いられる、オフセット相殺用 自動ゼロ化スイッチ・キャパシタ・バイクアッド・フィルタから成る。位相θ₁ の間、スイッチ７７２は増幅器７６８を短絡し、キャパシタ７５２，７４０，７ ４８にそのオフセットを蓄積させる。位相θ₂の間、キャパシタ７５２，７４０ ，７４８は、記憶したオフセット電圧を供給し、増幅器７６８のオフセットを相 殺する。 バイクアッドのＤＣ利得は、入力キャパシタ７４０または７４８のどちらか動 作可能かに応じて、フィードパック・ キャパシタ７５２との比によって決定される。したがって、両整流段階の間同一 利得を維持するためには、入力キャパシタ７４０，７４８は等しくなければなら ない。この回路の残りのキャパシタの比が、エイリアス防止フィルタの２つの極 の位置を決定する。 第８図は、本発明によるデシメータとローパス・フィルタの概略図を示す。第 ８図に示すローパス・フィルタは、単極自動ゼロ化スイッチ・キャパシタ・フィ ルタから成る。第７図のスイッチ・キャパシタ・バイクアッド・フィルタについ ても同様に説明したか、記号θ₃およびθ₄が付けられている、第８図に示すスイ ッチは、偶数（θ₄）と奇数（θ₃）位相とを有する二相クロックによって駆勤さ れるトグル・スイッチを表わす。デシメーション機能は、単に、この二相クロッ クを、第７図の位相θ₁，θ₂に関連するクロックよりも低い周波数で作動させる ことにより実施される。第８図に示す単極自動ゼロ化スイッチ・キャパシタ・ロ ーパス・フィルタは、スイッチ８１５，８３０，８３５，８５０、キャパシタ８ ２０，８２５，８４０、および演算増幅器８４５によって構成される。第７図の ノード７９６における出力信号Ｖ_Fは、第８図のノード８１０における入力信号 Ｖ_Fに接続される。 第７図のバイクアッドと同様、第８図のローパス・フィルタは、増幅器８４５ の入力に起因するオフセットを減少させるために、オフセット相殺用自動ゼロ化 構成から成る。 位相θ₄の間、スイッチ８５０は増幅器８４５を短絡し、キャパシタ８２５，８ ２０にそのオフセットを蓄積させる。位相θ₃の間、キャパシタ８２５，８３０ は蓄積されたオフセット電圧を供給し、増幅器８４５のオフセットを相殺する。 この段のＤＣ利得は、スイッチ入力キャパシタ８２０のスイッチ・フィードパッ ク・キャパシタ８２５に対する比によって決定される。この段の３ｄＢ極周波数 は、次の式で表される。 ３ｄＢ極周波数＝ｆ_sＣ₈₂₅／２πＣ₈₄₀ ここで、ｆ_sはローパス・フィルタのサンプリング周波数、Ｃ₈₂₅はキャパシタ８ ２５の容量値、およびＣ₈₄₀はキャパシタ８４０の容量値である。この式から分 かるように、低い３ｄＢ極周波数を達成するには、サンプリング周波数ｆ_sの値 と、キャパシタ８４０のキャパシタ８２５に対する比との間に折衷案が存在する 。タイム・サンプル・ローパス・フィルタ２４０を駆動するクロックを、第２図 の元の入力信号２０５の周波数内容を処理するために必要な典型的に高いサンプ リング周波数にする場合、オフセットを低く抑えるために要求されるキャパシタ 比、および結果的に得られる全容量は、実際に集積するには余りに高すぎるもの となる。しかしながら、本発明では、非常に低いサンプリング周波数ｆ_sでロー パス・フィルタを駆動できるので、領域効率の高い方法で容易に集積可能なキャ パシタ比を可能とする。 第９図および第１０図は、入力信号のレベル検出器を用いた、本発明によるコ ンパンダの概略ブロック図を示す。第９図は、本発明による伸張器を示す。第９ 図に示すように、整流器９１０、エイリアス防止フィルタ９１５、デシメータ９ ２０、ローパス・フィルタ９２５、およびアナログ／デジタル変換器９３０が、 入力信号９０５を処理する。入力信号９０５は、可変利得段９３５にも印加され る。アナログ／デジタル変換器９３０の出力は、可変利得段９３５の利得を制御 し、典型的に、元の入力信号９０５に対するダイナミック・レンジの伸張は１対 ２となる。 第１０図は、本発明による圧縮器の概略ブロック図を示す。入力信号１００５ は可変利得段１０１０の入力に印加される。可変利得段１０１０の出力は、ＤＣ オフセットを除去するために用いられる、ハイパス・フィルタ１０１５の入力に 接続されている。ハイパス・フィルタ１０１５の出力１０２０は、整流器１０２ ５、エイリアス防止フィルタ１０３０、デシメータ１０３５、ローパス・フィル タ１０４０、およびアナログ／デジタル変換器１０４５を通じてフィードパック される。ローパス・フィルタ１０４０の出力信号１０４２は、アナログ／デジタ ル変換器１０４５によってデジタル化され、可変利得段１０１０の利得を制御す る。このフィードパック・ループは、典型的に入力信号１００５のダイナミック ・レンジを１対２に圧縮した、出力信号１０２０を生成する。 上述の詳細な説明および図面において本発明を記載しかつ図示したが、この記 載は一例にすぎず、本発明の真の精神および範囲から逸脱することなく、当業者 には多数の変更および修正が可能であることは理解されよう。本発明は、自動制 御装置、音響および光検出器、またはダイナミック・レンジ・コンパンダのよう な多数の用途におけるレベル検出に適用可能である。更に、本発明は、スイッチ ・キャパシタ構造を含む種々の構造を用いて、完全な集積が可能である。個別素 子（discrete components）以外でも、本発明はデジタル信号プロセッサにも実 施することができる。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ， ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，Ｔ Ｄ，ＴＧ)，ＡＰ(ＫＥ，ＭＷ，ＳＤ，ＳＺ)，ＡＭ，Ａ Ｔ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ， ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＴ，Ｌ Ｕ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，ＮＬ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＩ，ＳＫ， ＴＪ，ＴＴ，ＵＡ，ＵＺ，ＶＮ (72)発明者 ロックナー，ウィリアム・ジョセフ アメリカ合衆国イリノイ州アルゴンクイ ン、グラシアー・パークウェイ 700

Claims (1)

1. 【特許請求の範囲】 １．入力信号のレベルを検出するレベル検出器であって： 前記入力信号を受信し、整流信号を発生するように動作可能に結合された整流 器； 前記整流器に動作可能に結合され、前記整流器からの整流信号の高周波成分を 減衰させ、予備濾波信号を発生するプレフィルタ； 前記プレフィルタに動作可能に結合され、前記プレフィルタからの予備濾波信 号をサンプルし、デシメート・サンプルを発生するデシメータ；および 前記デシメータからのデシメートサンプルを受信し、レベルを出力するように 動作可能に結合されたタイム・サンプル・ローパス・フィルタ； から成ることを特徴とするレベル検出器。 ２．前記プレフィルタは、前記整流器に動作可能に結合され、予備濾波信号サン プルを発生するタイム・サンプル・プレフィルタを含むことを特徴とする、請求 項１記載のレベル検出器。 ３．前記デシメータはデシメーション・サンプル・レートで結合し、前記プレフ ィルタは、該デシメーション・サンプル・レートの整数倍に近い周波数で整流信 号の高周波成分を十分減衰させる周波数応答を有することを特徴とする、請求項 ２記載のレベル検出器。 ４．前記デシメータは、前記タイム・サンプル・プレフィルタおよび前記タイム ・サンプル・ローパス・フィルタを集積回路上で実施する際、これらを合わせた 総面積が最少となるように選択されたデシメーション・レートを有することを特 徴とする、請求項２記載のレベル検出器。 ５．前記プレフィルタはエイリアス防止フィルタを含むことを特徴とする、請求 項１記載のレベル検出器。 ６．前記タイム・サンプル・ローパス・フィルタは、前記入力信号の入力周波数 より低いパスバンドを有することを特徴とする、請求項１記載のレベル検出器。 ７．前記デシメータは、前記ローパス・フィルタを、集積回路内のタイム・サン プル・ローパス・フィルタとして実現するように選択されたデシメーション・レ ートを有し； 前記プレフィルタは、前記デシメーション・サンプル・レートの整数倍に近い 周波数で整流信号の高周波成分を十分減衰させる周波数応答を有する； ことを特徴とする、請求項１記載のレベル検出器。 ８．前記レベル検出器は、前記タイム・サンプル・ローパス・フィルタからのレ ベルに基づいて、前記入力信号に利得を与えるように動作可能に結合された可変 利得段を含む、コンパンダに設けられていることを特徴とする、請求項１記載の レベル検出器。 ９．入力信号のレベルを処理する方法であって： （ａ）前記入力信号を整流し、整流信号を発生する段階； （ｂ）前記整流信号の離散的なタイム・サンプルを予備濾波して高周波成分を減 衰させ、予備濾波信号サンプルを発生する段階； （ｃ）前記段階（ｂ）からの予備濾波信号サンプルをデシメートし、前記予備濾 波信号のデシメート・サンプルを発生する段階；および （ｄ）前記デシメート・サンプルの離散的なタイム・サンプルをローパス・フィ ルタに通し、レベルを出力する段階； から成ることを特徴とする方法。 １０．前記段階（ｃ）は、前記予備濾波信号サンプルをデシメーション・サンプ ル・レートでデシメートし； 前記ステップ（ｂ）は、前記デシメーション・サンプル・レートの整数倍付近 の周波数の前記整流信号の高周波成分を十分減衰させるように、前記整流信号を 予備濾波する； ことを特徴とする、請求項９記載の方法。