JPH0850642A - Icカード - Google Patents

Icカード

Info

Publication number
JPH0850642A
JPH0850642A JP6185569A JP18556994A JPH0850642A JP H0850642 A JPH0850642 A JP H0850642A JP 6185569 A JP6185569 A JP 6185569A JP 18556994 A JP18556994 A JP 18556994A JP H0850642 A JPH0850642 A JP H0850642A
Authority
JP
Japan
Prior art keywords
data
area
input
password
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6185569A
Other languages
English (en)
Inventor
Kazuo Suzuki
和夫 鈴木
Naohiro Morita
尚宏 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rhythm Co Ltd
Original Assignee
Rhythm Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rhythm Watch Co Ltd filed Critical Rhythm Watch Co Ltd
Priority to JP6185569A priority Critical patent/JPH0850642A/ja
Publication of JPH0850642A publication Critical patent/JPH0850642A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

(57)【要約】 【目的】 カード保有者がデータの読み書きを行うこと
ができるようにするとともに、システム提供者のみがデ
ータの読み書きを行ってデータの管理を確実に行うこと
もできるICカードを提供する。 【構成】 リード信号またはライト信号をメモリ19に出
力するとともにパスワード比較手段21にコンパレート信
号をも出力するオーダコードデコーダ15と、アドレスデ
コーダ17と、ゲート回路29を介してデータ入出力が行わ
れるメモリ19とを有し、アドレスデコーダ17が出力する
アドレス信号の値が特定の範囲で有ることを検知する第
1領域判別手段23と、アドレス信号が別の特定の範囲で
有ることを検知する第3領域判別手段25とを有し、前記
パスワード比較手段21は入出力装置13からのデータとパ
スワードとの一致を検出するものとし、第1領域判別手
段23、第3領域判別手段25、パスワード比較手段21から
の信号により前記ゲート回路29を導通状態とする制御回
路27を設ける。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路を内蔵した小
型のカードに関するものである。
【0002】
【従来の技術】今日、従来の磁気カードに換えて集積回
路を内蔵するICカードと称されるカード型記憶装置が
多用されるようになってきた。このICカードは、例え
ば厚さが0.76mmにして、長さが85.5mm、幅54mmの大きさ
の合成樹脂板にして、CPUと称される中央演算処理装
置とEPROM等のメモリとをその内部の一部に有し、
カード表面に設けられた6個乃至8個の端子によりカー
ドリーダーなどの入出力用端末機に接続され、このカー
ドに内蔵したCPUとカードリーダーに設けられている
中央演算処理装置とのデータ交換により当該カードに内
蔵したメモリのデータを更新し、所定のデータをICカ
ードに記憶させておくものである。
【0003】
【発明が解決しようとする課題】前述のように、CPU
を内蔵したICカードはデータの書き換えなどを制限す
るコードを設け、データの不用意な改竄を防止しつつカ
ード所有者に関するパーソナルデータを記憶させておく
ことができるも、製造価格が未だ高く、また、暗唱コー
ドを一般に複雑としてユーザーがデータの書き換えを自
由に行うことができないようにされたものが多く、記憶
されるデータはカード所有者のパーソナルデータである
にも拘わらず、通常はカード保有者がデータを書き込む
ことができず、ICカードの使用範囲が限られることと
なっていた。
【0004】本発明は、システム提供者が必要とするデ
ータを記憶するとともに、カード保有者もデータを書き
込み及び読み出し可能とするICカードとしてICカー
ドの使用範囲を容易に広げることができるようにするも
のである。
【0005】
【課題を解決するための手段】本発明は、外部から直接
データの読み出し及び書き込みが不可能とされる第1領
域と、パスワードにより外部からデータの読み出し及び
書き込み可能とされる第2領域と、外部から自由にデー
タの読み出し及び書き込みを可能とする第3領域を有す
るメモリを内蔵させたICカードとする。
【0006】このICカードは、入出力装置に接続され
るオーダコードデコーダ、アドレスデコーダ及びパスワ
ード比較手段と、ゲート回路を介して入出力装置に接続
されるメモリとを有し、オーダコードデコーダは入出力
装置を介して入力されたデータに基づいてリード信号ま
たはライト信号をメモリに出力するとともに、入出力装
置からのデータによってはパスワード比較手段にコンパ
レート信号を出力するものとし、又、アドレスデコーダ
は入出力装置から入力されたデータに基づいてメモリの
所定番地を指すアドレス信号を出力するものとし、さら
に、アドレスデコーダが出力するアドレス信号の値が特
定の範囲のときはコードエリアフラグを出力する第1領
域判別手段と、アドレスデコーダが出力するアドレス信
号の値が前記とは別の特定の範囲のときにユーザーズフ
ラグを出力する第3領域判別手段とを設け、前記パスワ
ード比較手段は入出力装置からのデータとメモリからの
データとが一致したときにパスワードフラグを出力させ
るものとし、ユーザーズフラグが入力されたとき、及
び、コードエリアフラグが入力されずにパスワードフラ
グが入力されたときに前記ゲート回路を導通状態とする
アクセス信号を出力する制御回路を設けることとする。
【0007】
【作用】本発明は、外部からの読み書きが不可能な第1
領域をメモリに設ける故、パスワードコードその他制御
コードを記憶させつつコード内容を解読させないように
することができ、パスワードにより読み書き可能な第2
領域を設ける故、特定の人だけがデータを書き込むこと
のできるICカードとすることができるとともに、読み
書き自由な第3領域も設けている故、カード保有者が自
由にリーダライタを用いてデータの書き込み及び読み出
しをすることができる。
【0008】そして、オーダコードデコーダやパスワー
ド比較手段、第1領域判別手段や第3領域判別手段、更
に制御回路やゲート回路などを有するICカードは、オ
ーダコードデコーダによりメモリを読み出し状態または
書き込み状態とし、アドレスデコーダによりメモリ中の
所定番地にデータを書き込みまたは所定番地のデータを
読み出すようにすることができるとともに、メモリと入
出力装置との間にゲート回路を設けている故、ゲート回
路を閉じて入出力装置、すなわちカード外部からメモリ
へのデータ書き込み及び読み出しを禁止することがで
き、アドレスデコーダが出力するアドレス信号の値が特
定の範囲のときにコードエリアフラグを出力する第1領
域判別手段を設けている故、アドレスデコーダが第1領
域の番地を示すアドレス信号を出力したときには、この
第1領域判別手段によりアドレスデコーダが第1領域の
番地を示すアドレス信号を出力したことを検知すること
ができ、また、アドレス信号の値が別の特定範囲のとき
にユーザーズフラグを出力する第3領域判別手段を設け
ている故、アドレスデコーダが第3領域の番地を示すア
ドレス信号を出力したときには、この第3領域判別手段
によりアドレスデコーダが第3領域の番地を示すアドレ
ス信号を出力したことを検出できる。
【0009】さらに、ユーザーズフラグが入力されたと
きにゲート回路を導通状態とするアクセス信号を出力す
る制御回路を設けている故、アドレスデコーダが第3領
域の番地を示すアドレス信号を出力したときはメモリと
入出力装置を接続してメモリへの書き込み及びメモリか
らの読み出しを可能とすることができ、この制御回路
は、コードエリアフラグが入力されずにパスワードフラ
グが入力されたときにアクセス信号を出力する故、第3
領域以外の番地を示すアドレス信号がアドレスデコーダ
から出力されたときは、パスワード比較手段からパスワ
ードフラグが出力されない限り外部からの読み書きを禁
止することができ、パスワードフラグが出力されていて
も、アドレス信号が第1領域の番地を指定しているとき
は、コードエリアフラグにより制御回路からのアクセス
信号の出力が停止され、外部からメモリへの読み書きを
禁止することができる。
【0010】
【実施例】本発明に係るICカードの実施例は、図1に
示す回路構成を有するものとしている。すなわち、カー
ド表面に設けた複数の接点の内、データ接点11に接続さ
れてデータ接点11からのデータが入力され、また、デー
タ接点11にデータを出力する入出力装置13と、この入出
力装置13に接続されるオーダコードデコーダ15及びアド
レスデコーダ17とパスワード比較手段21、さらに2個の
アンド回路を用いたゲート回路29を介して接続されるE
EPROM等のメモリ19を設け、オーダコードデコーダ
15のリード信号出力端子をメモリ19のリード端子に、オ
ーダコードデコーダ15のライト信号出力端子をメモリ19
のライト端子に接続し、オーダコードデコーダ15のコン
パレート信号端子をパスワード比較手段21の制御端子に
接続するものである。なお、パスワード比較手段21の第
2入力端子はメモリ19のデータ出力端子に接続し、パス
ワード比較手段21の出力端子は後述する制御回路27に接
続するものである。
【0011】そして、前記アドレスデコーダ17の出力端
子はメモリ19のアドレス端子に接続するとともに第1領
域判別手段23及び第3領域判別手段25にも接続するもの
であり、第1領域判別手段23の出力端子は制御回路27に
おけるアンド回路の否定入力端子に、第3領域判別手段
25の出力端子は制御回路27におけるオア回路の入力端子
に接続するものである。
【0012】この制御回路27は、1個の二入力型アンド
回路と二入力型オア回路とで構成するものであり、アン
ド回路の他の通常入力端子を前記パスワード比較手段21
の出力端子に、このアンド回路の出力端子をオア回路を
介してゲート回路29に接続するものであり、ゲート回路
29は、2個のアンド回路で構成し、両アンド回路の一入
力端子をともに前記制御回路27におけるオア回路の出力
端子に接続し、一方のアンド回路は入力端子をメモリ19
のデータ出力端子に、このアンド回路の出力端子を入出
力装置13の入力ポートに接続し、他方のアンド回路は入
力端子を入出力装置13の出力ポートに接続し、このアン
ド回路の出力端子をメモリ19のデータ入力端子に接続す
るものである。
【0013】そして、オーダコードデコーダ15は、カー
ド表面に設けた接点からの信号により稼動状態となり、
入出力装置13の出力ポートから出力されるデータによ
り、メモリ19にリード信号またはライト信号を出力して
メモリ19を読み出し可能状態または書き込み可能状態と
するものであり、アドレスデコーダ17もカード表面に設
けられた接点からの信号により稼動して入出力装置13を
介して当該カードに入力されたデータに基づいてメモリ
19の所定番地を示すアドレス信号を出力するものであ
る。
【0014】なお、オーダコードデコーダ15は、入出力
装置13からのデータに基づいてリード信号またはライト
信号を出力する他、データの内容によってはコンパレー
ト信号をパスワード比較手段21に出力させるものとして
いる。このパスワード比較手段21は、入出力装置13から
のデータをレジスタに保持するとともに、メモリ19から
のデータをもレジスタに保持し、オーダコードデコーダ
15からのコンパレート信号が入力されると両レジスタの
データを比較して一致する場合にHレベルのパスワード
フラグを制御回路27に出力し、このパスワードフラグの
出力を持続させるものである。
【0015】又、アドレスデコーダ17に接続される第1
領域判別手段23は、アドレスデコーダ17が出力するアド
レス信号の値が特定番地の範囲であるときにHレベルの
コードエリアフラグを出力し、第3領域判別手段25はア
ドレス信号の値が第1領域判別手段23が判別する範囲と
異なる所定範囲の値のときにHレベルのユーザーズフラ
グを出力するものとしている。
【0016】そして、このコードエリアフラグやユーザ
ーズフラグなどが入力される制御回路27は、第3領域判
別手段25からのユーザーズフラグをオア回路を介してゲ
ート回路29に送るようにしている故、アドレスデコーダ
17が第3領域内の番地を示すアドレス信号を出力してい
るときはゲート回路29を構成している2個のアンド回路
を開き、入出力装置13からのデータをメモリ19に書き込
み可能とするとともにメモリ19から読み出されたデータ
を入出力装置13に伝達することも可能とするものであ
る。
【0017】又、アドレスデコーダ17からのアドレス信
号が第3領域以外の番地を示す値のときは、第3領域判
別手段25はユーザーズフラグを出力しない故、制御回路
27はパスワード比較手段21からのパスワードフラグが入
力されない限りアクセス信号をゲート回路29に出力する
ことがなく、ゲート回路29はメモリ19と入出力装置13と
の間を遮断し、パスワードを用いなければ第3領域以外
の番地のメモリ19に外部からデータの書き込み及び外部
へのデータの読み出しを行うことができないことにな
る。
【0018】さらに、外部からパスワードデータを送
り、パスワード比較手段21がパスワードフラグを出力し
ている状態においても、アドレスデコーダ17からのアド
レス信号が第1領域の番地を示す値のときは、第1領域
判別手段23がコードエリアフラグを出力し、コードエリ
アフラグは制御回路27におけるアンド回路の否定入力端
子に入力されている故、このアンド回路の出力はLレベ
ルとなり、ゲート回路29を閉じて入出力装置13とメモリ
19との間のデータの伝達を遮断することになる。
【0019】従って、このICカードでは、入出力装置
13を介して外部からデータの読み書きを自由に行える第
3領域とパスワードを入力しなければメモリ19の読み書
きを行うことのできない第3領域以外の領域と、第3領
域以外であっても、外部からデータの読み書きが一切不
可能とされる第1領域が形成されることになる。このよ
うに、外部からのデータアクセスが一切不可能とされる
第1領域を有する故、この第1領域をコード記憶エリア
としてパスワードコード及び適宜の制御コードを予め記
憶させたメモリ19とすればこのパスワードなどのコード
をICカード作成後に読み取りまたは改変することがで
きず、セキュリティの高いICカードとすることがで
き、パスワードを必要とする領域であって第1領域以外
のエリアを第2領域とし、システム管理者がカード保有
者に関するデータを記憶させるシステムデータエリアと
して利用すれば、カード保有者がシステム管理者の有す
るカードリーダに当該ICカードを挿入したときにデー
タを読み出し又は書き込むことのできる従来と同様のI
Cカードとして使用することができ、さらに第3領域は
自由に読み書きできるエリアである故、ユーザーズエリ
アとしてカード保有者が適宜のリーダライタを用いてデ
ータを書き込みまたは読み出しを可能とすることができ
ることになる。
【0020】このように、本実施例に係るICカードは
ユーザーズエリアとしての第3領域を設けている故、従
来のICカードの如くシステム管理者の端末機でのみデ
ータの読み出し及び書き込みが可能なのみでなく、カー
ド保有者が自由にデータの読み出し及び書き込みをする
ことができるICカードとされるものである故、ICカ
ードの利用範囲を広げることができ、また、オーダコー
ドデコーダ15、アドレスデコーダ17、さらには第1領域
判別手段23や第3領域判別手段25、及び、パスワード比
較手段21や制御回路27などはロジック回路により形成す
ることが容易であり、メモリ19と回路素子のみで形成す
ることができるICカードであって、CPUを内蔵する
必要がなく、安価に量産することができるICカードと
することが可能なものである。
【0021】
【発明の効果】本発明は、外部から読み書き不可能なメ
モリの第1領域とパスワードにより読み書き可能とされ
るメモリの第2領域とを有するICカードであるから、
セキュリティーの高いICカードとしつつ、外部から自
由に読み書き可能とされる第3領域をも有するICカー
ドであるから、カード保有者が適宜のカードリーダーや
リーダライタによりデータを当該ICカードに書き込み
または読み出すことが可能となるICカードであって、
ICカードの利用範囲を広げ、付加価値を高めることが
できるものである。
【0022】また、オーダコードデコーダやアドレスデ
コーダの他、第1領域判別手段及び第3領域判別手段と
パスワード比較手段や制御回路とゲート回路を有する構
造とされるICカードは、メモリの領域を第1領域や第
3領域に分けて外部から自由に読み書き可能な領域とパ
スワードを必要とする領域と、さらに外部から一切読み
書き不可能とする領域とに容易に分けることができ、且
つ、CPUを用いることなく回路を構成することがで
き、容易且つ安価にICカードを量産することが可能と
なる利点を有するものである。
【図面の簡単な説明】
【図1】本発明に係るICカードの回路構成例を示す
図。
【符号の説明】
11 データ接点 13 入出力装置 15 オーダコードデコーダ 17 アドレスデコ
ーダ 19 メモリ 21 パスワード比
較手段 23 第1領域判別手段 25 第3領域判別
手段 27 制御回路 29 ゲート回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 外部から直接にデータの読み出し及び書
    き込みが不可能とされる第1領域と、パスワードにより
    外部からデータの読み出し及び書き込み可能とされる第
    2領域と、外部から自由に読み出し及び書き込みを可能
    とする第3領域を有するメモリを内蔵させたことを特徴
    とするICカード。
  2. 【請求項2】 入出力装置に接続されるオーダコードデ
    コーダ、及び、アドレスデコーダとパスワード比較手段
    と、更にゲート回路を介して入出力装置に接続されるメ
    モリとを有し、オーダコードデコーダは入出力装置を介
    して入力されたデータに基づいてリード信号またはライ
    ト信号をメモリに出力するとともに、入出力装置を介し
    て入力されるデータによってはパスワード比較手段にコ
    ンパレート信号を出力するデコーダとし、アドレスデコ
    ーダは入出力装置から入力されたデータに基づいてメモ
    リの所定番地を指すアドレス信号を出力するデコーダと
    し、さらに、アドレスデコーダが出力するアドレス信号
    の値が特定の範囲のときはコードエリアフラグを出力す
    る第1領域判別手段と、アドレスデコーダが出力するア
    ドレス信号の値が前記とは別の特定の範囲のときにユー
    ザーズフラグを出力する第3領域判別手段とを有し、前
    記パスワード比較手段は入出力装置からのデータとメモ
    リからのデータが一致したときにパスワードフラグを出
    力させるものとし、ユーザーズフラグが入力されたと
    き、及び、コードエリアフラグが入力されずにパスワー
    ドフラグが入力されたときに前記ゲート回路を導通状態
    とするアクセス信号を出力する制御回路を有することを
    特徴とするICカード。
JP6185569A 1994-08-08 1994-08-08 Icカード Pending JPH0850642A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6185569A JPH0850642A (ja) 1994-08-08 1994-08-08 Icカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6185569A JPH0850642A (ja) 1994-08-08 1994-08-08 Icカード

Publications (1)

Publication Number Publication Date
JPH0850642A true JPH0850642A (ja) 1996-02-20

Family

ID=16173107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6185569A Pending JPH0850642A (ja) 1994-08-08 1994-08-08 Icカード

Country Status (1)

Country Link
JP (1) JPH0850642A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376036A (ja) * 1986-09-19 1988-04-06 Matsushita Electric Ind Co Ltd Icカ−ド
JPH0210451A (ja) * 1988-06-28 1990-01-16 Nec Corp 半導体記憶装置
JPH02230444A (ja) * 1989-03-03 1990-09-12 Mitsubishi Electric Corp 半導体集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376036A (ja) * 1986-09-19 1988-04-06 Matsushita Electric Ind Co Ltd Icカ−ド
JPH0210451A (ja) * 1988-06-28 1990-01-16 Nec Corp 半導体記憶装置
JPH02230444A (ja) * 1989-03-03 1990-09-12 Mitsubishi Electric Corp 半導体集積回路

Similar Documents

Publication Publication Date Title
JP3025502B2 (ja) 半導体メモリ装置
US4891506A (en) Multi-use portable electronic device
JPS6256556B2 (ja)
TW532009B (en) Memory device and memory access limiting method
KR910009097B1 (ko) 휴대가능 전자장치
US6311246B1 (en) IC with dual function clock and device ID circuit
JP2000250816A (ja) 集積回路の認証方法
US7881131B2 (en) Semiconductor device, information control method and electronic device
US7089427B1 (en) Security system method and apparatus for preventing application program unauthorized use
KR960004223B1 (ko) 기억장치
JP2634603B2 (ja) カード利用システム
KR19990058372A (ko) 스마트 카드를 이용한 컴퓨터의 보안 방법
JP2609645B2 (ja) 携帯可能電子装置
US20060185006A1 (en) Flash card capable of enabling or disabling CPRM function
JPH03176728A (ja) メモリカード
JPH08292915A (ja) 不揮発性メモリ内蔵の集積回路装置
JPH11312223A (ja) Icカード及びicカードリーダライタ装置
JPH0512962U (ja) Ramカードのリーダ・ライタ
KR930007047B1 (ko) 휴대가능한 전자장치
JPS62127294A (ja) 携帯可能記憶媒体
JPH0764866A (ja) メモリ・カードの記憶容量識別方法
JPH0887896A (ja) カード状回路ブロック及びその書き込み方法
JPH02171984A (ja) 半導体集積回路
JPH0290345A (ja) メモリシステム
JPH01166281A (ja) 携帯可能電子装置