JPH08509338A - 切換えアクティブ素子を具えた発振器 - Google Patents

Abstract

(57)【要約】 位相ロックループ回路は、粗周波数誤差補正動作モードで発振器の正帰還路に選択的に結合される切換えキャパシタを有する発振器を含み、該発振器の周波数誤差が小さいときは回路は切換えリアクティブ素子の選択を変更することなく微誤差補正モードで動作する。

Description

【発明の詳細な説明】 切替えリアクティブ素子を具えた発振器 産業上の利用分野 本発明はクロック信号を発生する装置に関するものである。 発明の背景 テキスト（文字、図形等）のスクリーン上表示（オンスクリーン表示）、テレ ビジョン受像機及びビデオテープレコーダ信号源の双方のピクチャ・イン・ピク チャ（picture-in-picture）表示のような特徴を具えたデジタル・ビデオ信号処 理装置は、ライン・ロック・クロックと称される水平同期信号に位相ロックした クロック信号を必要とすることがある。大規模ＣＭＯＳビデオ信号処理集積回路 中の構成ブロックとして使用するためのライン・ロック・クロック発生装置用の 位相ロックループ（ＰＬＬ）装置を構成するのが好都合である。このようなＰＬ Ｌでは、例えば、ジッタが２ｎＳ秒以下で、２５ＭＨｚ乃至４０ＭＨｚの範囲の クロック周波数を持っていることが望ましい。このようなＰＬＬ用には、オフチ ップ素子用として１個のピンのみを使用するのが好ましい。また、ＮＴＳＣ、Ｐ ＡＬおよびＳＥＣＡＭの各方式と共にＰＬＬ装置を使用するのが望ましい。 タイムベース補正機能を持たず、水平同期信号の位相が周期的に大きく変動す る可能性のある安価な消費者用テープレコーダで現れる入力同期信号でクロック 信号が 上記のような水平同期信号に追随するようにＰＬＬを動作させることが望ましい 。また、位相および周波数の誤差を急速に減少させ、ＰＬＬが位相ロック状態に 落ちつくときに生ずるオバーシュートおよびジッタを最小にすることが望ましい 。さらに、真の出力クロックの位相／周波数誤差と、ノイズバーストを伴うかあ るいは時々パルスが抜ける入力水平同期信号の汚染により生ずるような出力クロ ックの位相／周波数誤差とを識別することができるＰＬＬを有することが望まし い。 発明の概要 本発明の特徴を具えたＰＬＬ装置は、Ｒ−Ｃ電圧制御発振器についてデジタル 、アナログの両方の制御を使用して、入力水平同期信号に対する出力クロックの 位相ロックを確保し、維持する。出力クロックの位相および周波数誤差の大きさ と一貫性とに基づいて、装置は、例えば、感度を変化させる５つの制御動作モー ドのうちの１つを自動的に選択する。制御動作モードは、大きな誤差では大きく 且つ粗い補正動作を行わせ、小さな誤差では小さく且つ細かい補正動作を行わせ るようなものである。 本発明の別の特徴を具えたＰＬＬでは、発振器の出力信号の周波数は、発振器 の正帰還路に選択的に結合される切換えキャパシタに従って制御される。所定グ ループの切換えキャパシタによって、発振器の出力信号の全周波数範囲から選択 された対応する周波数範囲の部分を選択する。切換えキャパシタの選択を変える ことにより、 発振器の周波数の周波数範囲部分を変化させることができる。所定の周波数範囲 部分内では、発振器の出力信号の周波数は、切換えキャパシタの選択を変更する ことなく制御信号によって制御される。制御信号は全周波数範囲内の制限された 部分においてのみ発振周波数を変化させることができる。従って、安定性ならび にノイズに対する不感性が向上する。また、発振器の出力信号のジッタも減少す るという利点がある。その結果、発振器は集積回路内に構成することができるキ ャパシタを使用して実現することができる。集積回路には発振器の残りの能動回 路素子をも含ませることができる。水平同期信号と発振器の出力信号との間に大 きな周波数誤差が生ずると、ＰＬＬは粗周波数補正モードで動作する。 本発明のさらに別の特徴として、順次に生ずる各キャパシタの切換えステップ において、予め定められた対をなす切換えキャパシタが、周波数誤差の方向に従 って共に正帰還路に結合されるか、共に正帰還路から切り離される。発振器の出 力信号の周波数は、連続して起こるステップの各切換えステップにおいて、周波 数誤差の方向が変化するまで同じ方向に、すなわち単調に、順次に変化する。周 波数誤差の方向が変化すると、粗周波数補正モードにおける動作が終了し、残留 周波数誤差は比較的少なくなる。発振器の出力信号の周波数を同じ方向に単調に 変化させることにより、ＰＬＬの制御が簡単になるという利点がある。これは各 ステップにおいて、周波数 の変化の方向が例えばキャパシタの公差に依存しないからである。 入力信号にロックされた発振信号を発生する本発明のさらに別の特徴を具えた 装置は増幅器を含んでいる。増幅器の出力と入力との間に形成された正帰還路中 に複数の切換えリアクティブ素子が選択的に結合される。発振信号は、切換えリ アクティブ素子の選択に従って決定される周波数範囲の対応部分から選択された 周波数をもっている。発振信号と入力信号との間で周波数誤差が測定される。切 換えリアクティブに関連する切換え装置に供給される第１の切換え制御信号は周 波数誤差に従って切換えられるリアクティブ素子を選択するために発生される。 周波数誤差が第１の値を超過すると、切換えリアクティブ素子の選択は粗周波数 補正動作モードの切換えステップで変化して、周波数誤差を順次切換えステップ で次第に減少させる。増幅器の制御入力に結合される第２の制御信号が、周波数 範囲の対応する部分内で発振信号の周波数を変化させるために発生される。周波 数誤差が第１の値を超過しないときは、周波数誤差は切換えリアクティブ素子の 選択を変化させずに微誤差補正動作モードで補正される。 図面の簡単な説明 第１図は本発明の特徴を具えた位相ロックループ（ＰＬＬ）を示すブロック図 である。 第２Ａ図、第２Ｂ図および第２Ｃ図は第１図のＰＬＬ の順次切換えＲ−Ｃ電圧制御発振器の詳細な構成を示す図である。 第３図は第２Ａ図乃至第２Ｃ図の発振器の切換えキャパシタ装置を示す図であ る。 第４図は第２Ａ図乃至第２Ｃ図の構成を説明するのに有効な波形を示す図であ る。 第５図は第１図のＰＬＬの動作を説明するのに有効なフローチャートを示す図 である。 第６図、第７Ａ図および第７Ｂ図は第１図のＰＬＬの部分をさらに詳細に示し た図である。 第８図は第１図のデコーダの動作を説明するのに有効なテーブルを示す図であ る。 第９ａ図乃至第９ｃ図は第１図のＰＬＬの動作を説明するのに有効な波形を示 す図である。 第１０図は第１図のＰＬＬのチャージポンプ段を概略的に示す図である。 第１１図は第１図のＰＬＬの位相検出器の構成を詳細に示す図である。 第１２Ａ図乃至第１２Ｇ図は第１１図の位相検出器の動作を説明するのに有効 な波形を示す図である。 第１３Ａ図乃至第１３Ｄ図は第１図のＰＬＬのチャージポンプ段の動作を説明 するのに有効な波形を示す図である。 図面の詳細な説明 第１図は本発明の特徴を具えた位相ロックループ（Ｐ ＬＬ）回路１００の構成を示すブロック図である。同図において、テレビジョン 受像機の例えばビデオ検波器（図示せず）から得られるベースバンドビデオ信号 ＶＩＤＥＯ−ＩＮが通常の同期分離器５０に供給され、該同期分離器５０は例え ばＮＴＳＣ方式の場合、１５，７３４Ｈｚの水平偏向周波数ｆ_Hで、周期Ｈの水 平同期信号ＨＳｒｅｆのパルスを発生する。 プログラム可能、抵抗−キャパシタ（Ｒ−Ｃ）形式の電圧制御発振器（ＲＣＶ ＣＯ）５３で生成されたＰＬＬ１００の出力信号Ｃｌｋを分周することによって プログラム可能÷Ｎカウンタ５２の出力に発振信号ＣｌｋＤｉｖが発生する。出 力信号Ｃｌｋはビデオ信号を処理するためにテレビジョン受像機のそれぞれの段 で使用される。定常動作状態では、信号Ｃｌｋの周波数はＮ×ｆ_Hに等しい。こ こで、値Ｎは信号Ｃｌｋの周波数と信号Ｃｌｋ１Ｄｉｖの周波数との比を表わす 。７５０乃至２６００の範囲で選択可能な値Ｎは、信号ＣｌｋＤｉｖの各周期毎 に１回づつカウンタ５２をプリセットするするために該カウンタ５２に供給され る一定のデジタルワード信号Ｎｓｅｔによって与えられる。 第２Ａ図、第２Ｂ図、第２Ｃ図は第１図のＲＣＶＣＯ５３の回路図を示す。第 １図および第２Ａ図乃至第２Ｃ図で、同じ記号あるいは同じ番号は同じ構成素子 、同じ機能を表わすものとする。第２Ｂ図のＲＣＶＣＯ５３は１対のトランジス タＭＰ９とＭＰ１０とによって構成さ れた差動増幅器５３１を具備している。電流源トランジスタＭＰ８はトランジス タＭＰ９、ＭＰ１０にそれぞれ対応するソース電極電流を供給する。増幅器５３ １はトランジスタＭＰ９、ＭＰ１０の各々の負荷抵抗Ｒ５、Ｒ６を含んでいる。 同様に第２Ｃ図の差動増幅器５３２はトランジスタＭ１１、Ｍ１２およびＭ１３ と、負荷抵抗Ｒ７およびＲ８とによって構成されている。差動増幅器５３１の負 荷抵抗Ｒ５とＲ６に発生する１対の信号Ｘ２ａとＸ１ａは、各々名目上同じ位相 シフトを与える１対のＲ−Ｃ遅延回路網５３３ａおよび５３３ｂを経てトランジ スタＭＰ１２およびＭＰ１３のゲート電極に供給される。遅延回路網５３３ａ、 ５３３ｂによって与えられる位相シフトは、後程説明するように、粗周波数補正 動作モードで制御可能である。位相シフトによりある程度発振信号Ｃｌｋの周波 数を決定する。 遅延回路網５３３ａは抵抗Ｒ１Ａと非切換えキャパシタＣ１Ａとを具備してい る。キャパシタＣ１Ａには切換えキャパシタ列ＳＷＡ（０）が結合されている。 キャパシタＣ１Ａと抵抗Ｒ１Ａとの接続端子ＴＡ（０）ａに遅延信号ＴＡ（０） が発生する。信号ＴＡ（０）は抵抗Ｒ２Ａを経てキャパシタＣ２Ａに供給される 。キャパシタＣ２Ａには切換えキャパシタ列ＳＷＡ（１）も結合されている。遅 延信号ＴＡ（１）がキャパシタＣ２Ａに発生する。遅延信号ＴＡ（１）は信号Ｔ Ａ（０）に対して遅延されている。同様に、遅延回路網５３３ｂは抵抗Ｒ１ Ｂ、キャパシタＣ１Ｂおよび切換えキャパシタ列ＳＷＢ（０）を有しており、遅 延信号ＴＢ（０）を発生する。遅延回路網５３３ｂはさらに抵抗Ｒ２Ｂ、キャパ シタＣ２Ｂおよび切換えキャパシタ列ＳＷＢ（１）を有しており、信号ＴＢ（１ ）を発生する。 第２Ｃ図の差動増幅器５３２の負荷抵抗Ｒ７とＲ８にそれぞれ発生する１対の 信号Ｙ１、Ｙ２は、名目上同じ位相シフトを与えるＲ−Ｃ遅延回路網５３４ｂ、 ５３４ａを経てそれぞれ供給される。遅延回路網５３４ａおよび５３４ｂは遅延 回路網５３３ａ、５３３ｂと同じ態様で動作する。遅延回路網５３４ａは抵抗Ｒ ３Ａ、キャパシタＣ３Ａおよび切換えキャパシタ列ＳＷＡ（２）を有し、遅延信 号ＴＡ（２）を発生する。信号ＴＡ（２）は抵抗Ｒ４Ａを経てキャパシタＣ４Ａ および切換えキャパシタ列ＳＷＡ（３）に供給されて遅延信号ＴＡ（３）が発生 する。信号ＴＡ（３）は抵抗Ｒ５ＡおよびキャパシタＣ５Ａを経てさらに遅延さ れて、さらに遅延された信号ＴＡ（４）が生成される。同様に、遅延回路網５３ ４ｂは抵抗Ｒ３Ａ、Ｒ４Ａ、Ｒ５Ａにそれぞれ等価な抵抗Ｒ３Ｂ、Ｒ４Ｂ、Ｒ５ Ｂと、キャパシタＣ３Ａ、Ｃ４Ａ、Ｃ５Ａにそれぞれ等価なキャパシタＣ３Ｂ、 Ｃ４Ｂ、Ｃ５Ｂを有している。遅延回路網５３４ｂは信号ＴＡ（２）、ＴＡ（３ ）、ＴＡ（４）にそれぞれ相似な遅延された信号ＴＢ（２）、ＴＢ（３）、ＴＢ （４）を生成する。 信号ＴＢ（３）およびＴＡ（３）は、第２Ａ図のアナ ログ乗算器５３５の１対のトランジスタＭＰ３、ＭＰ２の各ゲートにそれぞれ供 給される。同様に、信号ＴＢ（３）、ＴＡ（３）に関して遅延された信号ＴＢ（ ４）、ＴＡ（４）は第２Ａ図の乗算器５３５の１対のトランジスタＭＰ７、ＭＰ ６の各ゲートにそれぞれ供給される。 乗算器５３５において、トランジスタＭＰ２、ＭＰ３は制御可能な利得をもっ た差動増幅器５３５ａを構成している。同様に、トランジスタＭＰ６、ＭＰ７は 制御可能な利得をもった差動増幅器５３５ｂを構成している。差動増幅器５３５ ａおよび５３５ｂの利得は、差動増幅器５３５ｃを構成する１対のトランジスタ ＭＰ１およびＭＰ５によって生成されるドレン電流の変化に従って反対方向に変 化する。トランジスタＭＰ１およびＭＰ５のドレン電流は、これらのトランジス タＭＰ１、ＭＰ５のゲート電極間の電圧差に従って反対方向に変化する。 トランジスタＭＰ１のゲートには一定のＤＣ基準電圧ＶＲＥＦが供給されてい る。第１図のチャージポンプ制御段５４中で発生された制御出力信号ＶＣＯＣＶ は第２Ａ図のトランジスタＭＰ５のゲートに供給され、後程説明するように、微 誤差補正動作モードで信号Ｃｌｋの周波数／位相を制御する。 トランジスタＭＰ２のドレン電極はトランジスタＭＰ６のドレン電極に結合さ れていて、和信号Ｘ１が生成される。信号Ｘ１は１対の並列接続された負荷抵抗 器Ｒ１０、Ｒ１２に発生し、この信号Ｘ１は第２Ｂ図の増幅器 ５３１のトランジスタＭＰ１０のゲート電極に供給される。同様に、第２Ａ図の トランジスタＭＰ３のドレン電極はトランジスタＭＰ７のドレン電極に結合され ていて、和信号Ｘ２が生成される。信号Ｘ２は１対の並列接続された負荷抵抗器 Ｒ１１、Ｒ１３に発生し、この信号Ｘ１は第２Ｂ図の増幅器５３１のトランジス タＭＰ９のゲート電極に供給される。 例えばトランジスタＭＰ２を経由する信号利得はトランジスタＭＰ６を経由す る信号利得と反対方向に変化する。信号Ｘ１の位相シフトは、トランジスタＭＰ ２およびＭＰ６中のドレン電流から生成された位相差をもった１対の信号のベク トル和によって決定される。従って、信号Ｘ１の位相シフトは、増幅器５３５ｃ に供給されるアナログ信号ＶＣＯＣＶがゆるやかに変化すると、微細に、すなわ ちゆるやかに変化する。同様に、信号Ｘ２の位相シフトは、信号ＶＣＯＣＶに従 って微細に、すなわちゆるやかに変化する。信号Ｘ１は名目上は信号Ｘ２に対し て反対の位相関係にある。信号Ｘ１あるいはＸ２の位相シフトを変化させること により、後程説明するように、ＲＣＶＣＯ５３の発振周波数すなわち信号Ｃｌｋ の周波数を変化させることができる。 信号Ｃｌｋについて、例えば２５〜４０ＭＨｚの広い周波数範囲を実現して、 ＲＣ遅延回路網の公差、温度変化およびＲＣ遅延回路網の径年変化に対して補償 することが好ましい。ＲＣ遅延回路網はＲＣＶＣＯ５３中に集 積回路構成技術を使用して形成することができる。 粗周波数誤差補正動作モードでは、ＲＣＶＣＯ５３の周波数をステップアップ あるいはステップダウンさせることができる。粗周波数誤差補正動作モードは例 えば電源を供給した直後に生ずる。粗周波数誤差補正動作モードを与えるために 上述の４個のスイッチーキャパシタ列ＳＷＡ（ｉ）が設けられている。スイッチ ーキャパシタ列を表わすパラメータ“ｉ”は４個の数値０乃至３を表わすものと 仮定する。スイッチ−キャパシタ列ＳＷＡ（ｉ）は対応する４個の端子に結合さ れており、ここに前に示した信号ＴＡ（ｉ）が発生する。従って、所定の列ＳＷ Ａ（ｉ）は、信号ＴＡ（ｉ）が同じ数値“ｉ”によって表わされる対応する端子 に結合されている。同様に、上述の４個のスイッチ−キャパシタ列ＳＷＢ（ｉ） は前に示した信号ＴＢ（ｉ）が発生する対応する４個の端子に結合されている。 ここでもパラメータ“ｉ”は異なる数値０乃至３と仮定する。 第２Ｂ図の各列ＳＷＡ（ｉ）、例えばＳＷＡ（０）は並列接続された８個のス イッチ−キャパシタ構成からなる。所定の列ＳＷＡ（ｉ）の所定のスイッチ−キ ャパシタ構成は、第３図に示す対応するキャパシタＣＡ（４ｊ＋ｉ）と直列に接 続されたトランジスタスイッチＳＡ（４ｊ＋ｉ）によって構成されている。第１ 図、第２Ａ図〜第２Ｃ図および第３図において、同じ記号、番号は同じ構成素子 あるいは同じ機能を表わす。第２Ｂ図およ び第２Ｃ図の所定の列ＳＷＡ（ｉ）について、パラメータｊは８個の数値０乃至 ７の１つを選択的に仮定する。 第３図の所定のトランジスタスイッチＳＡ（４ｊ＋ｉ）は、対応するキャパシ タＣＡ（４ｊ＋ｉ）と直列に結合されており、“ｉ”の数値はスイッチＳＡ（４ ｊ＋ｉ）とキャパシタＣＡ（４ｊ＋ｉ）の両方に共通しており、また“ｊ”の数 値も両方に共通している。同様に、第２Ｂ図および第２Ｃ図の各列ＳＷＢ（ｉ） は、例えば列ＳＷＡのように並列接続された８個のトランジスタスイッチ−キャ パシタ構成を有している。このような８個のトランジスタスイッチ−キャパシタ 構成は第３図のキャパシタＣＢ（４ｊ＋ｉ）と直列に接続されたトランジスタス イッチＳＢ（４ｊ＋ｉ）によって構成されている。 共通の数値“ｉ”によって表わされる第２Ｂ図および第２Ｃ図の各列ＳＷＡ（ ｉ）とＳＷＢ（ｉ）の対、例えば列ＳＷＡ（０）とＳＷＢ（０）において、８個 の制御信号ＣＦ（４ｊ＋ｉ）は、共通の数値“ｉ”と共通の数値“ｊ”によって 表わされる対応する８個のトランジスタスィッチＳＡ（４ｊ＋ｉ）とＳＢ（４ｊ ＋ｉ）の対を制御する。信号ＣＦ（４ｊ＋ｉ）は後程説明するようにして発生さ れる。従って、全部で３２対のスイッチＳＡ（４ｊ＋ｉ）とＳＢ（４ｊ＋ｉ）が ３２個の制御信号ＣＦ（４ｊ＋ｉ）によってそれぞれ制御される。第３図の所定 のスイッチ対ＳＡ（４ｊ＋ｉ）とＳＢ（４ｊ＋ｉ）、およびこれらのスイッチ対 を制御する制御信号ＣＦ（４ ｊ＋ｉ）に対する数値“ｉ”は同じである。同様に、数値“ｊ”は所定のスイッ チ対ＳＡ（４ｊ＋ｉ）とＳＢ（４ｊ＋ｉ）に対して、およびこれらのスイッチ対 を制御する制御信号ＣＦ（４ｊ＋ｉ）に対して共通である。 所定の制御信号ＣＦ（４ｊ＋ｉ）が真（ＴＲＵＥ）状態であると仮定すると、 対応する列ＳＷＡ（ｉ）の対応するキャパシタＣＡ（４ｊ＋ｉ）、および対応す る列ＳＷＢ（ｉ）の対応するキャパシタＣＢ（４ｊ＋ｉ）はスイッチインされ、 すなわちスイッチ対ＳＡ（４ｊ＋ｉ）およびＳＢ（４ｊ＋ｉ）を経て信号ＴＡ（ ｉ）、ＴＢ（ｉ）が発生する端子にそれぞれ結合される。それによって位相遅れ が増大し、それに対応して第２Ｃ図の信号Ｃｌｋの発振周波数が低下する。これ に対して、第３図の所定の制御信号ＣＦ（４ｊ＋ｉ）が偽（ＦＡＬＳＥ）であれ ば、対応するキャパシタ対はスイッチアウトされ、すなわち切り離され、第２Ｃ 図の信号Ｃｌｋの発振周波数を高くする。 第２Ａ図の電流ミラー基準回路５３７には例えば１μＡの小さな起動電流を供 給するＰＭＯＳトランジスタＭＰ２０が設けられている。起動電流は初期におい て端子ＮＢの電圧レベルをトランジスタＭＮ１０の閾値電圧、通常０．８Ｖにま で上昇させる。端子ＮＲの電圧と端子ＮＢの電圧は、トランジスタＭＰ２３、Ｍ Ｐ２４、ＭＮ１３およびＭＮ１４によって構成された平衡ＰＭＯＳ電流ミラー増 幅器で比較される。 端子ＮＦからの負帰還信号はトランジスタＭＮ１２のゲートに供給され、端子 ＮＲとＮＢの電圧を強制的に等しくする。従って、抵抗Ｒ１を流れる電流は端子 ＮＢにおける電圧に比例する。一旦電流が抵抗Ｒ１、トランジスタＭＮ１２およ びトランジスタＭＰ２２を通って流れ始めると、付加電流が端子ＮＢに供給され 、端子ＮＢの電圧を約１．５Ｖのレベルに上昇させる。従って、トランジスタＭ Ｐ２２を流れる基準電流は名目上０．２５ｍＡになる。 トランジスタＭＰ２２のドレンに発生する電流ミラー基準回路５３７の出力電 圧ＣＳ１は第２Ａ図のトランジスタＭＰ４と第２Ｂ図のトランジスタＭＰ８、お よび第２Ｃ図のトランジスタ１１のゲートに供給される。その結果、第２Ａ図の トランジスタＭＰ４を流れる電流は公称３ｍＡになり、トランジスタＭＰ８およ びＭＰ１１によって給電される各増幅器を流れる電流は１．５ｍＡになる。第２ Ａ図の回路３５７は電源電圧の変動に対して発振器の周波数を安定に維持する。 シミュレーションの結果、電源電圧の変化に対する感度は０．９％／Ｖ、温度変 化に対する感度は−０．０１２％／℃を示した。 第２Ａ図〜第２Ｃ図のＲＣＶＣＯ５３は差動対称形態で構成されている。第１ の正帰還信号路によって設定される信号Ｘ２、Ｙ１、ＴＡ（０）、ＴＡ（１）、 ＴＢ（２）、ＴＢ（３）、ＴＢ（４）は、第２の正帰還信号路によって設定され る信号Ｘ１、Ｙ２、ＴＢ（０）、Ｔ Ｂ（１）、ＴＡ（２）、ＴＡ（３）、ＴＡ（４）に対してそれぞれ差動的に対称 になっている。従って、例えば信号Ｙ１とＹ２のような１対の差動対称信号間の 位相差は、例えば第２Ａ図の増幅器５３５ａおよび５３５ｂの利得が変化しても 、あるいは温度変化が生じても変化しない。ＲＣＶＣＯ５３は、その正帰還路対 の全位相シフトによって決定される周波数で発振する。 上に述べた本発明の特徴によれば、第２Ａ図〜第２Ｃ図の対をなすキャパシタ ＣＡ（４ｊ＋ｉ）とＣＢ（４ｊ＋ｉ）は一緒にスイッチインあるいはスイッチア ウトされる。従って、差動対称構成が粗周波数誤差補正モードの各ステップで乱 されることがないという利点がある。 第４図は、ＲＣＶＣＯ５３中の全ての切換えキャパシタが信号ＣＦ（４ｊ＋ｉ ）によって切り離され、信号Ｃｌｋの最大周波数、すなわち例えば１９．６２ｎ Ｓのような最小周期が生ずるときの第１図の信号Ｙ１とＹ２のシミュレーション された波形の例を示す。第１図、第２Ａ図〜第２Ｃ図、第３図、第４図で、同じ 記号、番号は同じ構成素子、同じ機能を表わす。 第４図に示すように、信号Ｙ１とＹ２は大きさが殆ど同じであり、互に１８０ 度離相している。差動対称構成のため、信号Ｙ１とＹ２は差動対称信号である。 したがって、信号Ｙ１とＹ２の瞬時値が同時に同じ大きさになるときに生ずる点 ＣＯのような信号Ｙ１とＹ２のクロスオーバー点は反対位相で生ずる。好都合な ことに、上述 の差動対称構成の結果として、クロスオーバー点ＣＯは時間的に殆ど同じ間隔だ け離れている。対称構成により、信号Ｃｌｋのデューティサイクルは、利得の変 動や温度によって生ずる構成素子の変動により影響されないという効果がある。 従って、第２Ｃ図に示すようにトランジスタＭＰ１５、ＭＰ１６、ＭＮ２０およ びＭＮ２１、およびゲートＵ１とＵ２によって構成され、信号Ｙ１、Ｙ２を受信 する比較的簡単な差動−シングルエンデッド変換回路５３６は約５０％のデュー ティサイクルの信号Ｃｌｋを発生するという利点がある。さらに差動対称構成に よれば改善された共通モードノイズ除去作用が得られる。 ＲＣＶＣＯ５３の測定されたノイズ帯域幅は３５０Ｈｚで−３０ｄＢである。 １秒以内のＲＣＶＣＯ５３の短期間安定性は、６３．５μＳ（マイクロ秒）の１ 水平線期間Ｈ中の１．３ｎＳのジッタに相当する約±１５０Ｈｚすなわち２０ｐ ｐｍである。 ＲＣＶＣＯ５３の周波数を制御するために、第１図の同期信号ＨＳｒｅｆが周 波数検出・制御段５５に供給される。第５図は第１図のＰＬＬ１００の動作を説 明するのに有効なフローチャートを示す。第６図、第７Ａ図および第７Ｂ図は第 １図の段５５の対応する部分をより詳細なブロック図の形で示した図である。第 １図、第２Ａ図〜第２Ｃ図、第３図〜第６図、第７Ａ図および第７Ｂ図で、同じ 記号、同じ番号は同じ構成素子あるいは同じ 機能を示す。 第６図に示されている段５５の部分で、信号ＨＳｒｅｆは１３ビットカウンタ ５６の入力端子ＣＬＥＡＲ／ＥＮＡＢＬＥに供給される。第１図のＲＣＶＣＯ５ ３の信号Ｃｌｋは第６図のカウンタ５６の入力端子ＣＬＯＣＫに供給される。第 ９ａ図および第９ｂ図はそれぞれ第６図の信号パルスＣｌｋＤｉｖおよびＨＳｒ ｅｆの例を示す。第１図、第２Ａ図〜第２Ｃ図、第３図〜第６図、第７Ａ図、第 ７Ｂ図および第９ａ図〜第９ｃ図で、同じ記号、番号は同じ構成素子あるいは同 じ機能を示す。 第６図のカウンタ５６は所定の期間Ｈで、第９ｂ図に期間ＭＥＡＳＵＲＥＭＥ ＮＴとして示されている期間中に生ずる信号Ｃｌｋのパルスをカウントする。期 間ＭＥＡＳＵＲＥＭＥＮＴの終了時に、第６図のカウンタ５６は２進語（ワード ）信号ＮＣＬを含んでいる。信号ＮＣＬは、信号ＨＳｒｅｆの所定期間中に生ず るクロックパルスの数、すなわち信号Ｃｌｋの周期に等しい数値をもっている。 従って、信号ＮＣＬは信号Ｃｌｋの周波数と信号ＨＳｒｅｆの周波数との比を含 んでいる。 信号ＮＣＬは減算器６５に供給され、この減算器６５は信号ＮＳＥＴの値と信 号ＮＣＬの値との間の差を形成することによって２進語Ｎｅｒｒを発生する。信 号ＮＳＥＴは、前述のように信号Ｃｌｋの周波数と信号ＣｌｋＤｉｖの周波数と の間の比に等しい一定の２進語である。タイミング制御信号ＣＬＫＨが生ずると 、信号Ｎｅｒｒ はラッチ５７に記憶される。信号ＣＬＫＨは、信号Ｎｅｒｒが測定され、発生さ れる信号ＨＳｒｅｆの周期Ｈの直後に生ずる。 記憶された信号Ｎｅｒｒはラッチ５７の出力において出力信号ＮＥＲＲとして 読出される。誤差信号ＮＥＲＲは、第９ｂ図の信号ＨＳｒｅｆの所定のＭＥＡＳ ＵＲＥＭＥＮＴ期間中に生ずる信号Ｃｌｋのクロック周期の数と、第９ａ図の信 号ＣｌｋＤｉｖの周期の間に生ずる第６図の信号Ｃｌｋのクロック周期の数との 間の差に等しい値をもっている。例えば第１図のＰＬＬ１００が位相ロック状態 にあるときは、この差は０で、誤差がないことを表わしている。従って、信号Ｎ ＥＲＲはサイクルに関連する誤差すなわち周波数誤差を表わしている。信号ＮＥ ＲＲが発生される測定動作は、第５図のフローチャートのフローチャートパス１ ９７で表わされる。 第６図の周波数誤差を表わす信号ＮＥＲＲは第７Ａ図の絶対値生成段５８の入 力に供給されて、２進語信号｜Ｎｅｒｒ｜が生成される。信号｜Ｎｅｒｒ｜は信 号ＮＥＲＲの絶対値に等しい。信号｜Ｎｅｒｒ｜は比較器５９中で語信号ＮＳＥ Ｔの大きさの８％に等しい一定値の語信号ＴＨＲＥＳＨＯＬＤ＿１と比較される 。信号ＣｌｋＤｉｖの所望の周期長は語信号ＮＳＥＴ中に含まれている。信号Ｃ ｌｋのクロックサイクル数によって測定される信号ＣｌｋＤｉｖの周期長の誤差 が信号ＣｌｋＤｉｖの所望の周期長の８％よりも長くなると、比較器５９は 語信号５９ａを発生する。 信号５９ａは６ビットカウンタ６１のリセット入力端子ＲＥＳＥＴに供給され 、カウントがカウンタ６１中でイネーブルされると、該カウンタ６１は信号Ｃｌ ｋＤｉｖの各周期毎に１回カウントアップする。カウンタ６１は信号６１ａ、す なわちカウンタ６１の最上位のビットＭＳＢを発生する。信号５９ａが発生され るとカウンタ６１中でカウントがイネーブルされる。 信号６１ａはオアゲート６２を経てフリップフロップ６３の“Ｊ”入力端子に 供給される。信号ＣｌｋＤｉｖの３２個のすぐ先行する周期Ｈの各々において、 信号｜Ｎｅｒｒ｜の値によって与えられる信号ＣｌｋＤｉｖの周期長の誤差が所 望の周期長の８％よりも大きくなると、フリップフロップ６３の出力にＴＲＵＥ 状態の出力信号ＣＦＲが発生する。 第９ａ図の信号ＣｌｋＤｉｖのこのような３２個の周期Ｈが経過しないかぎり 、第１図のＲＣＶＣＯ５３は影響されず、これは遊び（ＩＤＬＥ）動作モードと 称され、第５図のフローチャートのパス１９４に示されている。遊び動作モード は、例えば垂直帰線消去期間（ＶＢＩ）全体を通じて粗周波数誤差補正モードが 起こるのを防止するような態様で生ずるという点で好都合である。垂直帰線消去 期間中は第１図の等化パルスＥＰが発生する。等化パルスＥＰは周期Ｈの１／２ の周期をもっている。従って、第１図の信号ＨＳｒｅｆ中の等化パルスＥＰは 所望の長さの周期の８％以上の周期をもった第７Ａ図の誤差信号｜Ｎｅｒｒ｜の 値を発生する。しかし、第１図の等化パルスＥＰの数は３２以下であるから、第 ７Ａ図のカウンタ６１およびオアゲート６２は垂直帰線消去期間中に信号ＣＦＲ がＴＲＵＥ状態に到達するのを阻止し、これによって粗周波数誤差補正モードで 動作するのを防止することができる。遊び動作モードにより、垂直帰線消去期間 あるいはリトレース期間中にＲＣＶＣＯ５３の位相が乱れることがないという効 果がある。 誤差信号｜Ｎｅｒｒ｜が所望の周期の長さの８％以上になる信号ＣｌｋＤｉｖ の周期の数が３２を越えると仮定する。この状態は垂直帰線消去期間中の動作に よるものではない大きな周波数誤差を表わしている。従って第７Ａ図のフリップ フロップ６３の信号ＣＦＲはＴＲＵＥ状態で発生される。信号ＣＦＲが発生され ると、第１図のＰＬＬ１００は粗周波数誤差補正動作モードで動作するようにな る。粗周波数誤差補正モードでの動作中は、粗周波数誤差はＲＣＶＣＯ５３中で 切換えステップで連続的に減少する。信号ＣＦＲが発生する過程は第５図のフロ ーチャートのフローチャートパス１９７、２００、２０１、１９６および１９９ で示されている。 第１０図は第１図のチャージポンプ段５４を詳細に示すブロック図である。第 １図、第２Ａ図〜第２Ｃ図、第３図〜第６図、第７Ａ図、第７Ｂ図、第９ａ図〜 第９ｃ図および第１０図で、同じ記号および番号は同じ構成素 子、同じ機能を表わしている。第１０図のテーブルは、段５４における信号の流 れの方向、スイッチの状態を示している。粗周波数誤差補正モード期間全体を通 じて第１０図のチャージポンプ段５４は、第１０図のスイッチＳＷ１を経て供給 される基準電圧ＶＲＥＦに等しい一定レベルの、第２Ａ図のＲＣＶＣＯ５３のア ナログ制御信号ＶＣＯＣＶを発生する。第１０図の信号ＶＣＯＣＶは電圧の変動 範囲のほゞ中心に設定されている。 粗周波数誤差補正モードでは、第６図の５ビット２進カウンタ６６は信号Ｃｌ ｋＤｉｖの交番パルスをカウントアップあるいはカウントダウンする。カウンタ ６６のアップあるいはダウンのカウントの方向は、語信号ＮＥＲＲの最上位ある いは符号ビットＳＩＧＮの状態に従って決定される。カウンタ６６の５ビット出 力語信号ＣＦＲＬ（４：０）は、ここではサーモミタ（ＴＨＥＲＭＯＭＥＴＥＲ ）デコーダと示されたデコーダ６４の入力に供給される。サーモミタデコーダ６ ４は、５ビット信号ＣＦＲＬ（４：０）をデコーダすることにより前述の３２個 の個々の制御信号ＣＦ（４ｊ＋ｉ）を生成する。 第８図のテーブルは第２Ａ図、第２Ｂ図および第８図のＴＲＵＥ状態にあるこ れらの信号ＣＦ（４ｊ＋ｉ）と、第６図および第８図の５ビット語信号ＣＦＲＬ （４：０）の各値に対するＦＡＬＳＥ状態にある信号を示している。第８図のテ ーブルで、２進数“１”はＴＲＵＥ状態を表わし、２進数“０”はＦＡＬＳＥを 表わしている。第８ 図に示すように、第６図のカウンタ６６がカウントアップするときは、第８図の 制御信号ＣＦ（４ｊ＋ｉ）の１個だけ状態が変化する。状態の変化はＦＡＬＳＥ からＴＲＵＥへの方向である。同様に、第６図のカウンタ６６がカウントダウン するときは、第８図の制御信号ＣＦ（４ｊ＋ｉ）の１個だけ状態が変化し、状態 の変化はＴＲＵＥからＦＡＬＳＥへの方向である。 粗周波数誤差補正モードでは、第６図の測定／制御シーケンサ６７は制御信号 ＣＦＲ−ＥＮＡＢＬＥを発生し、この制御信号ＣＦＲ−ＥＮＡＢＬＥはカウンタ ６６が信号ＣｌｋＤｉｖの交互のパルスをカウントアップ／ダウンするようにす る。信号ＣｌｋＤｉｖの交互のパルスは信号ＨＳｒｅｆの交互の周期Ｈで発生す る。第９ｂ図の信号ＨＳｒｅｆの交互の周期で、期間ＭＥＡＳＵＲＥＭＥＮＴの 相互間において生ずるＣＯＮＴＲＯＬの期間においてのみ、信号ＣＦＲ−ＥＮＡ ＢＬＥは第６図のカウンタ６６の状態を変化させる。第９ｂ図の信号ＨＳｒｅｆ の他の交互の周期の期間中、期間ＭＥＡＳＵＲＥＭＥＮＴが生ずると、前述のよ うに信号ＮＣＬの値が測定されるが、第６図のカウンタ６６の状態を変化させな い。信号ＮＥＲＲあるいは第９ｂ図のＮＣＬが測定されつつある間はカウンタ６ ６は状態を変化させない。第９ｂ図の所定のＭＥＡＳＵＲＥＭＥＮＴ期間中、第 ６図のカウンタ６６が状態を変化させるのを防止することにより、第１図のＲＣ ＶＣＯ５３の周波数が測定されると同時に 上記ＲＣＶＣＯ５３の周波数が変化することはない。従って、粗周波数誤差補正 モードにおける所定の切換えステップは、信号ＣｌｋＤｉｖの２個の水平クロッ クパルスを必要とし、周期Ｈの各対毎に生ずる。ＲＣＶＣＯ５３の周波数が測定 されているときはＲＣＶＣＯ５３の周波数は変化しないため、周波数の制御動作 はより安定し且つ正確なものとなる。 粗周波数誤差補正モードの説明のために、第９ａ図、第９ｂ図の期間６０２で 表わされる所定のＭＥＡＳＵＲＥＭＥＮＴ期間において、第２Ａ図〜第２Ｃ図の ＲＣＶＣＯ５３の信号Ｃｌｋの測定された周波数が所望の周波数よりも高いと仮 定する。このような状態は第６図の信号ＮＥＲＲの正の値の発生によって示され る。その結果、第９ａ図、第９ｂ図の期間６０３で表わされたＣＯＮＴＲＯＬ期 間の直後の終了時で、第６図のカウンタ６６は増加される。その結果、第６図の 語信号ＣＦＲＬ（４：０）の更新された増加された値に従って第２Ａ図、第２Ｂ 図および第２Ｃ図の対応するキャパシタ対ＣＡ（４ｊ＋ｉ）およびＣＢ（４ｊ＋ ｉ）がスイッチインされることになる。信号ＣＦＲＬ（４：０）の更新された値 は、第６図の信号ＮＥＲＲの符号ビットＳＩＧＮに従って増加または減少される 。付加キャパシタ対が正帰還路中に結合されることにより、信号Ｃｌｋの周波数 は低下する。これに対して信号Ｃｌｋの周波数が所望の周波数以下であれば、第 ２Ｂ図あるいは第２Ｃ図の１対のキャパシタ ＣＡ（４ｊ＋ｉ）およびＣＢ（４ｊ＋ｉ）はスイッチアウト、すなわち正帰還路 から切り離される。キャパシタの切換えは第９ａ図、第９ｂ図の期間６０３で表 わされた期間ＣＯＮＴＲＯＬの直後で生じ、第２Ａ図〜第２Ｃ図のＲＣＶＣＯ５ ３の周波数を高くする。 第６図のサーモミタデコーダ６４は、前述のように、カウンタ６６の状態の変 化によって１対の切り換えられたキャパシタのみが対応する１対の正帰還路にそ れぞれスイッチインされるか、あるいは対応する１対の正帰還路からスイッチア ウトされ、他のキャパシタ対は全く影響されないような態様で動作する。従って 、第２Ｃ図の信号Ｃｌｋの周波数の変化、すなわち周波数の上昇、低下は単調で 、素子の公差による影響を受けない。従って、全周波数範囲にわたって、信号Ｃ ｌｋの周波数は第６図の語信号ＣＦＲＬ（４：０）の値に比例する。 説明の目的で、第９ａ図、第９ｂ図の期間６０１として示されている所定のＣ ＯＮＴＲＯＬ期間の終了前は、第６図の信号ＣＦＲＬ（４：０）の値は２３に等 しいと仮定する。（４ｊ＋ｉ）＝２３であるから、値２３は、ｊ＝５、ｉ＝３に 相当する。前述のように、ｉは値０乃至３のみから選択され、ｊは値０乃至７の みから選択される。 さらに信号ＮＥＲＲの符号ビットＳＩＧＮが、期間６０１の終了時に第６図の カウンタ６６をカウントアップさせるようなものであると仮定する。第９ａ図お よび第 ９ｂ図の期間６０２として示されている続いて生ずるＭＥＡＳＵＲＥＭＥＮＴ期 間中は、第６図の信号ＣＦＲＬ（４：０）は、（４ｊ＋ｉ）＝２４であることか ら、ｊ＝６、ｉ＝０に対応する２４に等しい増加値を有している。第２図の列Ｓ ＷＡ（０）およびＳＷＢ（０）中のキャパシタＣＡ（２４）およびＣＢ（２４） のみが、第９ａ図、第９ｂ図の期間６０１の終了時にそれぞれスイッチインされ 、ＲＣＶＣＯ５３の対応する正帰還路対に結合される。第９ａ図および第９ｂ図 の期間６０１の終了前に、対応する正帰還路に既に結合されている切り換えられ たキャパシタは、第８図の信号ＣＦＲＬ（４：０）の値の増加によって影響され ない。このようにして、第２Ｂ図および第２Ｃ図のキャパシタＣＡ（４ｊ＋ｉ） およびＣＢ（４ｊ＋ｉ）は順次に、すなわち単調な態様でスイッチインあるいは スイッチアウトされる。 第９ｂ図の各ＣＯＮＴＲＯＬ期間において、第２Ａ図〜第２Ｃ図のＲＣＶＣＯ ５３の周波数の変化は、ＲＣＶＣＯ５３の全動作周波数の範囲の約４％である。 従って、ＲＣＶＣＯ５３の全周波数範囲は３２のキャパシタ切換えステップある いはそれ以下のステップでシーケンスされる。 第７Ａ図の信号ＮＥＲＲの符号ビットＳＩＧＮは、遅延、非遅延の両方とも排 他的オアゲート６９の１対の入力端子に供給される。遅延された符号ビットはラ ッチ６８で生成される。ゲート６９はＪ−Ｋフリップフロップ ６３の“Ｋ”入力端子に供給される出力信号６９ａを発生する。 本発明の特徴を実施するに当たって、切り換えキャパシタＣＡ（４ｊ＋ｉ）と ＣＢ（４ｊ＋ｉ）は、負帰還ループのステップで正帰還路にスイッチインされ、 または正帰還路からスイッチアウトされる。信号ＮＥＲＲの符号ビットＳＩＧＮ によって決定される信号ＣｌｋＤｉｖの期間の測定された長さと期待された長さ との間の差が符号を変化させると、信号ＣＦＲの発生がディスエーブルされ、粗 周波数誤差補正モードの動作が終了する。信号ＮＥＲＲの符号の変化は全周波数 範囲の４％より小さいか４％に等しい周波数誤差が達成されたことを表わしてい る。その後は第６図のカウンタ６６は状態を変化するのを停止し、信号ＣＦＲＬ （４：０）およびＣＦ（４ｊ＋ｉ）の最後の状態が不変のまま維持される。 第７Ｂ図の信号ＮＥＲＲは減算器７０の第１入力Ａに供給される。ラッチ７１ によって信号ＣｌｋＤｉｖの１周期だけ遅延された信号ＮＥＲＲは減算器７０の 第２入力に供給される。減算器７０の入力信号間の差の絶対値は絶対値生成段７ ２で得られ、この絶対値は比較器７３においてデジタル語信号ＴＨＲＥＳＨＯＬ Ｄ＿２中に含まれる値と比較される。 信号ＣｌｋＤｉｖの周期長の誤差が、信号ＣｌｋＤｉｖの所定の周期Ｈから直 後の周期までに、該クロック信号ＣｌｋＤｉｖの期待された周期長の２％以下だ け変化 すると仮定する。２％の閾値は信号ＴＨＲＥＳＨＯＬＤ＿２中に含まれている。 従って、信号ＣＯＮＳＩＳＴＥＮＣＹが比較器７３の出力信号７３ａに発生する 。これによって、信号ＮＥＲＲの大きさが信号ＣｌｋＤｉｖの１クロック周期Ｈ から直後の周期にまで第６図の信号ＮＳＥＴの値の僅か２％だけ変化すると、信 号ＣＯＮＳＩＳＴＥＮＣＹが発生する。それにより第７Ｂ図の信号ＣＯＮＳＩＳ ＴＥＮＣＹは、安定したノイズのない同期信号ＨＳｒｅｆと誤差信号Ｎｅｒｒの 存在を表わすことになる。 第７Ａ図の誤差信号｜Ｎｅｒｒ｜は比較器６０で２に等しい一定値と比較され る。信号ＨＳｒｅｆの周期長に対する信号ＣｌｋＤｉｖの周期長の誤差あるいは 差が信号Ｃｌｋの２クロック周期よりも小さいときは比較器６０は信号６０ａを 発生する。 次のすべての事象が生ずると仮定する。すなわち、第７Ａ図の信号ＣＯＮＳＩ ＳＴＥＮＣＹが生成され、信号｜Ｎｅｒｒ｜の大きさが第７Ａ図の信号６０ａで 規定されるように、２以上であるが信号Ｎｓｅｔの値の８％より小さく、信号Ｃ ＦＲは発生されないとする。そうするとアンドゲート７４は信号ＦＦＲを発生す る。信号ＦＦＲは周波数誤差の微補正すなわち周波数誤差を徐々に補正する動作 モードを開始させ且つ確立する。このとき、第２Ａ図、第２Ｂ図、第２Ｃ図にお ける切換えキャパシタの結合、切り離しの状態に影響を与えない。第５図の フローチャートのフローチャートパス２０２、２０３、２０４および２０５は第 ７Ａ図の信号ＦＦＲの発生の条件を表わしている。一方、信号ＣＯＮＳＩＳＴＥ ＮＣＹが発生されないと、第１図のＲＣＶＣＯ５３は影響されず、第５図のフロ ーチャートのフローチャートパス１９７、２０４および２０９に示されているよ うに前述の遊び（ＩＤＬＥ）モードの動作が得られる。 周波数誤差微補正モードでは、第７Ａ図の信号ＦＦＲは第１０図のチャージポ ンプ段５４の動作を制御してアナログ信号ＶＣＯＣＶを変化させる。信号ＶＣＯ ＣＶの変化により第１図のＲＣＶＣＯ５３の周波数を徐々に変化させ、粗周波数 誤差補正モードとは異なり切換えキャパシタの切換えステップが生ずることはな い。 第６図の信号ＮＥＲＲは語リミタ７５を経てパルス発生器７６に供給される。 リミタ７５は、信号ＮＥＲＲの最下位の８ビットから８ビットの２の補数語信号 ７５ａを発生する。信号ＮＥＲＲは１３ビット語の信号である。信号ＮＥＲＲの 大きさが８ビット語信号７５ａによって表わすことができる大きさよりも大であ ると、信号７５ａは、８ビットの２の補数語の正あるいは負の上限に等しい値に 設定される。語信号７５ａはパルス発生器７６の２進カウンタ（図示されていな い）に記憶される。パルス発生器７６は、信号ＮＥＲＲの符号ビットＳＩＧＮに 従って信号ＦＦＲ＿ＵＰのパルスあるいは信号ＦＦＲ＿ＤＮのパルスを発生する 。 出力信号ＦＦＲ＿ＵＰの所定のパルスは誤差信号ＮＥＲＲの大きさに比例した パルス幅をもっており、この出力信号ＦＦＲ＿ＵＰは信号ＮＥＲＲの値が負の値 のときに発生される。信号ＦＦＲ＿ＵＰは信号Ｃｌｋの周波数が所望の値以下の ときに発生する。同様に、信号ＦＦＲ＿ＤＮの所定のパルスは信号ＮＥＲＲの大 きさに比例したパルス幅をもっており、信号Ｃｌｋの周波数が所望の値より大で あるときに発生する。 信号ＦＦＲの制御の下で第１０図の信号ＦＦＲ＿ＵＰおあるいはＦＦＲ＿ＤＮ が選択され、１対の２入力マルチプレクサ５４ａおよび５４ｂの対応する一方、 １対のゲート５４ｃおよび５４ｄの対応する一方を経て、１対のスイッチＳＷ３ およびＳＷ４の対応する一方の１対の制御端子５４ｃａ、５４ｃｂの対応する一 方に結合される。信号ＦＦＲ＿ＵＰのパルスが発生されると、スイッチＳＷ３は 正パルス電流１３を端子５４ｆに供給する。同様に、信号ＦＦＲ＿ＤＮのパルス が発生されると、スイッチＳＷ４は負パルス電流１４を端子５４ｆに供給する。 集積回路技術を使用して構成されるキャパシタＣｉｎｔがスイッチＳＷ１を経 て個別のキャパシタＣｅｘｔと並列に接続される。これは微周波数誤差補正モー ドで端子５４ｆに結合されるスイッチＳＷ１のセレクタを設けることによって行 われる。スイッチＳＷ１の制御は第１０図のテーブルによって示されている。そ の結果、キャ パシタＣｅｘｔとＣｉｎｔは、信号ＦＦＲ＿ＵＰが発生されると、この信号ＦＦ Ｒ＿ＵＰのパルス幅に比例する量だけ並列的に充電される。同様にして信号ＦＦ Ｒ＿ＤＮが発生されると、キャパシタＣｅｘｔおよびＣｉｎｔは放電される。信 号ＶＣＯＣＶはキャパシタＣｅｘｔ中で生成され、第２Ａ図のＲＣＶＣＯ５３に 供給される。 粗周波数誤差補正モードと同様に、また同様な理由で、第９ｂ図の信号ＨＳｒ ｅｆの交互の周期Ｈの期間中に発生するＭＥＡＳＵＲＥＭＥＮＴの期間中は、周 波数誤差の測定と同時に信号Ｃｌｋの周波数が変化することはない。信号ＮＥＲ Ｒに従って第１０図のキャパシタＣｉｎｔおよびＣｅｘｔの充電／放電は、第９ ｂ図の信号ＨＳｒｅｆの他の交互の周期のＣＯＮＴＲＯＬ期間中のみイネーブル される。微周波数誤差補正モードの動作期間中は、信号ＣｌｋＤｉｖの周期長と 信号ＨＳｒｅｆの周期長との間の差は、信号Ｃｌｋの２周期長すなわち信号ＨＳ ｒｅｆの周期Ｈの約０．２％以内になる。 微周波数誤差補正モードにおける信号ＶＣＯＣＶによって生成される補正範囲 は第２Ａ図〜第２Ｃ図のＲＣＶＣＯ５３の全周波数範囲の約±８％である。従っ て、信号ＶＣＯＣＶは、粗周波数誤差補正モードで生ずる信号ＣＦ（４ｊ＋ｉ） の所定の切換えステップに関連する各周波数範囲とオーバーラップする充分な大 きさをもっている、という利点がある。これは、前に説明したように、粗周波数 誤差補正モードで所定の切換えステップに関連 する周波数範囲がＲＣＶＣＯ５３の全周波数範囲の約４％に等しいことによる。 それでも信号ＶＣＯＣＶの補正範囲はノイズに対する感度が減少されるのに充分 な程度に小さいという効果がある。 前に説明したように、第７Ｂ図の信号ＣＯＮＳＩＳＴＥＮＣＹが発生されない と、遊び動作モードが生ずる。例えば、第１図の信号ＨＳｒｅｆがノイズにより 汚染されているとき遊び動作モードが生ずる。遊び動作モードでは、第１０図の スイッチＳＷ１はキャパシタＣｅｘｔを端子５４ｆから切り離す。従って、第１ ０図のキャパシタＣｅｘｔは充電も放電もされず、信号ＶＣＯＣＶは比較的一定 に維持される。遊び動作モードでは、信号ＶＣＯＣＶは利得１の増幅器とスイッ チＳＷ２を介してキャパシタＣｉｎｔに結合され、該キャパシタＣｉｎｔの端子 ５４ｆのキャパシタ電圧は信号ＶＣＯＣＶの電圧に追従する。スイッチＳＷ２の 制御は第１０図のテーブルに示されている。 第１図の信号ＨＳｒｅｆの遮断期間の後、第７Ｂ図の信号ＣＯＮＳＩＳＴＥＮ ＣＹが再び発生されるように正規動作信号ＨＳｒｅｆが回復されると仮定する。 遊びモードの動作であるから、第１０図の信号ＶＣＯＣＶは乱されず、信号ＨＳ ｒｅｆ遮断期間の終了後の定常状態の位相ロック動作に対する必要なレベルにほ ゞ等しいレベルに既に維持されている可能性が大である。従って、第１図のＰＬ Ｌ１００の過渡状態の期間が短縮されるとい う効果が得られる。 第１１図は位相誤差補正動作モードで使用される第１図の位相検出器をさらに 詳細に示す図である。第１２Ａ図〜第１２Ｇ図は対応する波形を示す。第１図、 第２Ａ図〜第２Ｃ図、第３図〜第６図、第７Ａ図、第７Ｂ図、第８図、第９ａ図 〜第９ｃ図、第１０図、第１１図、第１２Ａ図〜第１２Ｇ図で、同じ記号、同じ 番号は同じ構成素子、同じ機能を示すものとする。第１１図の検出器５１は信号 ＨＳｒｅｆでクロックされ、信号ＣｌｋＤｉｖでリッセトされるＤ形フリップフ ロップ５１ｃを含んでいる。第１２Ｂ図の信号ＣｌｋＤｉｖの波頭端が第１２Ａ 図の信号ＨＳｒｅｆの波頭端に対して遅れていると、フリップフロップ５１ｃは 第１２Ｃ図に示す所定のパルス信号ＦＰＨ＿ＵＰを発生する。第１１図のＤ形フ リップフロップ５１ｄは信号ＣｌｋＤｉｖによってクロックされ、ワンショット マルチバイブレータ５１ｆを経て供給される信号ＨＳｒｅｆによってリセットさ れる。第１２Ｅ図の信号ＣｌｋＤｉｖの波頭端が第１２Ａ図の信号ＨＳｒｅｆの 波頭端に対して進んでいると、フリップフロップ５１ｄは第１２Ｇ図に所定のパ ルス信号ＦＰＨ＿ＤＮを発生する。各パルス信号ＦＰＨ＿ＵＰおよびＦＰＨ＿Ｄ Ｎのパルス幅は位相差に比例している。所定の期間Ｈに１個のパルス信号ＦＰＨ ＿ＵＰ、ＦＰＨ＿ＤＮのみが発生する。 第７Ｂ図のパルス信号ＦＰＨ＿ＵＰあるいはＦＰＨ＿ ＤＮはオアゲート８０を経て３ビット２進カウンタ８１に供給される。いずれか のパルスのパルス幅が、比較的小さい位相誤差を表わす信号Ｃｌｋの２クロック 期間より短いときは、出力信号８１ａはＦＡＬＳＥレベルにある。信号８１ａは インバータ８２を経てアンドゲート８３の入力Ｂに供給される。周波数誤差を表 わす信号６０ａはゲート８３の第２の入力Ａに供給される。信号６０ａは、誤差 信号｜Ｎｅｒｒ｜が信号Ｃｌｋの２クロック期間を表わす２より小さいときに発 生される。 例えば、微周波数誤差補正動作モードに続いて、ＦＡＬＳＥレベルにある信号 ８１ａによって表わされるように位相誤差が小さく、また信号６０ａの発生によ って表わされるように周波数誤差が小さいときは、ゲート８３は信号ＦＰＨを発 生する。そのため、微位相誤差補正モードが生ずる。第５図のフローチャート中 のフローチャートパス２０２、２０６、２０７および２０８は微位相誤差補正モ ードが得られる過程を示している。 微位相誤差補正モードでは、微および粗周波数誤差補正モードの場合とは違っ て、第９ｂ図の信号ＨＳｒｅｆの各周期Ｈにおいて位相誤差が測定され且つ補正 される。微位相誤差補正モードでは、位相誤差に比例する第１０図のアナログ信 号ＶＣＯＣＶが位相ロック状態を確保して維持する。第１３Ａ図〜第１３Ｄ図は 微位相誤差補正モードにおける動作を説明するのに有効な波形を示す。第１図、 第２Ａ図〜第２Ｃ図、第３図〜第６図、第７Ａ 図、第７Ｂ図、第８図、第９ａ図〜第９ｃ図、第１０図、第１１図、第１２Ａ図 〜第１２Ｇ図、第１３Ａ図〜第１３Ｄ図において、同じ記号、同じ番号は同じ構 成素子、同じ機能を表わす。 第７Ｂ図の信号ＦＰＨが発生されると、第１０図の信号ＦＰＨ＿ＵＰ、ＦＰＨ ＿ＤＮが、交互にマルチプレクサ５４ａおよび５４ｂ、ゲート５４ｃおよび５４ ｄを経てスイッチＳＷ３およびＳＷ４の端子５４ｃａ、５４ｃｂにそれぞれ供給 される。第１３Ｂ図の信号ＣｌｋＤｉｖの各期間中に生ずる次の３つの動作シー ケンスにおいて、信号ＦＰＨ＿ＵＰとＦＰＨ＿ＤＮがキャパシタＣｉｎｔとＣｅ ｘｔに交互に供給される。 上記の３つの動作シーケンスの第１の動作においては、第１０図のスイッチＳ Ｗ１はＨＯＬＤ位置にある。もし信号ＦＰＨ＿ＵＰのパルスが発生されると、ス イッチＳＷ３は正パルス電流１３を端子５４ｆに供給する。同様に、信号ＦＰＨ ＿ＤＮのパルスが発生されると、スイッチＳＷ４は負パルス電流１４を端子５４ ｆに供給する。信号ＦＰＨ＿ＵＰが生成されるとキャパシタＣｉｎｔはそのパル ス幅に比例する量だけ充電され、信号ＦＰＨ＿ＤＮが生成されると上記キャパシ タＣｉｎｔは放電される。これによって、キャパシタＣｉｎｔと電流Ｉ３、Ｉ４ は積分器としてあるいはローパスフイルタとして動作し、キャパシタＣｉｎｔ中 に位相誤差に比例する電圧を発生させる。 シーケンスの第２の動作では、第６図のパルス発生器は、第１３Ｂ図の信号Ｃ ｌｋＤｉｖの波尾端に後続して第６図および第１３Ｃ図のパルス信号ＣＨＫを発 生する。第６図のパルス信号ＣＨＫは、図示されていない態様で第１０図のスイ ッチＳＷ２を開き、スイッチＳＷ１によってキャパシタＣｅｘｔを端子５４ｆに 結合するようにする。これによってキャパシタＣｉｎｔとＣｅｘｔとが並列に接 続される。従って、キャパシタＣｅｘｔの電荷はキャパシタＣｉｎｔの電荷に従 って変化し、測定された位相誤差によって決定される。このようにして、キャパ シタＣｅｘｔとＣｉｎｔとの間で電荷の転送が行われる。 シーケンスの第３の動作では、第６図の発生器８５は、第１３Ｃ図のパルス信 号ＣＨＫに後続して第６図および第１３Ｄ図のパルス信号ＩＮＩＴを発生する。 パルスＩＮＩＴは、図示されていない態様で、第１０図のスイッチＳＷ１をＨＯ ＬＤの位置に接続し、スイッチＳＷ２を閉じるようにする。このようにして、次 の３つの動作シーケンスの第１の動作に対する準備として、大きなキャパシタＣ ｅｘｔにおけると同じようにキャパシタＣｉｎｔ中に初期状態電圧が維持される 。次の３つの動作シーケンスは信号ＣｌｋＤｉｖの次の周期で生ずる。微位相誤 差補正モードでは、信号ＣｌｋＤｉｖは例えば２ｎＳ（ナノ秒）以下のジッタを 受けるにすぎないという効果がある。 本発明の他の特徴として、第１図の微周波数／位相制御信号ＶＣＯＣＶは比較 器９１にも供給される。信号ＶＣＯＣＶの大きさが予め設定された電圧範囲外に あれば、比較器９１は信号ＯＵＴ＿ＯＦ＿ＲＡＮＧＥを発生する。信号ＯＵＴ＿ ＯＦ＿ＲＡＮＧＥは、信号ＶＣＯＣＶがＲＣＶＣＯ５３の線形制御動作範囲外の 大きさに到達した状態を表わしている。信号ＯＵＴ＿ＯＦ＿ＲＡＮＧＥが発生さ れると、ＰＬＬ１００は前に説明したような粗周波数制御モードで動作を開始す る。第５図のフローチャート中のフローチャートパス２１４および２１５はこの ような状態を示している。 位相誤差が大きいと、第１２Ａ図の信号ＨＳｒｅｆの波頭端と第１２Ｂ図また は第１２Ｃ図信号ＣｌｋＤｉｖの波頭端との間に第７Ｂ図の信号Ｃｌｋの２クロ ック周期に等しいか、これよりも大きい時間差が生じ、信号８１ａが発生される 。信号８１ａはフリップフロップ８４をセット状態にし、該フリップフロップ８ ４は出力信号ＰＥ＿ＬＡＴを発生する。信号ＰＥ＿ＬＡＴは第１１図のオアゲー ト５１ａおよび５１ｂを経て位相検出器５１のフリップフロップ５１ｃおよび５ １ｄに供給され、そのとき発生している信号ＦＰＨ＿ＵＰあるいはＦＰＨ＿ＤＮ のパルスを終了させる、すなわち上記パルスの波尾端を生じさせる。従って、微 位相誤差補正モードでは、検出器５１が第１０図の段５４を制御するとき、第１ １図の検出器５１が信号Ｃｌｋの周波数／位相を信号Ｃｌ ｋＤｉｖの各周期中に過大に変化させるのを防止することができるという効果が ある。 大きな位相誤差を表わすＴＲＵＥレベルにある第７Ｂ図の信号８１ａはアンド ゲート９０の入力Ｃに供給される。前に説明したように、第９Ｂ図の信号ＨＳｒ ｅｆの１周期Ｈから後続する直後の１周期までの一貫した周波数誤差を表わす信 号ＣＯＮＳＩＳＴＥＮＣＹは第７Ｂ図のアンドゲート９０の第２の入力Ａに供給 される。誤差信号｜Ｎｅｒｒ｜の値が２以下のときの小さな周波数誤差を表わす 信号６０ａはアンドゲート９０の第３の入力Ｂに供給される。３個の信号８１ａ 、６０ａおよびＣＯＮＳＩＳＴＥＮＣＹがすべて発生されると、アンドゲート９ ０は信号ＣＰＨ＿ＲＳＴを発生する。信号ＣＰＨ＿ＲＳＴはＤ形フリップフロッ プ１９１のクロック入力に供給される。フリップフロップ１９１の出力信号Ｑは Ｄ形フリップフロップ９２の入力Ｄに結合されており、該Ｄ形フリップフロップ ９２は、信号ＨＳｒｅｆの波頭端が信号ＣＰＨ＿ＲＳＴの発生に後続して生ずる と、パルス信号ＲＳＴを発生する。 信号ＲＳＴは第１図の÷Ｎカウンタ５２に供給され、該カウンタ５２のフリッ プフロップ（図示せず）を、信号ＨＳｒｅｆとＣｌｋＤｉｖとの間の瞬時位相ロ ックを与えるような態様でプリセットする。従って、信号ＲＳＴは粗位相誤差補 正動作モードを設定する。第５図のフローチャート中のフローチャートパス２１ ０、２１１お よび２１２は粗位相誤差補正モードが得られる経過を示している。この動作モー ドは、例えば、ビデオテープレコーダ中で生成される第１図の信号ＨＳｒｅｆの 位相が、再生モードの垂直リトレース期間中に急激に変化したときに生ずる。粗 位相誤差補正モードは、信号ＶＣＯＣＶの信号路を側路するような態様で第１図 のＲＣＶＣＯ５３と位相検出器５１との間の信号路を経て達成される。急速位相 誤差補正すなわち粗位相誤差補正の結果として信号ＣｌｋＤｉｖの位相は信号Ｃ ｌｋの位相に大きな影響を与えることなく信号ＨＳｒｅｆの位相と揃えられる。 このようにしてＲＣＶＣＯ５３の過渡的な擾乱は除去あるいは大幅に減少される という効果がある。 大きな位相誤差を表わす第７Ｂ図の信号８１ａが発生され、安定した同期信号 ＨＳｒｅｆを表わす信号ＣＯＮＳＩＳＴＥＮＣＹが発生されないと、信号ＲＳＴ は発生されず、遊び動作モードが生ずる。第５図のフローチャート中のフローチ ャートパス２１３はこの遊びモードが得られる過程を示している。第７Ｂ図の信 号ＣＯＮＳＩＳＴＥＮＣＹが発生されないときに、遊びモードで動作させ且つ粗 位相誤差補正を阻止することにより、第１図のＰＬＬ１００中の擾乱あるいは過 渡状態が減少するという効果が得られる。このような擾乱は、例えば、信号ＨＳ ｒｅｆの遮断期間が短いときに減少する。

【手続補正書】特許法第１８４条の８ 【提出日】１９９５年３月２１日 【補正内容】 請求項１０の同期信号にロックされた発振器。 １６．上記切換えリアクティブ素子の少なくとも１個は集積回路構成技術で形成 される切換えキャパシタからなる、 請求項１０の同期信号にロックされた発振器。 １７．上記組合わせ手段は、上記１対の信号の１つに応答する反転入力端子と、 上記１対の信号の他の１つに応答する非反転入力端子とを有する差動増幅器から なる、請求項１０の同期信号にロックされた発振器。 １８．制御可能な利得を有し、逆位相にある第１および第２の信号の一部分を発 生する増幅器と、 上記第１の信号に応答する第１のＲ−Ｃ回路網であって、その出力において、 上記第１の信号に対し移相される第３の信号を発生し、スイッチ制御信号に従っ て上記第１のＲ−Ｃ回路網の位相制御素子の選択を変更する第１のスイッチング 装置に結合されている上記第１のＲ−Ｃ回路網と、 上記第２の信号に応答して、上記第２の信号に対し移相される第４の信号を発 生する第２のＲ−Ｃ回路網であって、上記第３および第４の信号は上記増幅器に 正帰還状に結合されて、上記第３および第４の各信号に対する上記第１の信号の 位相は上記増幅器の上記利得に従って制御される上記第２のＲ−Ｃ回路網と、 基準信号に応答して、上記増幅器に結合される利得制御信号を発生し、上記基 準信号のサイクルに従って上記 増幅器の上記利得を制御するための制御手段と、 から成るＲ−Ｃ発振器。 １９．上記第２のＲ−Ｃ回路網が、スイッチ制御信号に従って上記第２のＲ−Ｃ 回路網の位相制御素子の選択を変更する第２のスイッチング装置に結合されてい る、請求項１８の発振器。 ２０．上記Ｒ−Ｃ回路網の上記位相制御素子のおのおのがスイッチ・コンデンサ を含んでいる、請求項１９の発振器。 ２１．上記第３および第４の信号が差動的対称信号であり、素子の選択が上記第 １のＲ−Ｃ回路網で変化すると、上記第３および第４の信号を差動的対称に維持 するような態様で、素子の選択が上記第２のＲ−Ｃ回路網でも変化する、請求項 １９の発振器。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，Ｇ Ｂ，ＨＵ，ＪＰ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＵ，ＬＶ ，ＭＧ，ＭＮ，ＭＷ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ， ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＫ，ＵＡ，ＵＳ，ＵＺ，Ｖ Ｎ (72)発明者 キヤンベル ザ サード，エドワード リ チヤード アメリカ合衆国 ニユージヤージ州 タバ ーナクル タツカートン・ロード 356 【要約の続き】

Claims (1)

1. 【特許請求の範囲】 １．増幅器と、 上記増幅器の出力と入力との間に形成された正帰還路中に選択的に結合される 複数の切換えリアクティブ素子であって、この切換えリアクティブ素子の選択に 従って対応する周波数範囲の部分から選択された周波数を有する発振信号を発生 させる上記複数のリアクティブ素子と、 上記発振信号に応答して該発振信号と入力信号との間の周波数誤差を測定し、 上記周波数誤差が第１の値を超過すると上記切換えリアクティブ素子の選択を粗 周波数誤差補正動作モードでステップ的に変化させて、上記周波数誤差を連続的 切換えステップで順次に減少させるように、上記周波数誤差に従って上記切換え リアクティブ素子を選択するために上記切換えリアクティブ素子に関連する切換 え装置に供給される第１の切換え制御信号を発生する第１の手段と、 上記発振信号と同期信号とに応答して、上記周波数誤差が上記第１の値を超過 しないときは上記切換えリアクティブ素子の選択を変更することなく、微誤差補 正動作モードで上記周波数誤差を補正するように、上記対応する周波数範囲内で 上記発振信号の周波数を変化させるために、上記増幅器の制御入力に供給される 第２の制御信号を発生する第２の手段と、 からなる、上記入力信号にロックされた発振信号を発生する装置。 ２．上記第２の制御信号と基準レベルにある信号とに応答する比較手段が設けら れており、該比較手段は上記第１の手段に結合されていて、上記第２の制御信号 が上記発振器の予め設定された補正範囲外にあるときは上記粗周波数誤差補正動 作モードでの動作を開始させる、請求項１の入力信号にロックされた発振信号を 発生する装置。 ３．上記第２の制御信号を発生する手段は、上記周波数誤差を表わす第３の信号 を発生する周波数検出器と位相誤差を表わす第４の信号を発生する位相検出器と からなり、上記第３および第４の信号は上記増幅器の上記制御入力に選択的に供 給されて上記制御入力において上記第２の制御信号を形成し、上記周波数誤差が 上記第１の値よりも小さく且つ第２の値よりも大きいときは、上記第３の信号が 微周波数誤差補正動作モードにある上記発振器に供給され、上記周波数誤差が上 記第２の値よりも小さいときは、上記第４の信号が微位相誤差補正動作モードに ある上記発振器に供給される、請求項１の入力信号にロックされた発振信号を発 生する装置。 ４．上記第２の制御信号はアナログ信号である、請求項１の入力信号にロックさ れた発振信号を発生する装置。 ５．所定の切換えリアクティブ素子が切換えキャパシタからなる、請求項１の入 力信号にロックされた発振信号を発生する装置。 ６．上記第１の手段は、符号化信号を発生する手段と、該符号化信号をデコーデ ィングして複数の切換え制御信 号を発生するデコーダとからなり、上記切換え制御信号は上記発振信号の周波数 を各切換えステップにおいて単調に変化させるような態様で上記切換え装置に供 給される、請求項１の入力信号にロックされた発振信号を発生する装置。 ７．上記所定の切換えリアクティブ素子のインピーダンスは上記発振信号の周波 数を決定する、請求項１の入力信号にロックされた発振信号を発生する装置。 ８．発振信号を発生する制御可能な発振器と、 上記発振器の帰還路に選択的に結合される複数の切換えリアクティブ素子であ って、その選択に従って上記発振信号を制御する上記複数の切換えリアクティブ 素子と、 上記切換えリアクティブ素子に結合されていて、粗誤差補正動作モードの所定 の順次ステップで上記発振信号と同期信号との間の誤差を減少させるような態様 で、上記複数の切換えリアクティブ素子から上記帰還路に結合されるべき所定の 切換えリアクティブ素子と上記帰還路から切り離されるべき所定の切換えリアク ティブ素子とを順次に選択する手段と、 上記発振信号と上記同期信号とに応答して、これら両信号間の上記誤差を表わ す第１の信号を発生し、上記誤差が上記微誤差補正動作モードで上記切換えられ たリアクティブ素子の選択が変更されないような第１の値よりも小さいときは、 上記第１の信号をループフィルタを経て上記発振器の制御入力に供給して、上記 発振器を微誤 差補正動作モードで制御するようにする手段と、 上記ループフィルタで濾波された第１の信号と基準レベルにある信号とに応答 し且つ上記切換えリアクティブ素子選択手段に結合されていて、上記濾波された 第１の信号が上記発振器の予め設定された補正範囲外にあるときは上記粗誤差補 正動作モードでの動作を開始させる比較器と、 からなる入力信号にロックされた発振信号を発生する装置。 ９．発振信号を発生する制御可能な発振器と、 走査周波数に関連する周波数の入力信号の信号源と、 上記発振器の帰還路に結合された複数の選択可能な切換えリアクティブ素子と 、 上記発振信号と同期信号とに応答してこれら両信号間の周波数誤差を表わす第 １の信号を発生する周波数検出器と、 上記第１の信号に応答して上記発振器の制御入力に供給される濾波された第２ の信号を発生し、上記切換えリアクティブ素子の選択を変更することなく期間ル ープ態様で上記周波数誤差を補正するために、上記発振信号の周波数を微周波数 誤差補正動作モードで変化させるチャージポンプと、 周波数誤差が第１の予め設定された大きさを超過して、粗周波数誤差補正モー ドで上記切換えリアクティブ素子の選択が上記周波数誤差を減少させるような態 様で変化 するとき、上記チャージポンプを側路する信号路を経由する上記第１の信号に従 って粗周波数誤差補正モードでの動作を開始させる手段と、 上記チャージポンプの第２の信号と基準レベルにある信号とに応答し、上記切 換えリアクティブに結合されていて、上記第２の信号と上記基準レベルにある信 号との差が正規の動作範囲の値外にあるときは上記粗周波数誤差補正動作モード での動作を開始させる比較器と、 からなる入力信号にロックされた発振信号を発生する装置。 １０．第１の増幅器と、 上記第１の増幅器の出力と入力との間に形成された第１の正帰還路に選択的に 結合された第１の切換えリアクティブ素子と、 第２の増幅器と、 上記第２の増幅器の出力と入力との間に形成された第２の正帰還路中に選択的 に結合されて、上記第１および第２の正帰還路中に１対の差動的対称信号をそれ ぞれ発生させる第２の切換えリアクティブ素子と、 上記１対の差動的対称信号を組み合わせて発振信号を発生させる手段と、 上記切換えリアクティブ素子に結合されていて、上記第１の切換えリアクティ ブ素子の選択が上記第１の正帰還路中で変化すると、上記１対の信号を差動的対 称に維持するような態様で上記第２のリアクティブ素子の選択 が上記第２の正帰還路でも変化するように、周波数補正動作モードで上記同期信 号の周波数に対する上記発振信号の周波数誤差を減少させるような方向に、上記 切換えリアクティブ素子の選択を所定の切換えステップで変化させる手段と、 からなる同期信号にロックされた発振器。 １１．さらに、上記発振信号と同期信号とに応答して上記増幅器の一方の利得制 御入力に供給される利得制御信号を発生し、微誤差補正動作モードで周波数誤差 と位相誤差の一方を減少させる手段が設けられている、 請求項１０の同期信号にロックされた発振器。 １２．上記所定の切換えステップで、上記利得制御信号は、上記所定の切換えス テップで上記切換えリアクティブ素子の選択を変化させることによって与えられ る周波数変化範囲よりも大きな周波数変化範囲を上記発振信号中に生じさせるよ うな変動範囲をもっている、請求項１１の同期信号にロックされた発振器。 １３．上記利得制御信号発生手段は、微位相誤差補正動作動作モードで位相誤差 補正を行う位相検波器からなる、 請求項１１の同期信号にロックされた発振器。 １４．上記利得制御信号発生手段は、微周波数補正動作モードで周波数補正を行 う周波数検波器からなる、 請求項１１の同期信号にロックされた発振器。 １５．上記所定の切換えステップは、水平偏向周波数の倍数に等しい周波数で連 続的に生ずる、 請求項１０の同期信号にロックされた発振器。 １６．上記切換えリアクティブ素子の少なくとも１個は集積回路構成技術で形成 される切換えキャパシタからなる、 請求項１０の同期信号にロックされた発振器。 １７．上記組合わせ手段は、上記１対の信号の１つに応答する反転入力端子と、 上記１対の信号の他の１つに応答する非反転入力端子とを有する差動増幅器から なる、 請求項１０の同期信号にロックされた発振器。