JPH0851105A - 半導体装置の素子分離膜形成方法 - Google Patents

半導体装置の素子分離膜形成方法

Info

Publication number
JPH0851105A
JPH0851105A JP7134173A JP13417395A JPH0851105A JP H0851105 A JPH0851105 A JP H0851105A JP 7134173 A JP7134173 A JP 7134173A JP 13417395 A JP13417395 A JP 13417395A JP H0851105 A JPH0851105 A JP H0851105A
Authority
JP
Japan
Prior art keywords
film
forming
oxidation
buffer layer
element isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7134173A
Other languages
English (en)
Inventor
庸宇 ▼ヒュン▲
Yong-Woo Hyung
Don-Young Ku
本英 具
Byung-Hong Chung
炳洪 鄭
Yong-Oon Hwang
龍雲 黄
Hung-Mo Yang
興模 梁
Yun-Seung Sin
允承 辛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019940012153A external-priority patent/KR0123734B1/ko
Priority claimed from KR1019940027704A external-priority patent/KR0138324B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0851105A publication Critical patent/JPH0851105A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 ＳＥＰＯＸ方式を利用した素子分離膜形成方
法を提供する。 【構成】 半導体基板上にパッド酸化膜を形成する第１
工程と、パッド酸化膜上に酸化バッファー層を形成する
第２工程と、酸化バッファー層上に酸化防止膜を形成す
る第３工程と、素子分離膜が形成される領域の酸化防止
膜及び酸化バッファー層の一部を食刻することにより、
酸化バッファー層を露出させる開口部を形成する第４工
程と、結果物に熱酸化工程を施すことにより露出された
酸化バッファー層上にキャッピング酸化膜を形成する第
５工程と、キャッピング酸化膜が形成された結果物を窒
素雰囲気で高温熱処理することによりキャッピング酸化
膜と酸化バッファー層との界面に酸窒化膜を形成する第
６工程及び酸窒化膜が形成された結果物に熱酸化工程を
施すことにより素子分離膜を形成する第７工程とを含
む。 【効果】 窒素ピッティングによるウェーハの欠陥、熱
膨張係数の差による転位欠陥、ウェーハの曲がり及び上
部バーズビークの発生を減らすことができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特にサブミクロン級の大きさの半導体装置の素子
分離膜形成方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化により、半導体基
板上に形成される各素子の大きさが縮小するだけでな
く、これら素子を電気的に分離させる素子分離領域の大
きさも徐々にサブミクロン級に縮小している。
【０００３】かかる高集積半導体装置において、セミ−
リセス（semi-recess)されたフィールド酸化膜を形成す
るＬＯＣＯＳ方法を利用して素子分離膜を形成すれば、
バーズビーク(Bird ′s beak) が大いに発生して微細パ
ターンでの素子分離が殆ど不可能になる。
【０００４】一方、このようなＬＯＣＯＳ方式の問題点
を解決するために、選択的なポリシリコン酸化（Select
ive Polysilicon Oxidation; 以下ＳＥＰＯＸと称す
る）方式が提案された。
【０００５】図１Ａ及び図１Ｂは一般的なＳＥＰＯＸ方
式を説明するための断面図である。図１Ａを参照すれ
ば、半導体基板１０の上に熱酸化工程により薄いパッド
酸化膜１２を形成した後、前記パッド酸化膜１２の上に
ポリシリコン及び窒化物を順に沈積してバッファーシリ
コン膜１４及び酸化防止膜１６を順に形成する。続け
て、写真食刻工程でフィールド酸化膜が形成される領域
に積層されている前記酸化防止膜１６及びバッファーシ
リコン膜１４を部分的に食刻することにより開口部１８
を形成する。
【０００６】図１Ｂを参照すれば、熱酸化工程で露出さ
れた前記バッファーシリコン膜１４と基板１０の表面部
位を選択的に酸化させることにより素子分離膜２０を形
成する。
【０００７】前述したＳＥＰＯＸ方式によれば、素子分
離膜形成時半導体基板が受ける酸化ストレスが減少し、
バーズビークの大きさも減らすことができる。しかしな
がら、このようなＳＥＰＯＸ方式も素子が形成される活
性領域がサブミクロン級以下に大きく縮んでバーズビー
クが二箇所で発生する問題点を起こす。即ち、パッド酸
化膜１２と半導体基板１０との間に形成される下部バー
ズビーク以外に、酸化防止膜１６とバッファーシリコン
膜１４との間に上部バーズビーク（図１Ｂの参照符号
Ａ）がさらに発生する。
【０００８】下部バーズビークは活性領域の大きさを減
少させる問題点を、そして上部バーズビークは以後の製
造工程により形成される素子の信頼性を低下させる問題
点を起こす。
【０００９】前記上部バーズビークの場合、パッド酸化
膜１２を薄くしバッファーシリコン膜１４を厚くする
と、その生成を抑制しうるが、上部バーズビークの場合
は前記層の厚さを変更することでは抑制し得ない。
【００１０】また、前記上部バーズビークがひどく発生
すれば、素子分離膜２０の形成後前記酸化防止膜とバッ
ファーシリコン膜とを取り除いても、バッファーシリコ
ン膜が前記上部バーズビークと下部バーズビークとの間
に残留するようになる問題点が発生する。
【００１１】これにより、ＳＥＰＯＸ方式を適用した素
子分離膜の形成時発生する上部バーズビーク生成問題を
解決するために二つの方法が提案された。第１に、バッ
ファーシリコン膜の沈積後ＮＨ3 処理を施して前記バッ
ファーシリコン膜１４の上に生成された自然酸化膜を酸
窒化膜に転換させる方法と、第２に、酸化防止膜の沈積
後窒素（Ｎ2 ) イオン注入を施してバッファーシリコン
膜１４と酸化防止膜１６間の結合反応を活性化させる方
法である。
【００１２】しかしながら、このような方法は分離領域
の限界が 0.5μm 程度となるので６４Mb級の DRAM では
適用できない。
【００１３】したがって、酸化防止膜の沈積後、窒素雰
囲気１１５０℃の高温で熱処理工程を施す方法が提案さ
れた。
【００１４】しかし、前記の方法は次のような問題点を
有する。
【００１５】第１に、長時間の高温熱処理によりウェー
ハが曲がる曲がり（Warpage)現象が発生することにより
フォトレジストの露光時ミスアラインが発生する問題を
招来する。このようなウェーハ曲がり問題は６４Mb級 D
RAM の量産適用を不可能にする。
【００１６】第２に、高温熱処理工程時、バッファーシ
リコン膜と窒素が反応してウェーハの表面に窒素ピッテ
ィング（Pitting)による欠陥を誘発する。
【００１７】第３に、高温熱処理工程時、基板上に積層
された層の熱膨張係数の差により熱ストレスが発生する
ことにより基板に転位（dislocation)欠陥が誘発され
る。
【００１８】第４に、バッファーシリコン膜の形成後、
ある理由により工程が遅延される場合、バッファーシリ
コン膜上に自然酸化膜がある限界以上、例えば１５Å以
上の厚さに成長するようになるので上部バーズビークの
発生を抑制させなくなる。
【００１９】したがって、ウェーハの曲がりがなくても
バーズビークの大きさを縮めることができる素子分離膜
の形成方法が必要となった。
【００２０】
【発明が解決しようとする課題】本発明の目的は従来の
問題を防止したり抑制する半導体装置の素子分離膜形成
方法を提供するにある。
【００２１】
【課題を達成するための手段】前記の目的を達成するた
めの本発明の一実施例による半導体装置の素子分離膜形
成方法は、半導体基板上にパッド酸化膜を形成する第１
工程と、前記パッド酸化膜上に酸化バッファー層を形成
する第２工程と、前記酸化バッファー層上に酸化防止膜
を形成する第３工程と、素子分離膜が形成される領域の
前記酸化防止膜及び酸化バッファー層の一部を食刻する
ことにより前記酸化バッファー層を露出させる開口部を
形成する第４工程と、結果物に熱酸化工程を施すことに
より露出された前記酸化バッファー層上にキャッピング
酸化膜を形成する第５工程と、前記キャッピング酸化膜
が形成された結果物を窒素雰囲気で高温熱処理すること
により前記キャッピング酸化膜と酸化バッファー層との
界面に酸窒化膜を形成する第６工程と、前記酸窒化膜が
形成された結果物に熱酸化工程を施すことにより素子分
離膜を形成する第７工程とを含むことを特徴とする。
【００２２】本発明の望ましい実施例によれば、前記第
５ないし第７工程はイン−シーツ（in-situ)工程で行う
ことができる。また、前記第６工程時、酸窒化膜が酸化
防止膜と酸化バッファー層との界面にも形成される。
【００２３】前記キャッピング酸化膜は３００Å以下の
厚さで形成され、前記酸窒化膜は３０Å以下の厚さで形
成することが望ましい。
【００２４】前記第６工程は１１００℃以上の温度で行
うことが望ましい。
【００２５】前記の目的を達成するために本発明の他の
実施例による半導体装置の素子分離膜形成方法は、半導
体基板上にパッド酸化膜を形成する第１工程と、前記パ
ッド酸化膜上に酸化バッファー層を形成する第２工程
と、前記酸化バッファー層上に第１酸化防止膜を形成す
る第３工程と、結果物を熱処理する第４工程と、前記第
１酸化防止膜上に第２酸化防止膜を形成する第５工程
と、素子分離膜が形成される領域の前記第１及び第２酸
化防止膜を食刻して開口部を形成する第６工程と、結果
物を熱酸化することにより素子分離膜を形成する第７工
程とを含むことを特徴とする。
【００２６】前記パッド酸化膜は１１０Å〜５００Åの
厚さに形成され、前記酸化バッファー層は５００Å〜２
０００Åの厚さに形成されることが望ましい。
【００２７】前記第２工程以後に、窒素ガスを利用して
前記酸化バッファー層上に形成されている自然酸化膜を
窒化させる工程を追加することが望ましい。この際、前
記窒素ガスとしてＮＨx を使用する。
【００２８】前記酸化バッファー層は多結晶シリコンで
形成されることが望ましい。
【００２９】前記第１及び第２酸化防止膜は窒化シリコ
ンで形成されることが望ましい。
【００３０】前記第１酸化防止膜は１００Å〜５００Å
の厚さに形成され、前記第１酸化防止膜と前記第２酸化
防止膜とを合わせた厚さは１０００Å〜３０００Åであ
ることが望ましい。さらに望ましくには、前記第１酸化
防止膜は約２００Å程度の厚さに形成される。
【００３１】前記第４工程は窒素雰囲気で行われること
が望ましい。
【００３２】前記第４工程は１０５０℃〜１１５０℃で
行われ、１〜４時間行われることが望ましい。
【００３３】前記第４工程は約１１５０℃で約８時間行
われることが望ましい。
【００３４】
【作用】したがって、本発明の一実施例による素子分離
膜の形成方法によれば、窒素ピッティングによる欠陥が
なくてもウェーハの曲がり、基板の転位欠陥及び上部バ
ーズビークの発生が少ない素子分離膜を形成することが
できる。また、本発明の他の実施例による半導体装置の
素子分離膜の形成方法によれば、ウェーハの曲がりを防
止することができ、上部バーズビークの発生を減らす。
【００３５】
【実施例】以下、添付した図面に基づき本発明を詳細に
説明する。
【００３６】図２Ａ及び図２Ｃは本発明の一実施例によ
る素子分離膜の形成方法を説明するために示した断面図
である。
【００３７】図２Ａはキャッピング酸化膜４０を形成す
る工程を示す。これは熱酸化工程で半導体基板３０の上
にパッド酸化膜３２を形成する第１工程と、前記パッド
酸化膜３２の上に酸化バッファー層３４を形成する第２
工程と、前記酸化バッファー層３４の上に酸化防止膜３
６を形成する第３工程と、写真食刻工程で前記酸化防止
膜３６及び酸化バッファー層３４の所定の部位を取り除
くことにより前記酸化バッファー層３４を露出させる開
口部３８を形成する第４工程及び前記開口部３８が形成
された結果物に熱酸化工程を施すことにより前記露出さ
れた酸化バッファー層３４の上にキャッピング酸化膜４
０を形成する第５工程に進行される。
【００３８】この際、前記酸化バッファー層３４は、例
えば多結晶シリコンを沈積して形成する。これは後続く
素子分離膜の形成工程時発生する嵩膨張によるストレス
を緩和させる役割をする。
【００３９】前記酸化防止膜３６は、例えばシリコン窒
化物を沈積して形成する。これはバーズビークを最小化
しストレスを誘発させない程度の厚さに形成されること
が望ましい。
【００４０】前記キャッピング酸化膜４０は、例えば３
００Å以下の厚さに形成する。これは、後続く窒素雰囲
気の高温熱処理工程時、シリコンと窒素が反応してウェ
ーハの表面に窒素ピッティングによる欠陥が発生するこ
とを防止する役割をする。
【００４１】図２Ｂは酸窒化膜４２を形成する工程を示
す。これは前記キャッピング酸化膜４０が形成された結
果物を窒素雰囲気で、例えば１１００℃以上の温度で高
温熱処理する工程に進行される。
【００４２】前記高温熱処理工程により、キャッピング
酸化膜４０と酸化バッファー層３４との界面及び前記酸
化防止膜３６と酸化バッファー層３４との界面に酸窒化
膜４２が３０Å以下の厚さに形成される。
【００４３】通常的に、前記酸化バッファー層３４は空
気中に露出されれば、その上に１０Å〜１００Åの厚さ
の自然酸化膜が成長するようになる。このような自然酸
化膜では多結晶シリコン膜やシリコン窒化膜でより酸素
の拡散速度が速いので、自然酸化膜の存在が上部バーズ
ビークの大きさを増加させる要因となる。
【００４４】窒素雰囲気で１１００℃以上の高温熱処理
工程を施すと、酸化バッファー層３４の上に存する自然
酸化膜が窒化されて、酸化バッファー層３４と酸化防止
膜３６との界面に酸窒化膜を形成させるが、このような
酸窒化膜では酸素の拡散速度がシリコン窒化膜での拡散
速度と類似である。したがって、酸素の拡散速度が減る
ことにより、酸化防止膜３６と酸化バッファー層３４と
の界面に酸素が側面拡散されることが防止されて上部バ
ーズビークの生成を抑制することができる。
【００４５】また、前記酸化防止膜３６をパタニングし
た後前記高温熱処理工程を施すので、島の形態で存する
酸化防止膜３６により高温熱処理によるストレスが分散
及び減少する。したがって、ウェーハの曲がり現象及び
転位欠陥の発生が防止される。
【００４６】図２Ｃは酸窒化膜４２が形成された結果物
に、熱酸化工程を施すことにより素子分離膜４４を形成
する工程を示す。前記酸窒化膜４２により酸化防止膜３
６と酸化バッファー層３４との界面に上部バーズビーク
Ｂの生成が殆ど抑制されたことが分る。
【００４７】本実施例において、前記キャッピング酸化
膜４０、酸窒化膜４２及び素子分離膜４４をイン−シー
ツ（in-situ)工程で形成しうる。
【００４８】図３は酸化防止膜の形成後高温熱処理する
工程を施す従来の方法により形成された素子分離膜を示
すＳＥＭ（Scanning Electron Microscopy) 写真のコピ
ーであって、６４Mb DRAM に適用した結果を示してい
る。図３に示されたように、従来の方法による分離領域
の限界ピーチは 0.42 μm となって２５６Mb級 DRAM に
適用できないということが分る。
【００４９】図４Ａ及び図４Ｂは本発明の一実施例によ
り形成された素子分離膜を示すＳＥＭ写真のコピーであ
って、図４Ａは６４Mb DRAM に適用した結果であり、図
４Ｂは２５６Mb DRAM に適用した結果である。図４Ａ及
び図４Ｂに示されたように、６４Mb DRAM に適用した本
発明の分離領域は限界ピーチが 0.4μm であり、２５６
Mb DRAM に適用した分離領域の限界ピーチは 0.27 μm
となることが分る。
【００５０】したがって、本発明の一実施例により素子
分離膜を形成するようになると、２５６Mb級の DRAM ま
で素子分離が可能である。
【００５１】以上、前述したように本発明の一実施例に
よれば、第１に、酸化バッファー層上にキャッピング酸
化膜を形成することにより、窒素雰囲気の高温熱処理時
ウェーハの表面に窒素ビッティングによる欠陥が発生す
ることを防止する。
【００５２】第２に、酸化防止膜と酸化バッファー層を
パタニングした後キャッピング酸化膜と酸化バッファー
層との界面に酸窒化膜を成長させることにより、素子分
離膜を形成するための酸化工程時、酸素が酸化バッファ
ー層と酸化防止膜との間に側面拡散されることを防止し
て上部バーズビークの発生を抑制する。
【００５３】第３に、窒素雰囲気の高温熱処理は酸化防
止膜をパタニングした後施されるので、島の形態で存す
る酸化防止膜により高温熱処理によるストレスが分散及
び減少する。したがって、ウェーハの曲がり現象及び転
位欠陥の発生を防止しうるので、６４Mb DRAM の量産を
容易にする。
【００５４】図５Ａないし図６Ｅは本発明の他の実施例
による素子分離膜の形成方法を説明するための断面図で
ある。
【００５５】まず、図５Ａは半導体基板５０の上にパッ
ド酸化膜５２及び酸化バッファー層５４を形成する工程
を示す。これは半導体基板５０の上にパッド酸化膜５２
を形成する第１工程及び前記パッド酸化膜上に酸化バッ
ファー層５４を形成する第２工程に進行される。
【００５６】前記パッド酸化膜５２及び酸化バッファー
層５４は素子分離膜の形成時基板のストレスを緩和させ
ることができ、食刻阻止層としての役割を遂行するに十
分な程度の厚さを有するように形成する。本発明におい
ては、前記パッド酸化膜５２は、例えば、通常の熱酸化
方式で１１０Å〜５００Å程度の厚さ、特に２４０Å程
度の厚さで形成し前記酸化バッファー層５４は約５００
Å〜２０００Å程度の厚さに形成する。
【００５７】前記酸化バッファー層５４は半導体基板を
構成する物質と類似な性質を有する物質、例えば不純物
がドープされた多結晶シリコンまたは不純物がドープさ
れない多結晶シリコンを、例えば低圧化学気相蒸着（Lo
w Pressure Chemical VaporDeposition; 以下“ＬＰＣ
ＶＤ”とする）方式で蒸着して形成する。これは、以後
に進行される素子分離膜の形成のための熱酸化工程時、
嵩膨張によるストレスを緩和させる役割をする。
【００５８】前記酸化バッファー層５４が空気中に露出
されれば、多結晶シリコンを構成しているシリコン粒子
と空気中の酸素粒子が結合して、その表面に約１０Å〜
１００Å程度の厚さの自然酸化膜（図示せず）が成長す
る。このような自然酸化膜では多結晶シリコン層または
シリコン窒化膜より酸化剤（酸素）の拡散速度が速いの
で、前記自然酸化膜の存在は上部バーズビークの大きさ
を増加させる要因となる。
【００５９】したがって、望ましくは前記酸化バッファ
ー層５４が形成されている半導体基板を窒化膜蒸着チャ
ンバ内に入れた後、窒素（ＮＨx ）ガス雰囲気で約８５
０℃の温度でその表面を熱処理することにより、前記自
然酸化膜を SiON 構造のシリコン窒化膜に転換させる工
程を前記第２工程後に進行する。前記シリコン窒化膜で
は自然酸化膜でより酸化剤の拡散速度が抑制されて上部
バーズビークの生成が抑制できる。
【００６０】図５Ｂは第１酸化防止膜５６の形成及び高
温熱処理工程を示す。これは前記酸化バッファー層５４
の上に、例えばＬＰＣＶＤ方式を利用してシリコン窒化
膜を蒸着することにより第１酸化防止膜５６を形成する
第１工程及び結果物を高温熱処理する第２工程に進行さ
れる。
【００６１】この際、前記第１酸化防止膜５６は膜質間
の熱膨張（後続いて進行される高温熱処理時発生）の差
によるストレスを最小化してウェーハの曲がりを防止し
うる程度の厚さに形成すべきたが、望ましくは１００Å
〜５００Å程度であり、さらに望ましくは約２００Å程
度の厚さである。
【００６２】前記第２工程は、第１酸化防止膜５６が形
成されている結果物を窒素雰囲気で１１５０℃程度の高
温で約８時間程度熱処理することに進行される。このよ
うに熱処理すれば、前記第１酸化防止膜４０と酸化バッ
ファー層３０との界面が安定化し、酸化バッファー層を
構成する多結晶シリコンのグレインの大きさが増加する
ことにより、後続く酸化工程時前記グレインの境界に沿
って先に酸化される現象がなくなるので上部バーズビー
クの生成を根本的に抑制しうる。
【００６３】第１酸化防止膜５６の形成後に窒素雰囲気
で基板を熱処理する工程は、約１０５０℃〜１１５０℃
の温度でも施すことができるが、特に１１５０℃に限定
されない。前述した実施例では１１５０℃で８時間の熱
処理で顕著な上部バーズビークの抑制を示しているが、
１０５０℃〜１１５０℃で１〜４時間程度の熱処理工程
でも上部バーズビークの減少による不良除去効果が顕著
に現れる。
【００６４】ＣＭＯＳを製造するために形成されるＮ型
またはＰ型のウェルは、半導体基板にＮ型またはＰ型不
純物イオンを注入した後、ドライブイン（熱処理工程）
工程によりこれらを半導体基板内に拡散させることによ
り形成される。この際、ドライブイン工程というのは半
導体基板を高温の熱で長時間処理することを意味する。
【００６５】第１酸化防止膜５６を形成した後高温熱処
理する前記の工程は、前述したドライブイン工程の工程
条件とほぼ同一なので、ウェルの形成のためのドライブ
イン工程としても共に利用しうる。したがって、別途の
ドライブイン工程なしにウェルの形成が可能である。
【００６６】図５Ｃは第２酸化防止膜５８及び開口部５
９を形成する工程を示す。これは高温熱処理された結果
物上に前記第１酸化防止膜５６を構成する物質と同一な
物質、例えばシリコン窒化膜を、例えば１３００Å程度
の厚さに塗布して第２酸化防止膜５８を形成する第１工
程及び素子分離領域の前記第１及び第２酸化防止膜を取
り除いて酸化バッファー層５４を部分的に露出させる開
口部５９を形成する第２工程に進行される。
【００６７】この際、前記第１酸化防止膜５６及び第２
酸化防止膜５８を合わせた厚さは前記酸化防止膜が酸化
防止及び食刻素子層としての役割を十分に行える程度の
厚さ、即ち、１０００Å〜３０００Å程度であることが
望ましい。このうち、前記第１酸化防止膜５６は既に前
述したように、高温熱処理時膜質間のストレスによりウ
ェーハの曲がり現象が生じない程度の厚さに形成される
ことが望ましい。また、前記開口部５９はフォートレジ
ストパターンを食刻マスクとして使用した反応性イオン
食刻方法により形成される。
【００６８】図６Ｄは素子分離膜６２を形成する工程を
示す。これは通常の熱酸化方法により前記開口部により
露出された酸化バッファー層５４及び前記開口部部位の
半導体基板５０の表面を部分的に酸化する工程に進行さ
れる。この際、前記素子分離膜６２は約４０００Å程度
の厚さに形成されることが望ましい。
【００６９】前記６Ｄにおいて、図面符号６０は第１酸
化防止膜及び第２酸化防止膜を合わせて示したのであ
る。
【００７０】図６Ｅは第１及び第２酸化防止膜及び酸化
バッファー層を取り除く工程を示す。これは通常の方法
で半導体基板上に積層されている第１及び第２酸化防止
膜及び酸化されない酸化バッファー層を取り除く工程に
進行される。
【００７１】この際、素子間の電気的な分離をさらに強
化させるチャネルストップ層の形成のためのイオン注入
は開口部を形成した後（図５Ｃ参照）施すことができ、
素子分離膜を形成した後（図６Ｄ参照）施すこともでき
る。
【００７２】本発明の他の実施例による素子分離膜の形
成方法によれば、第１に、第１酸化防止膜の形成後に施
す高温熱処理工程により、酸化バッファー層と酸化防止
膜との界面が安定し酸化バッファー層を構成する多結晶
シリコンのグレインサイズが増加することにより、素子
分離膜の形成のための酸化工程時前記グレイン境界に沿
って先に酸化される現象がなくなって上部バーズビーク
の大きさが顕著に減る。
【００７３】第２に、高温熱処理時発生する膜質間の熱
膨張の差によるウェーハの曲がりを第１酸化防止膜を薄
くすることにより最小化した。これにより、後続く写真
工程時発生するアライン不良を防止することができる。
【００７４】本発明は前記の実施例にのみ限定されず、
多くの変形が本発明の属した技術的な思想内で通常の知
識を持つ者により可能なことは明白である。
【００７５】
【発明の効果】したがって、請求項１乃至請求項１７の
本発明による素子分離膜の形成方法によれば、窒素ピッ
ティングによるウェーハの欠陥、熱膨張係数の差による
基板の転位欠陥、ウェーハの曲がり及び上部バーズビー
クの発生を減らすことができる。
【図面の簡単な説明】
【図１】ＡおよびＢは一般的なＳＥＰＯＸ方式を説明す
るための断面図である。
【図２】ＡないしＣは本発明の一実施例による素子分離
膜の形成方法を説明するための断面図である。
【図３】酸化防止膜の形成後高温熱処理する熱処理工程
を施す従来の方法により形成された素子分離膜を示す図
である。
【図４】Ａ及びＢは本発明の一実施例により形成された
素子分離膜を示す図である。
【図５】ＡないしＣは本発明の他の実施例による素子分
離膜の形成方法を説明するための断面図である。
【図６】Ｄ，Ｅは本発明の他の実施例による素子分離膜
の形成方法を説明するための断面図である。
【符号の説明】
３０…半導体基板、 ３２…パッド酸化膜、 ３４…酸化バッファー層、 ３６…酸化防止膜、 ３８…開口部、 ４０…キャッピング酸化膜、 ４２…酸窒化膜、 ４４…素子分離膜、 ５０…半導体基板、 ５２…パッド酸化膜、 ５４…酸化バッファー層、 ５６…第１酸化防止膜、 ５８…第２酸化防止膜、 ５９…開口部、 ６０…第１，２酸化防止膜、 ６２…素子分離膜。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年６月９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】酸化防止膜の形成後高温熱処理する熱処理工程
を施す従来の方法により形成された素子分離膜を示す電
子顕微鏡写真である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】ＡおよびＢは、本発明の一実施例により形成さ
れた素子分離膜を示す電子顕微鏡写真である。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黄 龍雲 大韓民国ソウル特別市麻浦區阿▼ユン▲３ 洞639−３番地 13／１ (72)発明者 梁 興模 大韓民国京畿道水原市八達區梅灘３洞810 −３番地 三星１次アパート３棟1205號 (72)発明者 辛 允承 大韓民国ソウル特別市江南區逸院洞615− １番地 韓信アパート103棟1005號

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上にパッド酸化膜を形成する
    第１工程と、 前記パッド酸化膜上に酸化バッファー層を形成する第２
    工程と、 前記酸化バッファー層上に酸化防止膜を形成する第３工
    程と、 素子分離膜が形成される領域の前記酸化防止膜及び酸化
    バッファー層の一部を食刻することにより前記酸化バッ
    ファー層を露出させる開口部を形成する第４工程と、 結果物に熱酸化工程を施すことにより露出された前記酸
    化バッファー層上にキャッピング酸化膜を形成する第５
    工程と、 前記キャッピング酸化膜が形成された結果物を窒素雰囲
    気で高温熱処理することにより前記キャッピング酸化膜
    と酸化バッファー層との界面に酸窒化膜を形成する第６
    工程と、 前記酸窒化膜が形成された結果物に熱酸化工程を施すこ
    とにより素子分離膜を形成する第７工程とを含むことを
    特徴とする半導体装置の素子分離膜形成方法。
  2. 【請求項２】 前記第５ないし第７工程をイン−シーツ
    （in-situ)工程で行うことを特徴とする請求項１記載の
    半導体装置の素子分離膜形成方法。
  3. 【請求項３】 前記第６工程時、酸窒化膜が前記酸化防
    止膜と酸化バッファー層との界面にも形成されることを
    特徴とする請求項１記載の半導体装置の素子分離膜形成
    方法。
  4. 【請求項４】 前記キャッピング酸化膜は３００Å以下
    の厚さに形成されることを特徴とする請求項１記載の半
    導体装置の素子分離膜形成方法。
  5. 【請求項５】 前記酸窒化膜は３０Å以下の厚さに形成
    されることを特徴とする請求項１記載の半導体装置の素
    子分離膜形成方法。
  6. 【請求項６】 前記第６工程は１１００℃以上の温度で
    進行されることを特徴とする請求項１記載の半導体装置
    の素子分離膜形成方法。
  7. 【請求項７】 半導体基板上にパッド酸化膜を形成する
    第１工程と、 前記パッド酸化膜上に酸化バッファー層を形成する第２
    工程と、 前記酸化バッファー層上に第１酸化防止膜を形成する第
    ３工程と、 結果物を熱処理する第４工程と、 前記第１酸化防止膜上に第２酸化防止膜を形成する第５
    工程と、 素子分離膜が形成される領域の前記第１及び第２酸化防
    止膜を食刻して開口部を形成する第６工程と、 結果物を熱酸化することにより素子分離膜を形成する第
    ７工程とを含むことを特徴とする半導体装置の素子分離
    膜形成方法。
  8. 【請求項８】 前記パッド酸化膜は１１０Å〜５００Å
    の厚さに形成され、前記酸化バッファー層は５００Å〜
    ２０００Åの厚さに形成されることを特徴とする請求項
    ７記載の半導体装置の素子分離膜形成方法。
  9. 【請求項９】 前記第２工程以後に、窒素ガスを利用し
    て前記酸化バッファー層上に形成されている自然酸化膜
    を窒化させる工程を追加することを特徴とする請求項７
    記載の半導体装置の素子分離膜形成方法。
  10. 【請求項１０】 前記窒化工程はＮＨx ガスを使用し
    て、８５０℃の温度で進行されることを特徴とする請求
    項９記載の半導体装置の素子分離膜形成方法。
  11. 【請求項１１】 前記酸化バッファー層は多結晶シリコ
    ンで形成されることを特徴とする請求項７記載の半導体
    装置の素子分離膜形成方法。
  12. 【請求項１２】 前記第１及び第２酸化防止膜は窒化シ
    リコンで形成されることを特徴とする請求項７記載の半
    導体装置の素子分離膜形成方法。
  13. 【請求項１３】 前記第１酸化防止膜は１００Å〜５０
    ０Åの厚さに形成され、前記第１酸化防止膜と前記第２
    酸化防止膜とを合わせた厚さは１０００Å〜３０００Å
    であることを特徴とする請求項７記載の半導体装置の素
    子分離膜形成方法。
  14. 【請求項１４】 前記第１酸化防止膜は約２００Å程度
    の厚さに形成されることを特徴とする請求項１３記載の
    半導体装置の素子分離膜形成方法。
  15. 【請求項１５】 前記第４工程は窒素雰囲気で行われる
    ことを特徴とする請求項７記載の半導体装置の素子分離
    膜形成方法。
  16. 【請求項１６】 前記第４工程は１０５０℃〜１１５０
    ℃で行われ、１〜４時間行われることを特徴とする請求
    項７記載の半導体装置の素子分離膜形成方法。
  17. 【請求項１７】 前記第４工程は１１５０℃で約８時間
    行われることを特徴とする請求項１６記載の半導体装置
    の素子分離膜形成方法。
JP7134173A 1994-05-31 1995-05-31 半導体装置の素子分離膜形成方法 Pending JPH0851105A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019940012153A KR0123734B1 (ko) 1994-05-31 1994-05-31 질소분위기 고온 열처리에 의한 분리영역 형성방법
KR94P27704 1994-10-27
KR1019940027704A KR0138324B1 (ko) 1994-10-27 1994-10-27 소자분리막 형성방법
KR94P12153 1994-10-27

Publications (1)

Publication Number Publication Date
JPH0851105A true JPH0851105A (ja) 1996-02-20

Family

ID=26630404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7134173A Pending JPH0851105A (ja) 1994-05-31 1995-05-31 半導体装置の素子分離膜形成方法

Country Status (2)

Country Link
US (1) US5523255A (ja)
JP (1) JPH0851105A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101444765B1 (ko) * 2011-09-27 2014-09-26 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0176155B1 (ko) * 1995-06-22 1999-04-15 김광호 반도체 장치의 소자분리 방법
US5747357A (en) * 1995-09-27 1998-05-05 Mosel Vitelic, Inc. Modified poly-buffered isolation
US5994203A (en) * 1996-02-28 1999-11-30 Micron Technology, Inc. Process for stress reduction in silicon during field isolation
KR100522325B1 (ko) * 1998-06-22 2006-05-09 삼성전자주식회사 반도체 소자의 커패시터 제조 방법
US6194288B1 (en) 1999-01-04 2001-02-27 Taiwan Semiconductor Manufacturing Company Implant N2 into a pad oxide film to mask the active region and grow field oxide without Si3N4 film
US6130146A (en) * 1999-07-26 2000-10-10 Vanguard International Semiconductor Corporation In-situ nitride and oxynitride deposition process in the same chamber
US6287962B1 (en) 2000-11-30 2001-09-11 Taiwan Semiconductor Manufacturing Company Method for making a novel graded silicon nitride/silicon oxide (SNO) hard mask for improved deep sub-micrometer semiconductor processing
KR100855960B1 (ko) * 2005-09-20 2008-09-02 삼성전자주식회사 기판 스트레스를 억제할 수 있는 ｃｍｏｓ 이미지 소자 및그 제조방법
CN113838796B (zh) * 2021-11-26 2022-03-04 广州粤芯半导体技术有限公司 局部氧化物层的制备方法、半导体器件的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63144542A (ja) * 1986-12-09 1988-06-16 Nec Corp 半導体装置及びその製造方法
US5260229A (en) * 1991-08-30 1993-11-09 Sgs-Thomson Microelectronics, Inc. Method of forming isolated regions of oxide
KR960011861B1 (ko) * 1993-06-10 1996-09-03 삼성전자 주식회사 반도체장치의 소자 분리 방법
KR970003893B1 (ko) * 1993-10-25 1997-03-22 삼성전자 주식회사 반도체 장치의 소자 분리 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101444765B1 (ko) * 2011-09-27 2014-09-26 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US10049870B2 (en) 2011-09-27 2018-08-14 Kokusai Electric Corporation Method of manufacturing semiconductor device including silicon nitride layer for inhibiting excessive oxidation of polysilicon film

Also Published As

Publication number Publication date
US5523255A (en) 1996-06-04

Similar Documents

Publication Publication Date Title
US6162741A (en) Semiconductor device and manufacturing method therefor
JP3521963B2 (ja) 半導体装置の分離方法
US6642112B1 (en) Non-oxidizing spacer densification method for manufacturing semiconductor devices
JP4255836B2 (ja) 改善されたトランジスタ性能に対する複合スペーサライナー
JPH0851105A (ja) 半導体装置の素子分離膜形成方法
JPH098023A (ja) 半導体素子の分離方法
JP2000332099A (ja) 半導体装置およびその製造方法
US5943599A (en) Method of fabricating a passivation layer for integrated circuits
JP2002222941A (ja) Ｍｉｓ型半導体装置及びその製造方法
JP3171810B2 (ja) 素子分離酸化膜の製造方法
JPH1174265A (ja) 絶縁構造体の形成方法及び半導体構造
JPH1070117A (ja) フィールド酸化膜形成方法
JPH0897202A (ja) 半導体装置の製造方法
KR0138324B1 (ko) 소자분리막 형성방법
JP2003282874A (ja) 半導体装置の製造方法
US6893980B1 (en) Semiconductor device and manufacturing method therefor
US6204547B1 (en) Modified poly-buffered isolation
JP3206527B2 (ja) 半導体装置の製造方法
JP2788889B2 (ja) 半導体装置における分離形成方法
US6197662B1 (en) Semiconductor processing method of forming field isolation oxide using a polybuffered mask which includes a base nitride layer on the substrate, and other semiconductor processing methods
JP3189896B2 (ja) 半導体装置の製造方法
JP2001015754A (ja) 半導体素子の電導性ライン形成方法
US7151048B1 (en) Poly/silicide stack and method of forming the same
US7268029B2 (en) Method of fabricating CMOS transistor that prevents gate thinning
KR0123734B1 (ko) 질소분위기 고온 열처리에 의한 분리영역 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050830