JPH0851157A - アンチヒューズおよびアンチヒューズの製造方法 - Google Patents
アンチヒューズおよびアンチヒューズの製造方法Info
- Publication number
- JPH0851157A JPH0851157A JP18588694A JP18588694A JPH0851157A JP H0851157 A JPH0851157 A JP H0851157A JP 18588694 A JP18588694 A JP 18588694A JP 18588694 A JP18588694 A JP 18588694A JP H0851157 A JPH0851157 A JP H0851157A
- Authority
- JP
- Japan
- Prior art keywords
- antifuse
- metal wiring
- wiring layer
- layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010410 layer Substances 0.000 claims abstract description 113
- 239000011229 interlayer Substances 0.000 claims abstract description 34
- 239000012212 insulator Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims description 73
- 239000002184 metal Substances 0.000 claims description 73
- 239000004020 conductor Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052721 tungsten Inorganic materials 0.000 abstract description 7
- 239000010937 tungsten Substances 0.000 abstract description 7
- 239000006185 dispersion Substances 0.000 abstract 2
- 229910000838 Al alloy Inorganic materials 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 アンチヒューズ層に用いられている絶縁体の
堆積膜厚のばらつきを低減し、絶縁破壊電圧のばらつき
の少ない、良好なプログラミング特性を得る。 【構成】 タングステンからなる下部電極２６は、第１
の金属配線層２２上にあり、その最下部で第１金属配線
層２２に接している。下部電極２６の縦方向，横方向の
幅は、第１金属配線層幅以下であり、下部電極２６の厚
さは、第１金属配線層２２上の層間絶縁膜２５膜厚の８
０％程度である。また、下部電極の側壁部は層間絶縁膜
２５に覆われている。下部電極の最上部はアンチヒュー
ズ層２３と接している部分を除いて層間絶縁膜２５に覆
われている。アンチヒューズ層２３は、下部電極２６と
第２金属配線層２４との間にある。
堆積膜厚のばらつきを低減し、絶縁破壊電圧のばらつき
の少ない、良好なプログラミング特性を得る。 【構成】 タングステンからなる下部電極２６は、第１
の金属配線層２２上にあり、その最下部で第１金属配線
層２２に接している。下部電極２６の縦方向，横方向の
幅は、第１金属配線層幅以下であり、下部電極２６の厚
さは、第１金属配線層２２上の層間絶縁膜２５膜厚の８
０％程度である。また、下部電極の側壁部は層間絶縁膜
２５に覆われている。下部電極の最上部はアンチヒュー
ズ層２３と接している部分を除いて層間絶縁膜２５に覆
われている。アンチヒューズ層２３は、下部電極２６と
第２金属配線層２４との間にある。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路におけ
る、アンチヒューズおよびアンチヒューズの製造方法に
関するものである。
る、アンチヒューズおよびアンチヒューズの製造方法に
関するものである。
【０００２】
【従来の技術】近年、ゲートアレイのプロトタイプやそ
の代替品として、手元で論理をプログラミングできるＦ
ＰＧＡ（Field-Programmable Gate Array）が利用され
ている。ＦＰＧＡ（Field-Programmable Gate Array）
の主たるプログラミング方式はメモリー方式とアンチヒ
ューズ方式の２種類があり、ＦＰＧＡの高速化、高集積
化の観点からアンチヒューズ方式が有望視されている。
さらに、ＦＰＧＡの高速化、高集積化のためアンチヒュ
ーズ素子は、多結晶シリコンとシリコン基板に挟まれた
構造に換わるものとして金属配線間に挟まれた構造が開
発されている。アンチヒューズ素子は、通常は閉回路ま
たは高抵抗状態であり、電気的なプログラミング信号に
より低抵抗状態に変化する。
の代替品として、手元で論理をプログラミングできるＦ
ＰＧＡ（Field-Programmable Gate Array）が利用され
ている。ＦＰＧＡ（Field-Programmable Gate Array）
の主たるプログラミング方式はメモリー方式とアンチヒ
ューズ方式の２種類があり、ＦＰＧＡの高速化、高集積
化の観点からアンチヒューズ方式が有望視されている。
さらに、ＦＰＧＡの高速化、高集積化のためアンチヒュ
ーズ素子は、多結晶シリコンとシリコン基板に挟まれた
構造に換わるものとして金属配線間に挟まれた構造が開
発されている。アンチヒューズ素子は、通常は閉回路ま
たは高抵抗状態であり、電気的なプログラミング信号に
より低抵抗状態に変化する。
【０００３】以下図面を参照しながら、従来のアンチヒ
ューズの一例について説明する。図３は従来のアンチヒ
ューズを示した断面構造図である。図３において、１は
絶縁基板である。２はアルミニウム合金からなる第１の
金属配線層である。３は絶縁体からなるアンチヒューズ
層である。４はアルミニウム合金からなる第２の金属配
線層である。５は第１の金属配線層２と第２の金属配線
層４を電気的に絶縁する層間絶縁膜である。
ューズの一例について説明する。図３は従来のアンチヒ
ューズを示した断面構造図である。図３において、１は
絶縁基板である。２はアルミニウム合金からなる第１の
金属配線層である。３は絶縁体からなるアンチヒューズ
層である。４はアルミニウム合金からなる第２の金属配
線層である。５は第１の金属配線層２と第２の金属配線
層４を電気的に絶縁する層間絶縁膜である。
【０００４】以上のような構成のアンチヒューズについ
て、以下にその動作について説明する。
て、以下にその動作について説明する。
【０００５】アンチヒューズは通常、アンチヒューズ層
３を介して、第１の金属配線層２と第２の金属配線層４
の間を絶縁しており、第１の金属配線層２と第２の金属
配線層４は閉回路となっている。
３を介して、第１の金属配線層２と第２の金属配線層４
の間を絶縁しており、第１の金属配線層２と第２の金属
配線層４は閉回路となっている。
【０００６】ここで、アンチヒューズ層３により電気的
に絶縁されている第１の金属配線層２と第２の金属配線
層４からなる回路を形成する場合、まず、第１の金属配
線層２と第２の金属配線層４に電気的なプログラミング
信号を外部より提供する。外部より提供されたプログラ
ミング信号により、アンチヒューズ層３を介して第１の
金属配線層２と第２の金属配線層４の間に電圧が印加さ
れる。第１の金属配線層２と第２の金属配線層４の間に
印加されている電圧の臨界値がアンチヒューズ層３を介
して確立されると、アンチヒューズ層３は絶縁破壊を起
こす。その結果、第１の金属配線層２と第２の金属配線
層４間が低抵抗状態となり、第１の金属配線層２と第２
の金属配線層４からなる新たな回路が形成される。
に絶縁されている第１の金属配線層２と第２の金属配線
層４からなる回路を形成する場合、まず、第１の金属配
線層２と第２の金属配線層４に電気的なプログラミング
信号を外部より提供する。外部より提供されたプログラ
ミング信号により、アンチヒューズ層３を介して第１の
金属配線層２と第２の金属配線層４の間に電圧が印加さ
れる。第１の金属配線層２と第２の金属配線層４の間に
印加されている電圧の臨界値がアンチヒューズ層３を介
して確立されると、アンチヒューズ層３は絶縁破壊を起
こす。その結果、第１の金属配線層２と第２の金属配線
層４間が低抵抗状態となり、第１の金属配線層２と第２
の金属配線層４からなる新たな回路が形成される。
【０００７】以下に図３に示した従来のアンチヒューズ
の形成方法を説明する。図４（ａ）〜（ｅ）は従来のア
ンチヒューズの製造工程を示す工程断面図である。
の形成方法を説明する。図４（ａ）〜（ｅ）は従来のア
ンチヒューズの製造工程を示す工程断面図である。
【０００８】図４において、１１は絶縁基板、１２はア
ルミニウム合金からなる第１の金属配線層、１３はアン
チヒューズを形成する部位、１４は絶縁体からなるアン
チヒューズ層、１５はアルミニウム合金からなる第２の
金属配線層、１６は第１の金属配線層１２と第２の金属
配線層１５を電気的に絶縁する層間絶縁膜である。
ルミニウム合金からなる第１の金属配線層、１３はアン
チヒューズを形成する部位、１４は絶縁体からなるアン
チヒューズ層、１５はアルミニウム合金からなる第２の
金属配線層、１６は第１の金属配線層１２と第２の金属
配線層１５を電気的に絶縁する層間絶縁膜である。
【０００９】まず、絶縁基板１１上にアルミニウム合金
をスパッタリング法により堆積する。続いて、堆積され
た前記アルミニウム合金をマスキングしかつエッチング
して、アルミニウム合金からなる第１の金属配線層１２
を形成する（図４（ａ））。
をスパッタリング法により堆積する。続いて、堆積され
た前記アルミニウム合金をマスキングしかつエッチング
して、アルミニウム合金からなる第１の金属配線層１２
を形成する（図４（ａ））。
【００１０】次に、第１の金属配線層１２上に層間絶縁
膜１６を堆積し、かつ第１の金属配線層１２上の平坦化
を行う（図４（ｂ））。その後、層間絶縁膜１６をマス
キングしかつエッチングして、アンチヒューズを形成す
る部位１３のみ、前記第１の金属配線層１２を露出させ
る（図４（ｃ））。
膜１６を堆積し、かつ第１の金属配線層１２上の平坦化
を行う（図４（ｂ））。その後、層間絶縁膜１６をマス
キングしかつエッチングして、アンチヒューズを形成す
る部位１３のみ、前記第１の金属配線層１２を露出させ
る（図４（ｃ））。
【００１１】次に、露出している第１の金属配線層１２
および層間絶縁膜１６上に、ＣＶＤ法を用いて絶縁体を
堆積する（図４（ｄ））。
および層間絶縁膜１６上に、ＣＶＤ法を用いて絶縁体を
堆積する（図４（ｄ））。
【００１２】次に、堆積された絶縁体をマスキングしか
つエッチングして、アンチヒューズを形成する部位１３
以外の範囲の前記堆積された絶縁体を除去し、前記堆積
された絶縁体からなるアンチヒューズ層１４を形成する
（図４（ｅ））。
つエッチングして、アンチヒューズを形成する部位１３
以外の範囲の前記堆積された絶縁体を除去し、前記堆積
された絶縁体からなるアンチヒューズ層１４を形成する
（図４（ｅ））。
【００１３】次に、スパッタリング法によりアルミニウ
ム合金を堆積する。続いて、堆積されたアルミニウム合
金をマスキングしかつエッチングすることにより、アン
チヒューズ層を被覆する第２の金属配線層１５を形成す
る（図４（ｆ））。
ム合金を堆積する。続いて、堆積されたアルミニウム合
金をマスキングしかつエッチングすることにより、アン
チヒューズ層を被覆する第２の金属配線層１５を形成す
る（図４（ｆ））。
【００１４】
【発明が解決しようとする課題】以上のような従来のア
ンチヒューズでは、アンチヒューズを形成する部位１３
の深さが、層間絶縁膜１６の膜厚と等しくなる。そのた
め、層間絶縁膜１６の堆積膜厚が厚いほど、アンチヒュ
ーズを形成する部位１３の底部，側壁部においては、そ
の上部に比べてアンチヒューズ層１４として用いられて
いる絶縁体の堆積膜厚が薄くなり、さらに複数のアンチ
ヒューズを形成する際には、それぞれのアンチヒューズ
を形成する部位の底部，側壁部における絶縁体の堆積膜
厚のばらつきが大きくなる。ここで、アンチヒューズ層
１４が絶縁破壊をおこす電界は、主としてアンチヒュー
ズ層１４の膜厚に依存するため、前述の堆積膜厚のばら
つきが、そのまま、アンチヒューズ層１４の絶縁破壊電
圧のばらつきとなる。ＦＰＧＡのプログラム素子として
アンチヒューズを用いる際には、前述のアンチヒューズ
層１４の絶縁破壊電圧のばらつきは、プログラミング上
および信頼性上の大きな問題点となる。以上の問題点を
解決するには、層間絶縁膜１６の膜厚を減じればよい
が、半導体集積回路においては、層間絶縁膜１６膜厚が
減少するにしたがって、配線間の寄生容量が増加するた
め、層間絶縁膜を薄くすることが困難である。
ンチヒューズでは、アンチヒューズを形成する部位１３
の深さが、層間絶縁膜１６の膜厚と等しくなる。そのた
め、層間絶縁膜１６の堆積膜厚が厚いほど、アンチヒュ
ーズを形成する部位１３の底部，側壁部においては、そ
の上部に比べてアンチヒューズ層１４として用いられて
いる絶縁体の堆積膜厚が薄くなり、さらに複数のアンチ
ヒューズを形成する際には、それぞれのアンチヒューズ
を形成する部位の底部，側壁部における絶縁体の堆積膜
厚のばらつきが大きくなる。ここで、アンチヒューズ層
１４が絶縁破壊をおこす電界は、主としてアンチヒュー
ズ層１４の膜厚に依存するため、前述の堆積膜厚のばら
つきが、そのまま、アンチヒューズ層１４の絶縁破壊電
圧のばらつきとなる。ＦＰＧＡのプログラム素子として
アンチヒューズを用いる際には、前述のアンチヒューズ
層１４の絶縁破壊電圧のばらつきは、プログラミング上
および信頼性上の大きな問題点となる。以上の問題点を
解決するには、層間絶縁膜１６の膜厚を減じればよい
が、半導体集積回路においては、層間絶縁膜１６膜厚が
減少するにしたがって、配線間の寄生容量が増加するた
め、層間絶縁膜を薄くすることが困難である。
【００１５】本発明のアンチヒューズでは、アンチヒュ
ーズを形成する部位１３の底部，側壁部における、アン
チヒューズ層１４として用いられている絶縁体の堆積膜
厚のばらつきを低減できる。その結果、アンチヒューズ
層１４の絶縁破壊電圧のばらつきを低減でき、良好なプ
ログラミング特性および高信頼性を得ることが可能とな
る。
ーズを形成する部位１３の底部，側壁部における、アン
チヒューズ層１４として用いられている絶縁体の堆積膜
厚のばらつきを低減できる。その結果、アンチヒューズ
層１４の絶縁破壊電圧のばらつきを低減でき、良好なプ
ログラミング特性および高信頼性を得ることが可能とな
る。
【００１６】
【課題を解決するための手段】上記課題を解決するため
に本発明のアンチヒューズは、半導体あるいは絶縁体で
なる基板上に形成された、第１の導体からなる第１の配
線と、絶縁体からなるアンチヒューズ層と、第１の配線
上かつアンチヒューズ層直下に形成された第２の導体か
らなる電極と、アンチヒューズ層の上に形成された第３
の導体からなる第２の金属配線と、第１の金属配線と第
２の金属配線とを絶縁するための層間絶縁膜を備え、か
つ、第２の導体からなる電極の高さが、第１の金属配線
上の層間絶縁膜厚と同程度である。
に本発明のアンチヒューズは、半導体あるいは絶縁体で
なる基板上に形成された、第１の導体からなる第１の配
線と、絶縁体からなるアンチヒューズ層と、第１の配線
上かつアンチヒューズ層直下に形成された第２の導体か
らなる電極と、アンチヒューズ層の上に形成された第３
の導体からなる第２の金属配線と、第１の金属配線と第
２の金属配線とを絶縁するための層間絶縁膜を備え、か
つ、第２の導体からなる電極の高さが、第１の金属配線
上の層間絶縁膜厚と同程度である。
【００１７】上記課題を解決するために本発明のアンチ
ヒューズの製造方法は、半導体あるいは絶縁体でなる基
板上に、第１の導体を堆積させる工程と、第１の導体上
に第２の導体を堆積する工程と、第１の導体上に堆積さ
れた第２の導体をエッチングしてパターニングする工程
と、第１の導体をエッチングする工程と、第１および第
２の導体上に第１の絶縁膜を堆積する工程と、第１の絶
縁膜を平坦化する工程と、第１の絶縁膜をエッチングし
て、第２の導体の一部を露出させる工程と、露出した第
２の導体上および第１の絶縁膜上に第２の絶縁膜を堆積
する工程と、第２の絶縁膜をエッチングする工程と、第
２の絶縁膜上に、第３の導体を堆積させる工程と、第３
の導体をエッチングする工程を備えている。
ヒューズの製造方法は、半導体あるいは絶縁体でなる基
板上に、第１の導体を堆積させる工程と、第１の導体上
に第２の導体を堆積する工程と、第１の導体上に堆積さ
れた第２の導体をエッチングしてパターニングする工程
と、第１の導体をエッチングする工程と、第１および第
２の導体上に第１の絶縁膜を堆積する工程と、第１の絶
縁膜を平坦化する工程と、第１の絶縁膜をエッチングし
て、第２の導体の一部を露出させる工程と、露出した第
２の導体上および第１の絶縁膜上に第２の絶縁膜を堆積
する工程と、第２の絶縁膜をエッチングする工程と、第
２の絶縁膜上に、第３の導体を堆積させる工程と、第３
の導体をエッチングする工程を備えている。
【００１８】
【作用】本発明は上記した構成によって、アンチヒュー
ズを形成する部位の深さを低減できる。その結果、アン
チヒューズを形成する部位の底部，側壁部における、ア
ンチヒューズ層に用いられている絶縁体の堆積膜厚のば
らつきを低減できる。そのため、本発明のアンチヒュー
ズでは、アンチヒューズ層の絶縁破壊電圧のばらつきを
低減でき、良好なプログラミング特性および高信頼性を
得ることが可能となる。
ズを形成する部位の深さを低減できる。その結果、アン
チヒューズを形成する部位の底部，側壁部における、ア
ンチヒューズ層に用いられている絶縁体の堆積膜厚のば
らつきを低減できる。そのため、本発明のアンチヒュー
ズでは、アンチヒューズ層の絶縁破壊電圧のばらつきを
低減でき、良好なプログラミング特性および高信頼性を
得ることが可能となる。
【００１９】
【実施例】以下本発明の一実施例のアンチヒューズにつ
いて、図面を参照しながら説明する。図１（ａ）は本発
明の実施例におけるアンチヒューズの縦方向の断面構造
図、図１（ｂ）は本発明の実施例におけるアンチヒュー
ズの横方向の断面構造図である。
いて、図面を参照しながら説明する。図１（ａ）は本発
明の実施例におけるアンチヒューズの縦方向の断面構造
図、図１（ｂ）は本発明の実施例におけるアンチヒュー
ズの横方向の断面構造図である。
【００２０】図１において、２１は絶縁基板、２２はア
ルミニウム合金からなる第１の金属配線層、２３は絶縁
体からなるアンチヒューズ層、２４はアルミニウム合金
からなる第２の金属配線層である。２５は二酸化シリコ
ンからなる層間絶縁膜で、第１の金属配線層２２と第２
の金属配線層２４を電気的に絶縁するためのものであ
る。２６はタングステンからなる下部電極である。
ルミニウム合金からなる第１の金属配線層、２３は絶縁
体からなるアンチヒューズ層、２４はアルミニウム合金
からなる第２の金属配線層である。２５は二酸化シリコ
ンからなる層間絶縁膜で、第１の金属配線層２２と第２
の金属配線層２４を電気的に絶縁するためのものであ
る。２６はタングステンからなる下部電極である。
【００２１】以下に本発明の実施例におけるアンチヒュ
ーズの構成を説明する。図１において、第１の金属配線
層２２および第２の金属配線層２４は、半導体集積回路
装置の回路要素である。また、第１の金属配線層２２お
よび第２の金属配線層２４は、アンチヒューズが形成さ
れている部位、および回路設計上必要とされた接点以外
の範囲では、層間絶縁膜２５で絶縁されている。
ーズの構成を説明する。図１において、第１の金属配線
層２２および第２の金属配線層２４は、半導体集積回路
装置の回路要素である。また、第１の金属配線層２２お
よび第２の金属配線層２４は、アンチヒューズが形成さ
れている部位、および回路設計上必要とされた接点以外
の範囲では、層間絶縁膜２５で絶縁されている。
【００２２】タングステンからなる下部電極２６は、第
１の金属配線層２２上にあり、その最下部で第１の金属
配線層２２に接している。下部電極２６の縦方向，横方
向の幅は、第１の金属配線層幅以下であり、下部電極２
６の厚さは、第１の金属配線層２２上の層間絶縁膜２５
膜厚の８０％程度である。また、下部電極２６の側壁部
は層間絶縁膜２５に覆われている。下部電極２６の最上
部はアンチヒューズ層２３と接している部分を除いて層
間絶縁膜２５に覆われている。アンチヒューズ層２３
は、下部電極２６と第２の金属配線層２４の間にあり、
上部で第２の金属配線層２４と、下部で下部電極２６と
接しており、第１の金属配線層２２と第２の金属配線層
２４を絶縁している。
１の金属配線層２２上にあり、その最下部で第１の金属
配線層２２に接している。下部電極２６の縦方向，横方
向の幅は、第１の金属配線層幅以下であり、下部電極２
６の厚さは、第１の金属配線層２２上の層間絶縁膜２５
膜厚の８０％程度である。また、下部電極２６の側壁部
は層間絶縁膜２５に覆われている。下部電極２６の最上
部はアンチヒューズ層２３と接している部分を除いて層
間絶縁膜２５に覆われている。アンチヒューズ層２３
は、下部電極２６と第２の金属配線層２４の間にあり、
上部で第２の金属配線層２４と、下部で下部電極２６と
接しており、第１の金属配線層２２と第２の金属配線層
２４を絶縁している。
【００２３】このような構成により、アンチヒューズを
形成する部位のみ層間絶縁膜２５の膜厚を低減できる。
従って、アンチヒューズを形成する部位の底部，側壁部
のアンチヒューズ層２３膜厚が上部と同程度になる。そ
の結果、アンチヒューズを形成する部位の底部，側壁部
のアンチヒューズ層２３膜厚のばらつきが低減できる。
アンチヒューズ層２３の膜厚ばらつきの低減によって、
アンチヒューズ層２３の絶縁破壊電圧が安定し、良好な
プログラミング特性および高信頼性を有するアンチヒュ
ーズを得ることができる。また、アンチヒューズ層２３
がない第１の金属配線層２２と第２の金属配線層２４の
層間絶縁膜２５の膜厚は充分厚く配線間の寄生容量によ
る半導体装置の計算速度低下は問題にはならない。
形成する部位のみ層間絶縁膜２５の膜厚を低減できる。
従って、アンチヒューズを形成する部位の底部，側壁部
のアンチヒューズ層２３膜厚が上部と同程度になる。そ
の結果、アンチヒューズを形成する部位の底部，側壁部
のアンチヒューズ層２３膜厚のばらつきが低減できる。
アンチヒューズ層２３の膜厚ばらつきの低減によって、
アンチヒューズ層２３の絶縁破壊電圧が安定し、良好な
プログラミング特性および高信頼性を有するアンチヒュ
ーズを得ることができる。また、アンチヒューズ層２３
がない第１の金属配線層２２と第２の金属配線層２４の
層間絶縁膜２５の膜厚は充分厚く配線間の寄生容量によ
る半導体装置の計算速度低下は問題にはならない。
【００２４】以下に本発明の一実施例におけるアンチヒ
ューズの製造方法を説明する。図２（ａ）〜（ｉ）は本
発明の実施例の製造工程を示す断面図である。
ューズの製造方法を説明する。図２（ａ）〜（ｉ）は本
発明の実施例の製造工程を示す断面図である。
【００２５】図２において、３１は絶縁基板である。３
２はアルミニウム合金からなる第１の金属配線層であ
る。３３は絶縁体からなるアンチヒューズ層である。３
４はアルミニウム合金からなる第２の金属配線層であ
る。３５は第１の金属配線層３２と第２の金属配線層３
４を電気的に絶縁するための二酸化シリコンからなる層
間絶縁膜である。３６はタングステンからなる下部電極
である。３７はアンチヒューズを形成する部位である。
２はアルミニウム合金からなる第１の金属配線層であ
る。３３は絶縁体からなるアンチヒューズ層である。３
４はアルミニウム合金からなる第２の金属配線層であ
る。３５は第１の金属配線層３２と第２の金属配線層３
４を電気的に絶縁するための二酸化シリコンからなる層
間絶縁膜である。３６はタングステンからなる下部電極
である。３７はアンチヒューズを形成する部位である。
【００２６】まず、絶縁基板３１上にスパッタリング法
により、アルミニウム；９９％，シリコン；１％の組成
になるように、アルミニウム合金を６０００Å程度の厚
さに堆積する。続いて、ＣＶＤ法によりタングステンを
５０００Å程度の厚さに堆積する（図２（ａ））。
により、アルミニウム；９９％，シリコン；１％の組成
になるように、アルミニウム合金を６０００Å程度の厚
さに堆積する。続いて、ＣＶＤ法によりタングステンを
５０００Å程度の厚さに堆積する（図２（ａ））。
【００２７】次に、アルミニウム合金上に堆積されたタ
ングステンをマスキングし、弗素系ガスを用いてエッチ
ングして、アルミニウム合金上にタングステンからなる
下部電極３６を形成する（図２（ｂ））。アルミニウム
合金は弗素系のプラズマやラジカルではほとんどエッチ
ングされない。
ングステンをマスキングし、弗素系ガスを用いてエッチ
ングして、アルミニウム合金上にタングステンからなる
下部電極３６を形成する（図２（ｂ））。アルミニウム
合金は弗素系のプラズマやラジカルではほとんどエッチ
ングされない。
【００２８】次に、下部電極３６の下にあるアルミニウ
ム合金をマスキングしてエッチングし、絶縁基板３１上
にアルミニウム合金からなる第１の金属配線層３２を形
成する（図２（ｃ））。
ム合金をマスキングしてエッチングし、絶縁基板３１上
にアルミニウム合金からなる第１の金属配線層３２を形
成する（図２（ｃ））。
【００２９】次に、第１の金属配線層３２および下部電
極３６を含む基板上に、プラズマＣＶＤ法により、二酸
化シリコンを２００００Å程度の厚さに堆積し、層間絶
縁膜３５層を形成する（図２（ｄ））。
極３６を含む基板上に、プラズマＣＶＤ法により、二酸
化シリコンを２００００Å程度の厚さに堆積し、層間絶
縁膜３５層を形成する（図２（ｄ））。
【００３０】次に、公知のレジストエッチバック法を用
いて、層間絶縁膜３５をエッチングすることにより、第
１の金属配線層３２上を平坦化し、下部電極３６上でア
ンチヒューズを形成する部位３７の層間絶縁膜３５の膜
厚を０〜２０００Å程度にする（図２（ｅ））。
いて、層間絶縁膜３５をエッチングすることにより、第
１の金属配線層３２上を平坦化し、下部電極３６上でア
ンチヒューズを形成する部位３７の層間絶縁膜３５の膜
厚を０〜２０００Å程度にする（図２（ｅ））。
【００３１】次に、層間絶縁膜３５をマスキングし、か
つエッチングして、アンチヒューズを形成する部位３７
のみ、下部電極３６の表面を露出させる（図２
（ｆ））。
つエッチングして、アンチヒューズを形成する部位３７
のみ、下部電極３６の表面を露出させる（図２
（ｆ））。
【００３２】次に、プラズマＣＶＤ法により、アモルフ
ァスシリコン膜を１５００Å程度堆積させる。この時ア
ンチヒューズを形成する部位３７の層間絶縁膜３５の膜
厚は２０００Å以下と薄いためアンチヒューズを形成す
る部位３７の底部，側壁部のアモルファスシリコンの膜
厚が上部と同じ約１５００Åになる。続いて、アモルフ
ァスシリコン膜をマスキングし、かつエッチングして、
アンチヒューズ層３３を形成する（図２（ｇ））。
ァスシリコン膜を１５００Å程度堆積させる。この時ア
ンチヒューズを形成する部位３７の層間絶縁膜３５の膜
厚は２０００Å以下と薄いためアンチヒューズを形成す
る部位３７の底部，側壁部のアモルファスシリコンの膜
厚が上部と同じ約１５００Åになる。続いて、アモルフ
ァスシリコン膜をマスキングし、かつエッチングして、
アンチヒューズ層３３を形成する（図２（ｇ））。
【００３３】次に、スパッタリング法でアルミニウム合
金（アルミニウム；９９％，シリコン；１％）を６００
０Åの厚さに堆積する。続いて、堆積されたアルミニウ
ム合金をマスキングしかつエッチングすることにより、
層間絶縁膜３５上およびアンチヒューズ層３３上に、第
２の金属配線層３４を形成する（図２（ｈ））。
金（アルミニウム；９９％，シリコン；１％）を６００
０Åの厚さに堆積する。続いて、堆積されたアルミニウ
ム合金をマスキングしかつエッチングすることにより、
層間絶縁膜３５上およびアンチヒューズ層３３上に、第
２の金属配線層３４を形成する（図２（ｈ））。
【００３４】
【発明の効果】本発明のアンチヒューズは、アンチヒュ
ーズ層の直下に、高さが第１の金属配線層上の層間絶縁
膜厚と同程度である下部電極パターンを備えたことによ
って、アンチヒューズを形成する部位の底部，側壁部に
おける、アンチヒューズ層に用いられている絶縁体の堆
積膜厚のばらつきを低減することができる。その結果、
アンチヒューズ層の絶縁破壊電圧のばらつきの少ない、
良好なプログラミング特性および高信頼性を有するアン
チヒューズを形成することが可能となる。
ーズ層の直下に、高さが第１の金属配線層上の層間絶縁
膜厚と同程度である下部電極パターンを備えたことによ
って、アンチヒューズを形成する部位の底部，側壁部に
おける、アンチヒューズ層に用いられている絶縁体の堆
積膜厚のばらつきを低減することができる。その結果、
アンチヒューズ層の絶縁破壊電圧のばらつきの少ない、
良好なプログラミング特性および高信頼性を有するアン
チヒューズを形成することが可能となる。
【図１】本発明のアンチヒューズにおける一実施例の断
面図
面図
【図２】本発明のアンチヒューズの製造方法における一
実施例の工程断面図
実施例の工程断面図
【図３】従来のアンチヒューズの断面図
【図４】従来のアンチヒューズの製造方法を説明するた
めの工程断面図
めの工程断面図
２１ 絶縁基板 ２２ 第１の金属配線層 ２３ アンチヒューズ層 ２４ 第２の金属配線層 ２５ 層間絶縁膜 ２６ 下部電極 ３１ 絶縁基板 ３２ 第１の金属配線層 ３３ アンチヒューズ層 ３４ 第２の金属配線層 ３５ 層間絶縁膜 ３６ 下部電極 ３７ アンチヒューズを形成する部位
───────────────────────────────────────────────────── フロントページの続き (72)発明者 真弓 周一 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (2)
- 【請求項１】 半導体あるいは絶縁体でなる基板上に形
成された、第１の導体からなる第１の配線と、絶縁体か
らなるアンチヒューズ層と、前記第１の配線上かつアン
チヒューズ層直下に形成された第２の導体からなる電極
と、前記アンチヒューズ層の上に形成された第３の導体
からなる第２の金属配線と、前記第１の金属配線と第２
の金属配線とを絶縁するための層間絶縁膜を備え、か
つ、前記第２の導体からなる電極の高さが、前記第１の
金属配線上の層間絶縁膜厚と同程度であることを特徴と
するアンチヒューズ。 - 【請求項２】 半導体あるいは絶縁体でなる基板上に、
第１の導体を堆積させる工程と、前記第１の導体上に第
２の導体を堆積する工程と、前記第１の導体上に堆積さ
れた第２の導体をエッチングしてパターニングする工程
と、前記第１の導体をエッチングする工程と、前記第１
および第２の導体上に第１の絶縁膜を堆積する工程と、
前記第１の絶縁膜を平坦化する工程と、前記第１の絶縁
膜をエッチングして、前記第２の導体の一部を露出させ
る工程と、前記露出した第２の導体上および第１の絶縁
膜上に第２の絶縁膜を堆積する工程と、前記第２の絶縁
膜をエッチングする工程と、前記第２の絶縁膜上に、第
３の導体を堆積させる工程と、前記第３の導体をエッチ
ングする工程を備えたことを特徴とするアンチヒューズ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18588694A JPH0851157A (ja) | 1994-08-08 | 1994-08-08 | アンチヒューズおよびアンチヒューズの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18588694A JPH0851157A (ja) | 1994-08-08 | 1994-08-08 | アンチヒューズおよびアンチヒューズの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851157A true JPH0851157A (ja) | 1996-02-20 |
Family
ID=16178606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18588694A Pending JPH0851157A (ja) | 1994-08-08 | 1994-08-08 | アンチヒューズおよびアンチヒューズの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851157A (ja) |
-
1994
- 1994-08-08 JP JP18588694A patent/JPH0851157A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6812109B2 (en) | Integrated decoupling capacitors | |
| US5918135A (en) | Methods for forming integrated circuit capacitors including dual electrode depositions | |
| JPH03179763A (ja) | アンチヒューズ構造とそれを形成する方法 | |
| KR100480641B1 (ko) | 고 커패시턴스를 지니는 금속-절연체-금속 커패시터, 이를구비하는 집적회로 칩 및 이의 제조 방법 | |
| US6309958B1 (en) | Semiconductor device and method of manufacturing the same | |
| US5801443A (en) | Semiconductor device with short circuit prevention and method of manufacturing thereof | |
| KR20000053455A (ko) | 엠오엠 캐패시터를 제조하기 위한 방법 | |
| US6794702B2 (en) | Semiconductor device and fabrication method thereof | |
| US5913126A (en) | Methods of forming capacitors including expanded contact holes | |
| US5663591A (en) | Antifuse with double via, spacer-defined contact | |
| JP3278933B2 (ja) | 半導体装置の製造方法 | |
| JP2809131B2 (ja) | 半導体装置の製造方法 | |
| JPH0851157A (ja) | アンチヒューズおよびアンチヒューズの製造方法 | |
| JP3163761B2 (ja) | 集積回路装置 | |
| US6927494B2 (en) | Local interconnect | |
| US5751019A (en) | Method and structure for reducing short circuits between overlapping conductors | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| CN1170962A (zh) | 半导体器件的金属接触结构及其形成方法 | |
| JPH0927548A (ja) | アンチヒューズ素子およびその製造方法 | |
| JPH08316322A (ja) | アンチヒューズ素子およびその製造方法 | |
| JP2002141472A (ja) | 半導体装置及びその製造方法 | |
| JPS59104143A (ja) | 配線の形成方法 | |
| JP3043493B2 (ja) | 半導体装置の製造方法 | |
| JPH08330430A (ja) | アンチヒューズ素子およびその製造方法 | |
| JPH08264653A (ja) | アンチヒューズ素子およびその製造方法 |