JPH0927548A - アンチヒューズ素子およびその製造方法 - Google Patents
アンチヒューズ素子およびその製造方法Info
- Publication number
- JPH0927548A JPH0927548A JP17349595A JP17349595A JPH0927548A JP H0927548 A JPH0927548 A JP H0927548A JP 17349595 A JP17349595 A JP 17349595A JP 17349595 A JP17349595 A JP 17349595A JP H0927548 A JPH0927548 A JP H0927548A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- antifuse
- film
- metal wiring
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 121
- 239000002184 metal Substances 0.000 claims abstract description 121
- 239000010410 layer Substances 0.000 claims description 230
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 42
- 239000011229 interlayer Substances 0.000 claims description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 abstract description 30
- 230000008021 deposition Effects 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 40
- 229910000838 Al alloy Inorganic materials 0.000 description 37
- 229910052814 silicon oxide Inorganic materials 0.000 description 28
- 239000007789 gas Substances 0.000 description 20
- 238000004544 sputter deposition Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 238000009826 distribution Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005755 formation reaction Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 アンチヒューズ層の膜厚のばらつきを抑制
し、アンチヒューズ層の絶縁破壊電圧のばらつきを低減
でき、良好なプログラミング特性および高信頼性を得る
ことが可能なアンチヒューズ素子を得る。 【解決手段】 アンチヒューズ下部電極３４は、第１の
金属配線層３３上にあり、その下部全面で第１の金属配
線層３３に接している。アンチヒューズ上部電極３６
は、その上部全面で第２の金属配線層３８に接してい
る。アンチヒューズ層３５は、下部電極３４と上部電極
３６の間にあり、上部全面で上部電極３６と接し、下部
全面で下部電極３４と接しており、第１の金属配線層３
３と第２の金属配線層３８間を絶縁している。アンチヒ
ューズ層３５を、従来のように凹部に形成するのではな
く、下部電極３４上の全面に形成しているため、アンチ
ヒューズ層３５の堆積膜厚のばらつきを抑制し、絶縁破
壊電圧のばらつきを低減できる。
し、アンチヒューズ層の絶縁破壊電圧のばらつきを低減
でき、良好なプログラミング特性および高信頼性を得る
ことが可能なアンチヒューズ素子を得る。 【解決手段】 アンチヒューズ下部電極３４は、第１の
金属配線層３３上にあり、その下部全面で第１の金属配
線層３３に接している。アンチヒューズ上部電極３６
は、その上部全面で第２の金属配線層３８に接してい
る。アンチヒューズ層３５は、下部電極３４と上部電極
３６の間にあり、上部全面で上部電極３６と接し、下部
全面で下部電極３４と接しており、第１の金属配線層３
３と第２の金属配線層３８間を絶縁している。アンチヒ
ューズ層３５を、従来のように凹部に形成するのではな
く、下部電極３４上の全面に形成しているため、アンチ
ヒューズ層３５の堆積膜厚のばらつきを抑制し、絶縁破
壊電圧のばらつきを低減できる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
におけるアンチヒューズ素子およびその製造方法に関す
るものである。
におけるアンチヒューズ素子およびその製造方法に関す
るものである。
【０００２】
【従来の技術】近年、ゲートアレイのプロトタイプやそ
の代替品として、手元で論理をプログラミングできるＦ
ＰＧＡ（Field-Programmable Gate Array ）が利用され
ている。ＦＰＧＡの主たるプログラミング方式はメモリ
ー方式とアンチヒューズ方式の２種類あり、ＦＰＧＡの
高速化、高集積化の観点からアンチヒューズ方式が有望
視されている。さらに、ＦＰＧＡの高速化、高集積化の
ためアンチヒューズ素子は、多結晶シリコンとシリコン
基板に挟まれた構造に換わるものとして金属配線間に挟
まれた構造が開発されている。アンチヒューズ素子は、
通常は閉回路または高抵抗状態であり、電気的なプログ
ラミング信号により低抵抗状態に変化するようになって
いる。
の代替品として、手元で論理をプログラミングできるＦ
ＰＧＡ（Field-Programmable Gate Array ）が利用され
ている。ＦＰＧＡの主たるプログラミング方式はメモリ
ー方式とアンチヒューズ方式の２種類あり、ＦＰＧＡの
高速化、高集積化の観点からアンチヒューズ方式が有望
視されている。さらに、ＦＰＧＡの高速化、高集積化の
ためアンチヒューズ素子は、多結晶シリコンとシリコン
基板に挟まれた構造に換わるものとして金属配線間に挟
まれた構造が開発されている。アンチヒューズ素子は、
通常は閉回路または高抵抗状態であり、電気的なプログ
ラミング信号により低抵抗状態に変化するようになって
いる。
【０００３】以下図面を参照しながら、従来のアンチヒ
ューズ素子の一例を説明する。図２２は従来のアンチヒ
ューズ素子を示す断面構造図である。図２２において、
１１はシリコン基板、１２はシリコン酸化膜、１３はア
ルミニウム合金からなる第１の金属配線層、１４は第１
の金属配線層１３と第２の金属配線層１７を電気的に絶
縁する層間絶縁膜、１６はアモルファスシリコンを含む
絶縁膜からなるアンチヒューズ層、１７はアルミニウム
合金からなる第２の金属配線層である。
ューズ素子の一例を説明する。図２２は従来のアンチヒ
ューズ素子を示す断面構造図である。図２２において、
１１はシリコン基板、１２はシリコン酸化膜、１３はア
ルミニウム合金からなる第１の金属配線層、１４は第１
の金属配線層１３と第２の金属配線層１７を電気的に絶
縁する層間絶縁膜、１６はアモルファスシリコンを含む
絶縁膜からなるアンチヒューズ層、１７はアルミニウム
合金からなる第２の金属配線層である。
【０００４】以上のような構成のアンチヒューズ素子に
ついて、以下にその動作について説明する。このアンチ
ヒューズ素子は、通常、アンチヒューズ層１６を介し
て、第１の金属配線層１３と第２の金属配線層１７の間
を絶縁しており、第１の金属配線層１３と第２の金属配
線層１７は閉回路となっている。
ついて、以下にその動作について説明する。このアンチ
ヒューズ素子は、通常、アンチヒューズ層１６を介し
て、第１の金属配線層１３と第２の金属配線層１７の間
を絶縁しており、第１の金属配線層１３と第２の金属配
線層１７は閉回路となっている。
【０００５】ここで、アンチヒューズ層１６により電気
的に絶縁されている第１の金属配線層１３と第２の金属
配線層１７からなる回路を形成する場合、まず、第１の
金属配線層１３と第２の金属配線層１７に電気的なプロ
グラミング信号を図示しない外部より提供する。この外
部より提供されたプログラミング信号により、アンチヒ
ューズ層１６を介して第１の金属配線層１３と第２の金
属配線層１７の間に電圧が印加される。第１の金属配線
層１３と第２の金属配線層１７の間に印加されている電
圧の臨界値がアンチヒューズ層１６を介して確立される
と、アンチヒューズ層１６は絶縁破壊を起こす。その結
果、第１の金属配線層１３と第２の金属配線層１７間が
低抵抗状態となり、第１の金属配線層１３と第２の金属
配線層１７からなる新たな回路が形成される。
的に絶縁されている第１の金属配線層１３と第２の金属
配線層１７からなる回路を形成する場合、まず、第１の
金属配線層１３と第２の金属配線層１７に電気的なプロ
グラミング信号を図示しない外部より提供する。この外
部より提供されたプログラミング信号により、アンチヒ
ューズ層１６を介して第１の金属配線層１３と第２の金
属配線層１７の間に電圧が印加される。第１の金属配線
層１３と第２の金属配線層１７の間に印加されている電
圧の臨界値がアンチヒューズ層１６を介して確立される
と、アンチヒューズ層１６は絶縁破壊を起こす。その結
果、第１の金属配線層１３と第２の金属配線層１７間が
低抵抗状態となり、第１の金属配線層１３と第２の金属
配線層１７からなる新たな回路が形成される。
【０００６】つぎに、図２２に示した従来のアンチヒュ
ーズ素子の製造方法を説明する。図２３は従来のアンチ
ヒューズ素子の製造工程を示す工程断面図である。ま
ず、シリコン基板１１上にＣＶＤ法によりシリコン酸化
膜１２を形成した上にアルミニウム合金をスパッタリン
グ法により堆積する。続いて、堆積されたアルミニウム
合金をマスキングしかつエッチングして、アルミニウム
合金からなる第１の金属配線層１３を形成する（図２３
−（ａ））。
ーズ素子の製造方法を説明する。図２３は従来のアンチ
ヒューズ素子の製造工程を示す工程断面図である。ま
ず、シリコン基板１１上にＣＶＤ法によりシリコン酸化
膜１２を形成した上にアルミニウム合金をスパッタリン
グ法により堆積する。続いて、堆積されたアルミニウム
合金をマスキングしかつエッチングして、アルミニウム
合金からなる第１の金属配線層１３を形成する（図２３
−（ａ））。
【０００７】次に、第１の金属配線層１３上に層間絶縁
膜１４を堆積し、かつ第１の金属配線層１３上の平坦化
を行う（図２３−（ｂ））。その後、層間絶縁膜１４を
マスキングしかつエッチングして、所定のアンチヒュー
ズコンタクト凹部１５の箇所のみ、第１の金属配線層１
３を露出させる（図２３−（ｃ））。次に、露出してい
る第１の金属配線層１３および層間絶縁膜１４上に、Ｃ
ＶＤ法をもちいて絶縁膜１６ａを堆積する（図２３−
（ｄ））。
膜１４を堆積し、かつ第１の金属配線層１３上の平坦化
を行う（図２３−（ｂ））。その後、層間絶縁膜１４を
マスキングしかつエッチングして、所定のアンチヒュー
ズコンタクト凹部１５の箇所のみ、第１の金属配線層１
３を露出させる（図２３−（ｃ））。次に、露出してい
る第１の金属配線層１３および層間絶縁膜１４上に、Ｃ
ＶＤ法をもちいて絶縁膜１６ａを堆積する（図２３−
（ｄ））。
【０００８】次に、堆積された絶縁膜１６ａをマスキン
グしかつエッチングして、アンチヒューズコンタクト凹
部１５及びその近傍以外の範囲の絶縁膜１６ａを除去
し、堆積された絶縁膜１６ａからなるアンチヒューズ層
１６を形成する（図２３−（ｅ））。次に、スパッタリ
ング法によりアルミニウム合金を堆積する。続いて、堆
積されたアルミニウム合金をマスキングしかつエッチン
グすることにより、アンチヒューズ層１６を被覆する第
２の金属配線層１７を形成し、アンチヒューズ素子が完
成する（図２３−（ｆ））。
グしかつエッチングして、アンチヒューズコンタクト凹
部１５及びその近傍以外の範囲の絶縁膜１６ａを除去
し、堆積された絶縁膜１６ａからなるアンチヒューズ層
１６を形成する（図２３−（ｅ））。次に、スパッタリ
ング法によりアルミニウム合金を堆積する。続いて、堆
積されたアルミニウム合金をマスキングしかつエッチン
グすることにより、アンチヒューズ層１６を被覆する第
２の金属配線層１７を形成し、アンチヒューズ素子が完
成する（図２３−（ｆ））。
【０００９】
【発明が解決しようとする課題】上記従来のアンチヒュ
ーズ素子では、アンチヒューズコンタクト凹部１５の深
さが、第１の金属配線層１３上の層間絶縁膜１４の膜厚
と等しくなる。絶縁膜であるアンチヒューズ層１６はＣ
ＶＤ（気相成長）法により形成を行う。ＣＶＤ法では反
応ガス到達量の少ない凹部での堆積膜厚は薄くなる。そ
のため、層間絶縁膜１４の堆積膜厚が厚いほど、アンチ
ヒューズコンタクト凹部１５の底部，側壁部において
は、その上部に比べてアンチヒューズ層１６として用い
られている絶縁膜の堆積膜厚が薄くなり、さらに複数の
アンチヒューズ素子を形成する際には、それぞれのアン
チヒューズ層１６を形成する部位の底部，側壁部におけ
る絶縁膜の堆積膜厚のばらつきが大きくなる。ここで、
アンチヒューズ層１６が絶縁破壊をおこす電界は、主と
してアンチヒューズ層１６の膜厚に依存するため、前述
の堆積膜厚のばらつきが、そのまま、アンチヒューズ層
１６の絶縁破壊電圧のばらつきとなる。この従来のアン
チヒューズ素子の絶縁破壊電圧分布（耐圧分布）を図２
４にしておく。ＦＰＧＡのプログラム素子としてアンチ
ヒューズを用いる際には、前述のアンチヒューズ層１６
の絶縁破壊電圧のばらつきは、プログラミング上および
信頼性上の大きな問題点となる。以上の問題点を解決す
るには、層間絶縁膜１４の膜厚を減じればよいが、半導
体集積回路においては、層間絶縁膜１４の膜厚が減少す
るにしたがって、配線間の寄生容量が増加するため、層
間絶縁膜１４を薄くすることが困難である。
ーズ素子では、アンチヒューズコンタクト凹部１５の深
さが、第１の金属配線層１３上の層間絶縁膜１４の膜厚
と等しくなる。絶縁膜であるアンチヒューズ層１６はＣ
ＶＤ（気相成長）法により形成を行う。ＣＶＤ法では反
応ガス到達量の少ない凹部での堆積膜厚は薄くなる。そ
のため、層間絶縁膜１４の堆積膜厚が厚いほど、アンチ
ヒューズコンタクト凹部１５の底部，側壁部において
は、その上部に比べてアンチヒューズ層１６として用い
られている絶縁膜の堆積膜厚が薄くなり、さらに複数の
アンチヒューズ素子を形成する際には、それぞれのアン
チヒューズ層１６を形成する部位の底部，側壁部におけ
る絶縁膜の堆積膜厚のばらつきが大きくなる。ここで、
アンチヒューズ層１６が絶縁破壊をおこす電界は、主と
してアンチヒューズ層１６の膜厚に依存するため、前述
の堆積膜厚のばらつきが、そのまま、アンチヒューズ層
１６の絶縁破壊電圧のばらつきとなる。この従来のアン
チヒューズ素子の絶縁破壊電圧分布（耐圧分布）を図２
４にしておく。ＦＰＧＡのプログラム素子としてアンチ
ヒューズを用いる際には、前述のアンチヒューズ層１６
の絶縁破壊電圧のばらつきは、プログラミング上および
信頼性上の大きな問題点となる。以上の問題点を解決す
るには、層間絶縁膜１４の膜厚を減じればよいが、半導
体集積回路においては、層間絶縁膜１４の膜厚が減少す
るにしたがって、配線間の寄生容量が増加するため、層
間絶縁膜１４を薄くすることが困難である。
【００１０】この発明の目的は、アンチヒューズ層の膜
厚のばらつきを抑制し、アンチヒューズ層の絶縁破壊電
圧のばらつきを低減でき、良好なプログラミング特性お
よび高信頼性を得ることが可能なアンチヒューズ素子お
よびその製造方法を提供することである。
厚のばらつきを抑制し、アンチヒューズ層の絶縁破壊電
圧のばらつきを低減でき、良好なプログラミング特性お
よび高信頼性を得ることが可能なアンチヒューズ素子お
よびその製造方法を提供することである。
【００１１】
【課題を解決するための手段】請求項１記載のアンチヒ
ューズ素子は、層間絶縁膜を挟む下部金属配線層と上部
金属配線層との間に形成したアンチヒューズ素子であっ
て、下部金属配線層上に形成した下部電極と、下部電極
上に形成したアモルファスシリコンを含む絶縁膜からな
るアンチヒューズ層と、アンチヒューズ層と上部金属配
線層との間に形成した上部電極とを、平行な積層構造と
して設けたことを特徴とする。
ューズ素子は、層間絶縁膜を挟む下部金属配線層と上部
金属配線層との間に形成したアンチヒューズ素子であっ
て、下部金属配線層上に形成した下部電極と、下部電極
上に形成したアモルファスシリコンを含む絶縁膜からな
るアンチヒューズ層と、アンチヒューズ層と上部金属配
線層との間に形成した上部電極とを、平行な積層構造と
して設けたことを特徴とする。
【００１２】請求項２記載のアンチヒューズ素子は、請
求項１記載のアンチヒューズ素子において、アンチヒュ
ーズ層の側壁のアモルファスシリコンを酸化したことを
特徴とする。請求項３記載のアンチヒューズ素子は、請
求項１または２記載のアンチヒューズ素子において、下
部電極および上部電極のうち少なくとも一方は、アンチ
ヒューズ層と接する側に形成したＴｉＮ膜と、アンチヒ
ューズ層の反対側に形成したＴｉ膜との積層膜からなる
ことを特徴とする請求項１または２記載のアンチヒュー
ズ素子。
求項１記載のアンチヒューズ素子において、アンチヒュ
ーズ層の側壁のアモルファスシリコンを酸化したことを
特徴とする。請求項３記載のアンチヒューズ素子は、請
求項１または２記載のアンチヒューズ素子において、下
部電極および上部電極のうち少なくとも一方は、アンチ
ヒューズ層と接する側に形成したＴｉＮ膜と、アンチヒ
ューズ層の反対側に形成したＴｉ膜との積層膜からなる
ことを特徴とする請求項１または２記載のアンチヒュー
ズ素子。
【００１３】請求項４記載のアンチヒューズ素子の製造
方法は、層間絶縁膜を挟む下部金属配線層と上部金属配
線層との間に形成したアンチヒューズ素子の製造方法で
あって、下部金属配線層上に下部電極となる第１の導電
膜を堆積する工程と、第１の導電膜上にアンチヒューズ
層となるアモルファスシリコンを含む絶縁膜を堆積する
工程と、絶縁膜上に上部電極となる第２の導電膜を堆積
する工程と、第１の導電膜と絶縁膜と第２の導電膜とを
同時にエッチングして下部電極とアンチヒューズ層と上
部電極とを形成する工程と、下部電極とアンチヒューズ
層と上部電極とを覆うように層間絶縁膜を堆積する工程
と、層間絶縁膜をエッチングして上部電極の上面を露出
させる工程と、層間絶縁膜上および上部電極上に上部金
属配線層を形成する工程とを含むことを特徴とする。
方法は、層間絶縁膜を挟む下部金属配線層と上部金属配
線層との間に形成したアンチヒューズ素子の製造方法で
あって、下部金属配線層上に下部電極となる第１の導電
膜を堆積する工程と、第１の導電膜上にアンチヒューズ
層となるアモルファスシリコンを含む絶縁膜を堆積する
工程と、絶縁膜上に上部電極となる第２の導電膜を堆積
する工程と、第１の導電膜と絶縁膜と第２の導電膜とを
同時にエッチングして下部電極とアンチヒューズ層と上
部電極とを形成する工程と、下部電極とアンチヒューズ
層と上部電極とを覆うように層間絶縁膜を堆積する工程
と、層間絶縁膜をエッチングして上部電極の上面を露出
させる工程と、層間絶縁膜上および上部電極上に上部金
属配線層を形成する工程とを含むことを特徴とする。
【００１４】請求項５記載のアンチヒューズ素子の製造
方法は、請求項４記載のアンチヒューズ素子の製造方法
において、下部電極とアンチヒューズ層と上部電極とを
形成した後、アンチヒューズ層の側壁を酸化処理する工
程を設けたことを特徴とする。請求項６記載のアンチヒ
ューズ素子の製造方法は、請求項４または５記載のアン
チヒューズ素子の製造方法において、下部電極となる第
１の導電膜および上部電極となる第２の導電膜のうち少
なくとも一方を、Ｔｉ膜およびＴｉＮ膜の積層膜で形成
するとともに、ＴｉＮ膜をアンチヒューズ層と接する側
に形成することを特徴とする。
方法は、請求項４記載のアンチヒューズ素子の製造方法
において、下部電極とアンチヒューズ層と上部電極とを
形成した後、アンチヒューズ層の側壁を酸化処理する工
程を設けたことを特徴とする。請求項６記載のアンチヒ
ューズ素子の製造方法は、請求項４または５記載のアン
チヒューズ素子の製造方法において、下部電極となる第
１の導電膜および上部電極となる第２の導電膜のうち少
なくとも一方を、Ｔｉ膜およびＴｉＮ膜の積層膜で形成
するとともに、ＴｉＮ膜をアンチヒューズ層と接する側
に形成することを特徴とする。
【００１５】このように、下部金属配線層と上部金属配
線層との間に、下部電極とアンチヒューズ層と上部電極
とを平行な積層構造として設けることにより、アンチヒ
ューズ層は、従来のように凹部に形成されるのではな
く、平坦な下部電極上に形成されるため、アンチヒュー
ズ層に用いられている絶縁膜の堆積膜厚のばらつきを抑
制でき、アンチヒューズ層の絶縁破壊電圧のばらつきを
低減できる。
線層との間に、下部電極とアンチヒューズ層と上部電極
とを平行な積層構造として設けることにより、アンチヒ
ューズ層は、従来のように凹部に形成されるのではな
く、平坦な下部電極上に形成されるため、アンチヒュー
ズ層に用いられている絶縁膜の堆積膜厚のばらつきを抑
制でき、アンチヒューズ層の絶縁破壊電圧のばらつきを
低減できる。
【００１６】さらに、アンチヒューズ層の側壁のアモル
ファスシリコンを酸化したことにより、アンチヒューズ
層の表面のリーク電流の影響を受けず、アンチヒューズ
層の絶縁破壊電圧のばらつきをより低減できる。さらに
また、下部電極および上部電極のうち少なくとも一方
を、アンチヒューズ層と接する側に形成したＴｉＮ膜
と、アンチヒューズ層の反対側に形成したＴｉ膜との積
層膜で形成することにより、電極に含まれるＴｉはアン
チヒューズ層を絶縁破壊によりプログラミングする際に
容易にアモルファスシリコンと反応してシリサイドを形
成し、ＯＮ（オン）抵抗を下げ、電極に含まれるＴｉＮ
はアロイ形成の反応を抑制する。
ファスシリコンを酸化したことにより、アンチヒューズ
層の表面のリーク電流の影響を受けず、アンチヒューズ
層の絶縁破壊電圧のばらつきをより低減できる。さらに
また、下部電極および上部電極のうち少なくとも一方
を、アンチヒューズ層と接する側に形成したＴｉＮ膜
と、アンチヒューズ層の反対側に形成したＴｉ膜との積
層膜で形成することにより、電極に含まれるＴｉはアン
チヒューズ層を絶縁破壊によりプログラミングする際に
容易にアモルファスシリコンと反応してシリサイドを形
成し、ＯＮ（オン）抵抗を下げ、電極に含まれるＴｉＮ
はアロイ形成の反応を抑制する。
【００１７】
〔第１の実施の形態〕まず、この発明の第１の実施の形
態のアンチヒューズ素子について、図面を参照しながら
説明する。図１はこの発明の第１の実施の形態のアンチ
ヒューズ素子の断面構造図である。図１において、３１
はシリコン基板、３２はシリコン酸化膜、３３はアルミ
ニウム合金からなる第１の金属配線層（下部金属配線
層）、３４はＴｉＮからなるアンチヒューズ下部電極、
３５はアモルファスシリコンからなるアンチヒューズ
層、３６はＴｉＮからなるアンチヒューズ上部電極、３
７は第１の金属配線層３３と第２の金属配線層３８を電
気的に絶縁するための二酸化シリコンからなる層間絶縁
膜、３８はアルミニウム合金からなる第２の金属配線層
（上部金属配線層）である。
態のアンチヒューズ素子について、図面を参照しながら
説明する。図１はこの発明の第１の実施の形態のアンチ
ヒューズ素子の断面構造図である。図１において、３１
はシリコン基板、３２はシリコン酸化膜、３３はアルミ
ニウム合金からなる第１の金属配線層（下部金属配線
層）、３４はＴｉＮからなるアンチヒューズ下部電極、
３５はアモルファスシリコンからなるアンチヒューズ
層、３６はＴｉＮからなるアンチヒューズ上部電極、３
７は第１の金属配線層３３と第２の金属配線層３８を電
気的に絶縁するための二酸化シリコンからなる層間絶縁
膜、３８はアルミニウム合金からなる第２の金属配線層
（上部金属配線層）である。
【００１８】この第１の実施の形態のアンチヒューズ素
子の構成を説明する。図１において、第１の金属配線層
３３および第２の金属配線層３８は、半導体集積回路の
回路要素である。また、第１の金属配線層３３および第
２の金属配線層３８は、アンチヒューズが形成されてい
る部位および回路設計上必要とされた接点以外の範囲で
は、層間絶縁膜３７により絶縁されている。
子の構成を説明する。図１において、第１の金属配線層
３３および第２の金属配線層３８は、半導体集積回路の
回路要素である。また、第１の金属配線層３３および第
２の金属配線層３８は、アンチヒューズが形成されてい
る部位および回路設計上必要とされた接点以外の範囲で
は、層間絶縁膜３７により絶縁されている。
【００１９】ＴｉＮからなるアンチヒューズ下部電極３
４は、第１の金属配線層３３上にあり、その下部全面で
第１の金属配線層３３に接している。ＴｉＮからなるア
ンチヒューズ上部電極３６は、その上部全面で第２の金
属配線層３８に接している。アンチヒューズ層３５は、
下部電極３４と上部電極３６の間にあり、上部全面で上
部電極３６と接し、下部全面で下部電極３４と接してお
り、第１の金属配線層３３と第２の金属配線層３８間を
絶縁している。
４は、第１の金属配線層３３上にあり、その下部全面で
第１の金属配線層３３に接している。ＴｉＮからなるア
ンチヒューズ上部電極３６は、その上部全面で第２の金
属配線層３８に接している。アンチヒューズ層３５は、
下部電極３４と上部電極３６の間にあり、上部全面で上
部電極３６と接し、下部全面で下部電極３４と接してお
り、第１の金属配線層３３と第２の金属配線層３８間を
絶縁している。
【００２０】以下にこの発明の第１の実施の形態におけ
るアンチヒューズ素子の製造方法を説明する。図２〜図
６はこの発明の第１の実施の形態のアンチヒューズ素子
の製造工程を示す工程断面図である。まず、シリコン基
板３１上に常圧ＣＶＤ法によりボロンリンを含むシリコ
ン酸化膜３２を約７００ｎｍ堆積し、９００℃，３０分
の溶融平坦化を行う。次にシリコン酸化膜３２上にスパ
ッタリング法により、アルミニウム；９９％，銅；１％
の組成で、アルミニウム合金膜３３ａを４００ｎｍ程度
堆積し、引き続きスパッタリング法によりＴｉＮ膜３４
ａを３００ｎｍ程度堆積する。プラズマＣＶＤ法によ
り、ＳｉＨ4 ガスとＡｒガスを用い、堆積温度４００
℃、堆積圧力５．０Ｔｏｒｒ、ＲＦ（高周波）電力８０
Ｗの堆積条件でアモルファスシリコン膜３５ａを２００
ｎｍ程度堆積する。次にスパッタリング法によりＴｉＮ
膜３６ａを３００ｎｍ程度堆積する（図２）。
るアンチヒューズ素子の製造方法を説明する。図２〜図
６はこの発明の第１の実施の形態のアンチヒューズ素子
の製造工程を示す工程断面図である。まず、シリコン基
板３１上に常圧ＣＶＤ法によりボロンリンを含むシリコ
ン酸化膜３２を約７００ｎｍ堆積し、９００℃，３０分
の溶融平坦化を行う。次にシリコン酸化膜３２上にスパ
ッタリング法により、アルミニウム；９９％，銅；１％
の組成で、アルミニウム合金膜３３ａを４００ｎｍ程度
堆積し、引き続きスパッタリング法によりＴｉＮ膜３４
ａを３００ｎｍ程度堆積する。プラズマＣＶＤ法によ
り、ＳｉＨ4 ガスとＡｒガスを用い、堆積温度４００
℃、堆積圧力５．０Ｔｏｒｒ、ＲＦ（高周波）電力８０
Ｗの堆積条件でアモルファスシリコン膜３５ａを２００
ｎｍ程度堆積する。次にスパッタリング法によりＴｉＮ
膜３６ａを３００ｎｍ程度堆積する（図２）。
【００２１】次に、アルミニウム合金膜３３ａ上に堆積
されたＴｉＮ膜３４ａとアモルファスシリコン膜３５ａ
とＴｉＮ膜３６ａとを、公知のフォトリソグラフィによ
り所定の箇所にレジストパタンを形成し、リアクティブ
イオンエッチング法によりＣＨＦ3 、ＣＦ4 、ＳＦ6 、
Ｈｅの混合ガスを用いてエッチングして、アルミニウム
合金膜３３ａ上に、ＴｉＮ膜からなるアンチヒューズ下
部電極３４とアモルファスシリコンからなるアンチヒュ
ーズ層３５とＴｉＮからなるアンチヒューズ上部電極３
６とを形成する。この際アルミニウム合金膜３３ａは弗
素系のプラズマやラジカルでは殆どエッチングされない
で残る（図３）。
されたＴｉＮ膜３４ａとアモルファスシリコン膜３５ａ
とＴｉＮ膜３６ａとを、公知のフォトリソグラフィによ
り所定の箇所にレジストパタンを形成し、リアクティブ
イオンエッチング法によりＣＨＦ3 、ＣＦ4 、ＳＦ6 、
Ｈｅの混合ガスを用いてエッチングして、アルミニウム
合金膜３３ａ上に、ＴｉＮ膜からなるアンチヒューズ下
部電極３４とアモルファスシリコンからなるアンチヒュ
ーズ層３５とＴｉＮからなるアンチヒューズ上部電極３
６とを形成する。この際アルミニウム合金膜３３ａは弗
素系のプラズマやラジカルでは殆どエッチングされない
で残る（図３）。
【００２２】次に、アルミニウム合金膜３３ａを、公知
のフォトリソグラフ技術を用いて所定の箇所にレジスト
パタンを形成し、リアクティブイオンエッチング法によ
りＣｌ2 、ＢＣｌ3 、Ｎ2 の混合ガスを用いてエッチン
グを行い、シリコン酸化膜３２上にアルミニウム合金か
らなる第１の金属配線層３３を形成する（図４）。次
に、第１の金属配線層３３，下部電極３４，アンチヒュ
ーズ層３５および上部電極３６を形成した基板上に、プ
ラズマＣＶＤ法により、Ｓｉ（ＯＣ2 Ｈ5 ） 4 ガスとＯ
2 ガスを用いて二酸化シリコンを２０００ｎｍ程度堆積
し、層間絶縁膜３７を形成する（図５）。
のフォトリソグラフ技術を用いて所定の箇所にレジスト
パタンを形成し、リアクティブイオンエッチング法によ
りＣｌ2 、ＢＣｌ3 、Ｎ2 の混合ガスを用いてエッチン
グを行い、シリコン酸化膜３２上にアルミニウム合金か
らなる第１の金属配線層３３を形成する（図４）。次
に、第１の金属配線層３３，下部電極３４，アンチヒュ
ーズ層３５および上部電極３６を形成した基板上に、プ
ラズマＣＶＤ法により、Ｓｉ（ＯＣ2 Ｈ5 ） 4 ガスとＯ
2 ガスを用いて二酸化シリコンを２０００ｎｍ程度堆積
し、層間絶縁膜３７を形成する（図５）。
【００２３】次に、公知のレジストエッチバック技術を
用いて、層間絶縁膜３７をエッチングして平坦化し、上
部電極３６の表面を露出させる（図６）。次に、スパッ
タリング法により、アルミニウム；９９％，銅；１％の
組成で、アルミニウム合金膜を４００ｎｍ程度堆積す
る。続いて、この堆積したアルミニウム合金膜をマスキ
ングしかつエッチングすることにより、層間絶縁膜３７
上および上部電極３６上に第２の金属配線層３８を形成
し、アンチヒューズ素子が完成する（図１）。
用いて、層間絶縁膜３７をエッチングして平坦化し、上
部電極３６の表面を露出させる（図６）。次に、スパッ
タリング法により、アルミニウム；９９％，銅；１％の
組成で、アルミニウム合金膜を４００ｎｍ程度堆積す
る。続いて、この堆積したアルミニウム合金膜をマスキ
ングしかつエッチングすることにより、層間絶縁膜３７
上および上部電極３６上に第２の金属配線層３８を形成
し、アンチヒューズ素子が完成する（図１）。
【００２４】図７に、このように製造した第１の実施の
形態のアンチヒューズ素子の絶縁破壊電圧分布（耐圧分
布）を示す。この図７によれば、図２４に示す従来例に
比べ、絶縁破壊電圧のばらつきが低減し、良好な耐圧分
布が得られることがわかる。以上のようにこの第１の実
施の形態によれば、アンチヒューズ層３５を下部電極３
４上の全面に形成しているため、従来例のようにアンチ
ヒューズコンタクト凹部１５（図２３参照）の底部や側
壁部でアンチヒューズ層１６（図２３参照）の膜厚がば
らつくという問題が発生しない。したがって、膜厚ばら
つきの抑制によって、アンチヒューズ層３５の絶縁破壊
電圧が安定し、良好なプログラミング特性および高信頼
性を有するアンチヒューズ素子を得ることができる。ま
た、アンチヒューズ層３５がない部分の第１の金属配線
層３３と第２の金属配線層３８間の層間絶縁膜３７の膜
厚は充分厚いため、この実施の形態のアンチヒューズ素
子を応用した半導体装置の配線間の寄生容量による計算
速度低下は問題にはならない。
形態のアンチヒューズ素子の絶縁破壊電圧分布（耐圧分
布）を示す。この図７によれば、図２４に示す従来例に
比べ、絶縁破壊電圧のばらつきが低減し、良好な耐圧分
布が得られることがわかる。以上のようにこの第１の実
施の形態によれば、アンチヒューズ層３５を下部電極３
４上の全面に形成しているため、従来例のようにアンチ
ヒューズコンタクト凹部１５（図２３参照）の底部や側
壁部でアンチヒューズ層１６（図２３参照）の膜厚がば
らつくという問題が発生しない。したがって、膜厚ばら
つきの抑制によって、アンチヒューズ層３５の絶縁破壊
電圧が安定し、良好なプログラミング特性および高信頼
性を有するアンチヒューズ素子を得ることができる。ま
た、アンチヒューズ層３５がない部分の第１の金属配線
層３３と第２の金属配線層３８間の層間絶縁膜３７の膜
厚は充分厚いため、この実施の形態のアンチヒューズ素
子を応用した半導体装置の配線間の寄生容量による計算
速度低下は問題にはならない。
【００２５】〔第２の実施の形態〕次に、この発明の第
２の実施の形態のアンチヒューズ素子について、図面を
参照しながら説明する。図８はこの発明の第２の実施の
形態のアンチヒューズ素子の断面構造図である。図８に
おいて、５１はシリコン基板、５２はシリコン酸化膜、
５３はアルミニウム合金からなる第１の金属配線層（下
部金属配線層）、５４はＴｉＮからなるアンチヒューズ
下部電極、５５はアモルファスシリコンからなるアンチ
ヒューズ層、５６はＴｉＮからなるアンチヒューズ上部
電極、５７はアモルファスシリコンからなるアンチヒュ
ーズ層５５を酸化処理することにより形成したシリコン
酸化層、５８は第１の金属配線層５３と第２の金属配線
層５９を電気的に絶縁するための二酸化シリコンからな
る層間絶縁膜、５９はアルミニウム合金からなる第２の
金属配線層（上部金属配線層）である。
２の実施の形態のアンチヒューズ素子について、図面を
参照しながら説明する。図８はこの発明の第２の実施の
形態のアンチヒューズ素子の断面構造図である。図８に
おいて、５１はシリコン基板、５２はシリコン酸化膜、
５３はアルミニウム合金からなる第１の金属配線層（下
部金属配線層）、５４はＴｉＮからなるアンチヒューズ
下部電極、５５はアモルファスシリコンからなるアンチ
ヒューズ層、５６はＴｉＮからなるアンチヒューズ上部
電極、５７はアモルファスシリコンからなるアンチヒュ
ーズ層５５を酸化処理することにより形成したシリコン
酸化層、５８は第１の金属配線層５３と第２の金属配線
層５９を電気的に絶縁するための二酸化シリコンからな
る層間絶縁膜、５９はアルミニウム合金からなる第２の
金属配線層（上部金属配線層）である。
【００２６】この第２の実施の形態のアンチヒューズ素
子の構成を説明する。図８において、第１の金属配線層
５３および第２の金属配線層５９は、半導体集積回路の
回路要素である。また、第１の金属配線層５３および第
２の金属配線層５９は、アンチヒューズが形成されてい
る部位および回路設計上必要とされた接点以外の範囲で
は、層間絶縁膜５８により絶縁されている。
子の構成を説明する。図８において、第１の金属配線層
５３および第２の金属配線層５９は、半導体集積回路の
回路要素である。また、第１の金属配線層５３および第
２の金属配線層５９は、アンチヒューズが形成されてい
る部位および回路設計上必要とされた接点以外の範囲で
は、層間絶縁膜５８により絶縁されている。
【００２７】ＴｉＮからなるアンチヒューズ下部電極５
４は、第１の金属配線層５３上にあり、その下部全面で
第１の金属配線層５３に接している。ＴｉＮからなるア
ンチヒューズ上部電極５６は、その上部全面で第２の金
属配線層５９に接している。アンチヒューズ層５５は、
下部電極５４と上部電極５６の間にあり、上部全面で上
部電極５６と接し、下部全面で下部電極５４と接してお
り、第１の金属配線層５３と第２の金属配線層５９間を
絶縁している。また、アンチヒューズ層５５の側壁もシ
リコン酸化層５７で覆われ、第１の金属配線層５３と第
２の金属配線層５９間を絶縁している。
４は、第１の金属配線層５３上にあり、その下部全面で
第１の金属配線層５３に接している。ＴｉＮからなるア
ンチヒューズ上部電極５６は、その上部全面で第２の金
属配線層５９に接している。アンチヒューズ層５５は、
下部電極５４と上部電極５６の間にあり、上部全面で上
部電極５６と接し、下部全面で下部電極５４と接してお
り、第１の金属配線層５３と第２の金属配線層５９間を
絶縁している。また、アンチヒューズ層５５の側壁もシ
リコン酸化層５７で覆われ、第１の金属配線層５３と第
２の金属配線層５９間を絶縁している。
【００２８】以下にこの発明の第２の実施の形態におけ
るアンチヒューズ素子の製造方法を説明する。図９〜図
１３はこの発明の第２の実施の形態のアンチヒューズ素
子の製造工程を示す工程断面図である。まず、シリコン
基板５１上に常圧ＣＶＤ法によりボロンリンを含むシリ
コン酸化膜５２を約７００ｎｍ堆積し、９００℃，３０
分の溶融平坦化を行う。次にシリコン酸化膜５２上にス
パッタリング法により、アルミニウム；９９％，銅；１
％の組成で、アルミニウム合金膜５３ａを４００ｎｍ程
度堆積し、引き続きスパッタリング法によりＴｉＮ膜５
４ａを３００ｎｍ程度堆積する。プラズマＣＶＤ法によ
り、ＳｉＨ4 ガスとＡｒガスを用い、堆積温度４００
℃、堆積圧力５．０Ｔｏｒｒ、ＲＦ電力８０Ｗの堆積条
件でアモルファスシリコン膜５５ａを２００ｎｍ程度堆
積する。次にスパッタリング法によりＴｉＮ膜５６ａを
３００ｎｍ程度堆積する（図９）。
るアンチヒューズ素子の製造方法を説明する。図９〜図
１３はこの発明の第２の実施の形態のアンチヒューズ素
子の製造工程を示す工程断面図である。まず、シリコン
基板５１上に常圧ＣＶＤ法によりボロンリンを含むシリ
コン酸化膜５２を約７００ｎｍ堆積し、９００℃，３０
分の溶融平坦化を行う。次にシリコン酸化膜５２上にス
パッタリング法により、アルミニウム；９９％，銅；１
％の組成で、アルミニウム合金膜５３ａを４００ｎｍ程
度堆積し、引き続きスパッタリング法によりＴｉＮ膜５
４ａを３００ｎｍ程度堆積する。プラズマＣＶＤ法によ
り、ＳｉＨ4 ガスとＡｒガスを用い、堆積温度４００
℃、堆積圧力５．０Ｔｏｒｒ、ＲＦ電力８０Ｗの堆積条
件でアモルファスシリコン膜５５ａを２００ｎｍ程度堆
積する。次にスパッタリング法によりＴｉＮ膜５６ａを
３００ｎｍ程度堆積する（図９）。
【００２９】次に、アルミニウム合金膜５３ａ上に堆積
されたＴｉＮ膜５４ａとアモルファスシリコン膜５５ａ
とＴｉＮ膜５６ａとを、公知のフォトリソグラフィによ
り所定の箇所にレジストパタンを形成し、リアクティブ
イオンエッチング法によりＣＨＦ3 、ＣＦ4 、ＳＦ6 、
Ｈｅの混合ガスを用いてエッチングして、アルミニウム
合金膜５３ａ上に、ＴｉＮ膜からなるアンチヒューズ下
部電極５４とアモルファスシリコンからなるアンチヒュ
ーズ層５５とＴｉＮからなるアンチヒューズ上部電極５
６とを形成する。この際アルミニウム合金膜５３ａは弗
素系のプラズマやラジカルでは殆どエッチングされない
で残る。次に、Ｏ2 ガス流量１００ｓｃｃｍ、圧力４．
０Ｔｏｒｒ、ＲＦ電力１００ｗの条件で５分間のＯ2 プ
ラズマ処理を行い、アンチヒューズ層５５の側壁にシリ
コン酸化層５７を形成する（図１０）。
されたＴｉＮ膜５４ａとアモルファスシリコン膜５５ａ
とＴｉＮ膜５６ａとを、公知のフォトリソグラフィによ
り所定の箇所にレジストパタンを形成し、リアクティブ
イオンエッチング法によりＣＨＦ3 、ＣＦ4 、ＳＦ6 、
Ｈｅの混合ガスを用いてエッチングして、アルミニウム
合金膜５３ａ上に、ＴｉＮ膜からなるアンチヒューズ下
部電極５４とアモルファスシリコンからなるアンチヒュ
ーズ層５５とＴｉＮからなるアンチヒューズ上部電極５
６とを形成する。この際アルミニウム合金膜５３ａは弗
素系のプラズマやラジカルでは殆どエッチングされない
で残る。次に、Ｏ2 ガス流量１００ｓｃｃｍ、圧力４．
０Ｔｏｒｒ、ＲＦ電力１００ｗの条件で５分間のＯ2 プ
ラズマ処理を行い、アンチヒューズ層５５の側壁にシリ
コン酸化層５７を形成する（図１０）。
【００３０】次に、アルミニウム合金膜５３ａを、公知
のフォトリソグラフ技術を用いて所定の箇所にレジスト
パタンを形成し、リアクティブイオンエッチング法によ
りＣｌ2 、ＢＣｌ3 、Ｎ2 の混合ガスを用いてエッチン
グを行い、シリコン酸化膜５２上にアルミニウム合金か
らなる第１の金属配線層５３を形成する（図１１）。次
に、第１の金属配線層５３，下部電極５４，アンチヒュ
ーズ層５５，上部電極５６およびシリコン酸化層５７を
形成した基板上に、プラズマＣＶＤ法により、Ｓｉ（Ｏ
Ｃ2 Ｈ5 ）4 ガスとＯ2 ガスを用いて二酸化シリコンを
２０００ｎｍ程度堆積し、層間絶縁膜５８を形成する
（図１２）。
のフォトリソグラフ技術を用いて所定の箇所にレジスト
パタンを形成し、リアクティブイオンエッチング法によ
りＣｌ2 、ＢＣｌ3 、Ｎ2 の混合ガスを用いてエッチン
グを行い、シリコン酸化膜５２上にアルミニウム合金か
らなる第１の金属配線層５３を形成する（図１１）。次
に、第１の金属配線層５３，下部電極５４，アンチヒュ
ーズ層５５，上部電極５６およびシリコン酸化層５７を
形成した基板上に、プラズマＣＶＤ法により、Ｓｉ（Ｏ
Ｃ2 Ｈ5 ）4 ガスとＯ2 ガスを用いて二酸化シリコンを
２０００ｎｍ程度堆積し、層間絶縁膜５８を形成する
（図１２）。
【００３１】次に、公知のレジストエッチバック技術を
用いて、層間絶縁膜５８をエッチングして平坦化し、上
部電極５６の表面を露出させる（図１３）。次に、スパ
ッタリング法により、アルミニウム；９９％，銅；１％
の組成で、アルミニウム合金膜を４００ｎｍ程度堆積す
る。続いて、この堆積したアルミニウム合金膜をマスキ
ングしかつエッチングすることにより、層間絶縁膜５８
上および上部電極５６上に第２の金属配線層５９を形成
し、アンチヒューズ素子が完成する（図８）。
用いて、層間絶縁膜５８をエッチングして平坦化し、上
部電極５６の表面を露出させる（図１３）。次に、スパ
ッタリング法により、アルミニウム；９９％，銅；１％
の組成で、アルミニウム合金膜を４００ｎｍ程度堆積す
る。続いて、この堆積したアルミニウム合金膜をマスキ
ングしかつエッチングすることにより、層間絶縁膜５８
上および上部電極５６上に第２の金属配線層５９を形成
し、アンチヒューズ素子が完成する（図８）。
【００３２】図１４に、このように製造した第２の実施
の形態のアンチヒューズ素子の絶縁破壊電圧分布（耐圧
分布）を示す。この図１４によれば、図２４に示す従来
例に比べ、絶縁破壊電圧のばらつきが低減し、良好な耐
圧分布が得られることがわかる。以上のようにこの第２
の実施の形態によれば、アンチヒューズ層５５を下部電
極５４上の全面に形成しているため、従来例のようにア
ンチヒューズコンタクト凹部１５（図２３参照）の底部
や側壁部でアンチヒューズ層１６（図２３参照）の膜厚
がばらつくという問題が発生しない。また、アンチヒュ
ーズ層５５の側壁もシリコン酸化層５７で覆われている
ため、アンチヒューズ層５５の表面のリーク電流の影響
を受けない。したがって、アンチヒューズ層５５の膜厚
ばらつきの抑制と表面リーク電流の抑制によって、アン
チヒューズ層５５の絶縁破壊電圧が安定し、良好なプロ
グラミング特性および高信頼性を有するアンチヒューズ
素子を得ることができる。また、アンチヒューズ層５５
がない部分の第１の金属配線層５３と第２の金属配線層
５９間の層間絶縁膜５８の膜厚は充分厚いため、この実
施の形態のアンチヒューズ素子を応用した半導体装置の
配線間の寄生容量による計算速度低下は問題にはならな
い。
の形態のアンチヒューズ素子の絶縁破壊電圧分布（耐圧
分布）を示す。この図１４によれば、図２４に示す従来
例に比べ、絶縁破壊電圧のばらつきが低減し、良好な耐
圧分布が得られることがわかる。以上のようにこの第２
の実施の形態によれば、アンチヒューズ層５５を下部電
極５４上の全面に形成しているため、従来例のようにア
ンチヒューズコンタクト凹部１５（図２３参照）の底部
や側壁部でアンチヒューズ層１６（図２３参照）の膜厚
がばらつくという問題が発生しない。また、アンチヒュ
ーズ層５５の側壁もシリコン酸化層５７で覆われている
ため、アンチヒューズ層５５の表面のリーク電流の影響
を受けない。したがって、アンチヒューズ層５５の膜厚
ばらつきの抑制と表面リーク電流の抑制によって、アン
チヒューズ層５５の絶縁破壊電圧が安定し、良好なプロ
グラミング特性および高信頼性を有するアンチヒューズ
素子を得ることができる。また、アンチヒューズ層５５
がない部分の第１の金属配線層５３と第２の金属配線層
５９間の層間絶縁膜５８の膜厚は充分厚いため、この実
施の形態のアンチヒューズ素子を応用した半導体装置の
配線間の寄生容量による計算速度低下は問題にはならな
い。
【００３３】〔第３の実施の形態〕次に、この発明の第
３の実施の形態のアンチヒューズ素子について、図面を
参照しながら説明する。図１５はこの発明の第３の実施
の形態のアンチヒューズ素子の断面構造図である。図１
５において、７１はシリコン基板、７２はシリコン酸化
膜、７３はアルミニウム合金からなる第１の金属配線層
（下部金属配線層）、７４はＴｉ／ＴｉＮ膜（Ｔｉ膜と
ＴｉＮ膜の積層膜）からなるアンチヒューズ下部電極、
７５はアモルファスシリコンからなるアンチヒューズ
層、７６はＴｉ／ＴｉＮ膜からなるアンチヒューズ上部
電極、７７はアモルファスシリコンからなるアンチヒュ
ーズ層７５を酸化処理することにより形成したシリコン
酸化層、７８は第１の金属配線層７３と第２の金属配線
層７９を電気的に絶縁するための二酸化シリコンからな
る層間絶縁膜、７９はアルミニウム合金からなる第２の
金属配線層（上部金属配線層）である。
３の実施の形態のアンチヒューズ素子について、図面を
参照しながら説明する。図１５はこの発明の第３の実施
の形態のアンチヒューズ素子の断面構造図である。図１
５において、７１はシリコン基板、７２はシリコン酸化
膜、７３はアルミニウム合金からなる第１の金属配線層
（下部金属配線層）、７４はＴｉ／ＴｉＮ膜（Ｔｉ膜と
ＴｉＮ膜の積層膜）からなるアンチヒューズ下部電極、
７５はアモルファスシリコンからなるアンチヒューズ
層、７６はＴｉ／ＴｉＮ膜からなるアンチヒューズ上部
電極、７７はアモルファスシリコンからなるアンチヒュ
ーズ層７５を酸化処理することにより形成したシリコン
酸化層、７８は第１の金属配線層７３と第２の金属配線
層７９を電気的に絶縁するための二酸化シリコンからな
る層間絶縁膜、７９はアルミニウム合金からなる第２の
金属配線層（上部金属配線層）である。
【００３４】この第３の実施の形態のアンチヒューズ素
子の構成を説明する。図１５において、第１の金属配線
層７３および第２の金属配線層７９は、半導体集積回路
の回路要素である。また、第１の金属配線層７３および
第２の金属配線層７９は、アンチヒューズが形成されて
いる部位および回路設計上必要とされた接点以外の範囲
では、層間絶縁膜７８により絶縁されている。
子の構成を説明する。図１５において、第１の金属配線
層７３および第２の金属配線層７９は、半導体集積回路
の回路要素である。また、第１の金属配線層７３および
第２の金属配線層７９は、アンチヒューズが形成されて
いる部位および回路設計上必要とされた接点以外の範囲
では、層間絶縁膜７８により絶縁されている。
【００３５】Ｔｉ／ＴｉＮ膜からなるアンチヒューズ下
部電極７４は、第１の金属配線層７３上にあり、その下
部全面のＴｉ膜で第１の金属配線層７３に接している。
Ｔｉ／ＴｉＮ膜からなるアンチヒューズ上部電極７６
は、その上部全面のＴｉ膜で第２の金属配線層７９に接
している。アンチヒューズ層７５は、下部電極７４と上
部電極７６との間にあり、上部全面で上部電極７６のＴ
ｉＮ膜と接し、下部全面で下部電極７４のＴｉＮ膜と接
しており、第１の金属配線層７３と第２の金属配線層７
９間を絶縁している。また、アンチヒューズ層７５の側
壁もシリコン酸化層７７で覆われ、第１の金属配線層７
３と第２の金属配線層７９間を絶縁している。
部電極７４は、第１の金属配線層７３上にあり、その下
部全面のＴｉ膜で第１の金属配線層７３に接している。
Ｔｉ／ＴｉＮ膜からなるアンチヒューズ上部電極７６
は、その上部全面のＴｉ膜で第２の金属配線層７９に接
している。アンチヒューズ層７５は、下部電極７４と上
部電極７６との間にあり、上部全面で上部電極７６のＴ
ｉＮ膜と接し、下部全面で下部電極７４のＴｉＮ膜と接
しており、第１の金属配線層７３と第２の金属配線層７
９間を絶縁している。また、アンチヒューズ層７５の側
壁もシリコン酸化層７７で覆われ、第１の金属配線層７
３と第２の金属配線層７９間を絶縁している。
【００３６】以下にこの発明の第３の実施の形態におけ
るアンチヒューズ素子の製造方法を説明する。図１６〜
図２０はこの発明の第３の実施の形態のアンチヒューズ
素子の製造工程を示す工程断面図である。まず、シリコ
ン基板７１上に常圧ＣＶＤ法によりボロンリンを含むシ
リコン酸化膜７２を約７００ｎｍ堆積し、９００℃，３
０分の溶融平坦化を行う。次にシリコン酸化膜７２上に
スパッタリング法により、アルミニウム；９９％，銅；
１％の組成で、アルミニウム合金膜７３ａを４００ｎｍ
程度堆積し、引き続きスパッタリング法により、Ｔｉ膜
の後さらにＴｉＮ膜を堆積したＴｉ／ＴｉＮ膜７４ａを
３００ｎｍ程度堆積する。プラズマＣＶＤ法により、Ｓ
ｉＨ4 ガスとＡｒガスを用い、堆積温度４００℃、堆積
圧力５．０Ｔｏｒｒ、ＲＦ電力８０Ｗの堆積条件でアモ
ルファスシリコン膜７５ａを２００ｎｍ程度堆積する。
次にスパッタリング法により、ＴｉＮ膜の後さらにＴｉ
膜を堆積したＴｉ／ＴｉＮ膜７６ａを３００ｎｍ程度堆
積する（図１６）。
るアンチヒューズ素子の製造方法を説明する。図１６〜
図２０はこの発明の第３の実施の形態のアンチヒューズ
素子の製造工程を示す工程断面図である。まず、シリコ
ン基板７１上に常圧ＣＶＤ法によりボロンリンを含むシ
リコン酸化膜７２を約７００ｎｍ堆積し、９００℃，３
０分の溶融平坦化を行う。次にシリコン酸化膜７２上に
スパッタリング法により、アルミニウム；９９％，銅；
１％の組成で、アルミニウム合金膜７３ａを４００ｎｍ
程度堆積し、引き続きスパッタリング法により、Ｔｉ膜
の後さらにＴｉＮ膜を堆積したＴｉ／ＴｉＮ膜７４ａを
３００ｎｍ程度堆積する。プラズマＣＶＤ法により、Ｓ
ｉＨ4 ガスとＡｒガスを用い、堆積温度４００℃、堆積
圧力５．０Ｔｏｒｒ、ＲＦ電力８０Ｗの堆積条件でアモ
ルファスシリコン膜７５ａを２００ｎｍ程度堆積する。
次にスパッタリング法により、ＴｉＮ膜の後さらにＴｉ
膜を堆積したＴｉ／ＴｉＮ膜７６ａを３００ｎｍ程度堆
積する（図１６）。
【００３７】次に、アルミニウム合金膜７３ａ上に堆積
されたＴｉ／ＴｉＮ膜７４ａとアモルファスシリコン膜
７５ａとＴｉ／ＴｉＮ膜７６ａを、公知のフォトリソグ
ラフィにより所定の箇所にレジストパタンを形成し、リ
アクティブイオンエッチング法によりＣＨＦ3 、Ｃ
Ｆ4 、ＳＦ6 、Ｈｅの混合ガスを用いてエッチングし
て、アルミニウム合金膜７３ａ上に、Ｔｉ／ＴｉＮ膜か
らなるアンチヒューズ下部電極７４とアモルファスシリ
コンからなるアンチヒューズ層７５とＴｉ／ＴｉＮ膜か
らなるアンチヒューズ上部電極７６とを形成する。この
際アルミニウム合金膜７３ａは弗素系のプラズマやラジ
カルでは殆どエッチングされないで残る。次に、Ｏ2 ガ
ス流量１００ｓｃｃｍ、圧力４．０Ｔｏｒｒ、ＲＦ電力
１００ｗの条件で５分間のＯ2 プラズマ処理を行い、ア
ンチヒューズ層７５の側壁にシリコン酸化層７７を形成
する（図１７）。
されたＴｉ／ＴｉＮ膜７４ａとアモルファスシリコン膜
７５ａとＴｉ／ＴｉＮ膜７６ａを、公知のフォトリソグ
ラフィにより所定の箇所にレジストパタンを形成し、リ
アクティブイオンエッチング法によりＣＨＦ3 、Ｃ
Ｆ4 、ＳＦ6 、Ｈｅの混合ガスを用いてエッチングし
て、アルミニウム合金膜７３ａ上に、Ｔｉ／ＴｉＮ膜か
らなるアンチヒューズ下部電極７４とアモルファスシリ
コンからなるアンチヒューズ層７５とＴｉ／ＴｉＮ膜か
らなるアンチヒューズ上部電極７６とを形成する。この
際アルミニウム合金膜７３ａは弗素系のプラズマやラジ
カルでは殆どエッチングされないで残る。次に、Ｏ2 ガ
ス流量１００ｓｃｃｍ、圧力４．０Ｔｏｒｒ、ＲＦ電力
１００ｗの条件で５分間のＯ2 プラズマ処理を行い、ア
ンチヒューズ層７５の側壁にシリコン酸化層７７を形成
する（図１７）。
【００３８】次に、アルミニウム合金膜７３ａを、公知
のフォトリソグラフ技術を用いて所定の箇所にレジスト
パタンを形成し、リアクティブイオンエッチング法によ
りＣｌ2 、ＢＣｌ3 、Ｎ2 の混合ガスを用いてエッチン
グを行い、シリコン酸化膜７２上にアルミニウム合金か
らなる第１の金属配線層７３を形成する（図１８）。次
に、第１の金属配線層７３，下部電極７４，アンチヒュ
ーズ層７５，上部電極７６およびシリコン酸化層７７を
形成した基板上に、プラズマＣＶＤ法により、Ｓｉ（Ｏ
Ｃ2 Ｈ5 ）4 ガスとＯ2 ガスを用いて二酸化シリコンを
２０００ｎｍ程度堆積し、層間絶縁膜７８を形成する
（図１９）。
のフォトリソグラフ技術を用いて所定の箇所にレジスト
パタンを形成し、リアクティブイオンエッチング法によ
りＣｌ2 、ＢＣｌ3 、Ｎ2 の混合ガスを用いてエッチン
グを行い、シリコン酸化膜７２上にアルミニウム合金か
らなる第１の金属配線層７３を形成する（図１８）。次
に、第１の金属配線層７３，下部電極７４，アンチヒュ
ーズ層７５，上部電極７６およびシリコン酸化層７７を
形成した基板上に、プラズマＣＶＤ法により、Ｓｉ（Ｏ
Ｃ2 Ｈ5 ）4 ガスとＯ2 ガスを用いて二酸化シリコンを
２０００ｎｍ程度堆積し、層間絶縁膜７８を形成する
（図１９）。
【００３９】次に、公知のレジストエッチバック技術を
用いて、層間絶縁膜７８をエッチングして平坦化し、上
部電極７６の表面を露出させる（図２０）。次に、スパ
ッタリング法により、アルミニウム；９９％，銅；１％
の組成で、アルミニウム合金膜を４００ｎｍ程度堆積す
る。続いて、この堆積したアルミニウム合金膜をマスキ
ングしかつエッチングすることにより、層間絶縁膜７８
上および上部電極７６上に第２の金属配線層７９を形成
し、アンチヒューズ素子が完成する（図１５）。
用いて、層間絶縁膜７８をエッチングして平坦化し、上
部電極７６の表面を露出させる（図２０）。次に、スパ
ッタリング法により、アルミニウム；９９％，銅；１％
の組成で、アルミニウム合金膜を４００ｎｍ程度堆積す
る。続いて、この堆積したアルミニウム合金膜をマスキ
ングしかつエッチングすることにより、層間絶縁膜７８
上および上部電極７６上に第２の金属配線層７９を形成
し、アンチヒューズ素子が完成する（図１５）。
【００４０】すなわち、前述した第２の実施の形態では
下部電極５４と上部電極５６をＴｉＮ膜で形成していた
が、この第３の実施の形態は、下部電極７４と上部電極
７６を、アンチヒューズ層７５と接する側にＴｉＮ膜を
形成し、アンチヒューズ層７５と接しない側にＴｉ膜を
形成したＴｉ／ＴｉＮ膜で形成している。図２１に、第
３の実施の形態のアンチヒューズ素子におけるアンチヒ
ューズ層７５の下部電極７４とのコンタクト径とプログ
ラミング後のＯＮ（オン）抵抗との関係（図２１のＴｉ
／ＴｉＮ電極）、および第２の実施の形態のアンチヒュ
ーズ素子におけるアンチヒューズ層５５の下部電極５４
とのコンタクト径とプログラミング後のＯＮ（オン）抵
抗との関係（図２１のＴｉＮ電極）を示す。図２１か
ら、第３の実施の形態のように、下部電極７４と上部電
極７６にＴｉ膜を含む積層膜とすることによりＯＮ抵抗
が低下していることがわかる。なお、Ｔｉ膜をアンチヒ
ューズ層７５と接する側に形成するとすれば、反応によ
り絶縁破壊電圧がばらついてしまうことになる。
下部電極５４と上部電極５６をＴｉＮ膜で形成していた
が、この第３の実施の形態は、下部電極７４と上部電極
７６を、アンチヒューズ層７５と接する側にＴｉＮ膜を
形成し、アンチヒューズ層７５と接しない側にＴｉ膜を
形成したＴｉ／ＴｉＮ膜で形成している。図２１に、第
３の実施の形態のアンチヒューズ素子におけるアンチヒ
ューズ層７５の下部電極７４とのコンタクト径とプログ
ラミング後のＯＮ（オン）抵抗との関係（図２１のＴｉ
／ＴｉＮ電極）、および第２の実施の形態のアンチヒュ
ーズ素子におけるアンチヒューズ層５５の下部電極５４
とのコンタクト径とプログラミング後のＯＮ（オン）抵
抗との関係（図２１のＴｉＮ電極）を示す。図２１か
ら、第３の実施の形態のように、下部電極７４と上部電
極７６にＴｉ膜を含む積層膜とすることによりＯＮ抵抗
が低下していることがわかる。なお、Ｔｉ膜をアンチヒ
ューズ層７５と接する側に形成するとすれば、反応によ
り絶縁破壊電圧がばらついてしまうことになる。
【００４１】以上のようにこの第３の実施の形態によれ
ば、アンチヒューズ層７５を下部電極７４上の全面に形
成しているため、従来例のようにアンチヒューズコンタ
クト凹部１５（図２３参照）の底部や側壁部でアンチヒ
ューズ層１６（図２３参照）の膜厚がばらつくという問
題が発生しない。また、アンチヒューズ層７５の側壁も
シリコン酸化層７７で覆われているため、アンチヒュー
ズ層７５の表面のリーク電流の影響を受けない。また、
下部電極７４と上部電極７６はＴｉ／ＴｉＮ膜からな
り、下部電極７４と上部電極７６のＴｉは、アンチヒュ
ーズ層７５を絶縁破壊によりプログラミングする際に容
易にアンチヒューズ層７５のアモルファスシリコンと反
応してシリサイドを形成して、図２１に示すようにＯＮ
（オン）抵抗を下げる。また、下部電極７４と上部電極
７６のＴｉＮは、Ｔｉまたはアモルファスシリコンとア
ルミニウム合金から構成される金属配線層が直接接する
ことによるアロイ形成の反応を抑制する。したがって、
アンチヒューズ層７５の膜厚ばらつきの抑制と表面リー
ク電流の抑制によって、アンチヒューズ層７５の絶縁破
壊電圧が安定し、下部電極７４と上部電極７６のＴｉに
よりＯＮ抵抗が低下し、良好なプログラミング特性およ
び高信頼性を有するアンチヒューズ素子を得ることがで
きる。また、アンチヒューズ層７５がない部分の第１の
金属配線層７３と第２の金属配線層７９間の層間絶縁膜
７８の膜厚は充分厚いため、この実施の形態のアンチヒ
ューズ素子を応用した半導体装置の配線間の寄生容量に
よる計算速度低下は問題にはならない。
ば、アンチヒューズ層７５を下部電極７４上の全面に形
成しているため、従来例のようにアンチヒューズコンタ
クト凹部１５（図２３参照）の底部や側壁部でアンチヒ
ューズ層１６（図２３参照）の膜厚がばらつくという問
題が発生しない。また、アンチヒューズ層７５の側壁も
シリコン酸化層７７で覆われているため、アンチヒュー
ズ層７５の表面のリーク電流の影響を受けない。また、
下部電極７４と上部電極７６はＴｉ／ＴｉＮ膜からな
り、下部電極７４と上部電極７６のＴｉは、アンチヒュ
ーズ層７５を絶縁破壊によりプログラミングする際に容
易にアンチヒューズ層７５のアモルファスシリコンと反
応してシリサイドを形成して、図２１に示すようにＯＮ
（オン）抵抗を下げる。また、下部電極７４と上部電極
７６のＴｉＮは、Ｔｉまたはアモルファスシリコンとア
ルミニウム合金から構成される金属配線層が直接接する
ことによるアロイ形成の反応を抑制する。したがって、
アンチヒューズ層７５の膜厚ばらつきの抑制と表面リー
ク電流の抑制によって、アンチヒューズ層７５の絶縁破
壊電圧が安定し、下部電極７４と上部電極７６のＴｉに
よりＯＮ抵抗が低下し、良好なプログラミング特性およ
び高信頼性を有するアンチヒューズ素子を得ることがで
きる。また、アンチヒューズ層７５がない部分の第１の
金属配線層７３と第２の金属配線層７９間の層間絶縁膜
７８の膜厚は充分厚いため、この実施の形態のアンチヒ
ューズ素子を応用した半導体装置の配線間の寄生容量に
よる計算速度低下は問題にはならない。
【００４２】なお、第３の実施の形態では、下部電極７
４と上部電極７６の両方をＴｉ／ＴｉＮ膜としたが、い
ずれか一方をＴｉ／ＴｉＮ膜としてもそれによるある程
度の前述した効果は得られる。また、第１の実施の形態
における下部電極３４と上部電極３６のうち少なくとも
一方をＴｉ／ＴｉＮ膜としてもそれによる効果は得られ
る。
４と上部電極７６の両方をＴｉ／ＴｉＮ膜としたが、い
ずれか一方をＴｉ／ＴｉＮ膜としてもそれによるある程
度の前述した効果は得られる。また、第１の実施の形態
における下部電極３４と上部電極３６のうち少なくとも
一方をＴｉ／ＴｉＮ膜としてもそれによる効果は得られ
る。
【００４３】なお、上記実施の形態では、アンチヒュー
ズ層３５，５５，７５をアモルファスシリコンで形成し
たが、アモルファスシリコンを含む絶縁膜であればよ
い。
ズ層３５，５５，７５をアモルファスシリコンで形成し
たが、アモルファスシリコンを含む絶縁膜であればよ
い。
【００４４】
【発明の効果】以上のようにこの発明によれば、下部金
属配線層と上部金属配線層との間に、下部電極とアンチ
ヒューズ層と上部電極とを平行な積層構造として設ける
ことにより、アンチヒューズ層は、従来のように凹部に
形成されるのではなく、平坦な下部電極上に形成される
ため、アンチヒューズ層に用いられている絶縁膜の堆積
膜厚のばらつきを抑制でき、アンチヒューズ層の絶縁破
壊電圧のばらつきを低減できる。
属配線層と上部金属配線層との間に、下部電極とアンチ
ヒューズ層と上部電極とを平行な積層構造として設ける
ことにより、アンチヒューズ層は、従来のように凹部に
形成されるのではなく、平坦な下部電極上に形成される
ため、アンチヒューズ層に用いられている絶縁膜の堆積
膜厚のばらつきを抑制でき、アンチヒューズ層の絶縁破
壊電圧のばらつきを低減できる。
【００４５】さらに、アンチヒューズ層の側壁のアモル
ファスシリコンを酸化したことにより、アンチヒューズ
層の表面のリーク電流の影響を受けず、アンチヒューズ
層の絶縁破壊電圧のばらつきをより低減できる。さらに
また、下部電極および上部電極のうち少なくとも一方
を、アンチヒューズ層と接する側に形成したＴｉＮ膜
と、アンチヒューズ層の反対側に形成したＴｉ膜との積
層膜で形成することにより、電極に含まれるＴｉはアン
チヒューズ層を絶縁破壊によりプログラミングする際に
容易にアモルファスシリコンと反応してシリサイドを形
成し、ＯＮ（オン）抵抗を下げ、電極に含まれるＴｉＮ
はアロイ形成の反応を抑制する。
ファスシリコンを酸化したことにより、アンチヒューズ
層の表面のリーク電流の影響を受けず、アンチヒューズ
層の絶縁破壊電圧のばらつきをより低減できる。さらに
また、下部電極および上部電極のうち少なくとも一方
を、アンチヒューズ層と接する側に形成したＴｉＮ膜
と、アンチヒューズ層の反対側に形成したＴｉ膜との積
層膜で形成することにより、電極に含まれるＴｉはアン
チヒューズ層を絶縁破壊によりプログラミングする際に
容易にアモルファスシリコンと反応してシリサイドを形
成し、ＯＮ（オン）抵抗を下げ、電極に含まれるＴｉＮ
はアロイ形成の反応を抑制する。
【００４６】以上のように、アンチヒューズ層の絶縁破
壊電圧のばらつきを低減でき、良好なプログラミング特
性および高信頼性を有するアンチヒューズ素子を実現す
ることが可能となる。
壊電圧のばらつきを低減でき、良好なプログラミング特
性および高信頼性を有するアンチヒューズ素子を実現す
ることが可能となる。
【図１】この発明の第１の実施の形態のアンチヒューズ
素子の断面構造図である。
素子の断面構造図である。
【図２】同実施の形態のアンチヒューズ素子の製造工程
を示す工程断面図である。
を示す工程断面図である。
【図３】同実施の形態のアンチヒューズ素子の製造工程
を示す工程断面図である。
を示す工程断面図である。
【図４】同実施の形態のアンチヒューズ素子の製造工程
を示す工程断面図である。
を示す工程断面図である。
【図５】同実施の形態のアンチヒューズ素子の製造工程
を示す工程断面図である。
を示す工程断面図である。
【図６】同実施の形態のアンチヒューズ素子の製造工程
を示す工程断面図である。
を示す工程断面図である。
【図７】同実施の形態のアンチヒューズ素子の耐圧分布
を示す図である。
を示す図である。
【図８】この発明の第２の実施の形態のアンチヒューズ
素子の断面構造図である。
素子の断面構造図である。
【図９】同実施の形態のアンチヒューズ素子の製造工程
を示す工程断面図である。
を示す工程断面図である。
【図１０】同実施の形態のアンチヒューズ素子の製造工
程を示す工程断面図である。
程を示す工程断面図である。
【図１１】同実施の形態のアンチヒューズ素子の製造工
程を示す工程断面図である。
程を示す工程断面図である。
【図１２】同実施の形態のアンチヒューズ素子の製造工
程を示す工程断面図である。
程を示す工程断面図である。
【図１３】同実施の形態のアンチヒューズ素子の製造工
程を示す工程断面図である。
程を示す工程断面図である。
【図１４】同実施の形態のアンチヒューズ素子の耐圧分
布を示す図である。
布を示す図である。
【図１５】この発明の第３の実施の形態のアンチヒュー
ズ素子の断面構造図である。
ズ素子の断面構造図である。
【図１６】同実施の形態のアンチヒューズ素子の製造工
程を示す工程断面図である。
程を示す工程断面図である。
【図１７】同実施の形態のアンチヒューズ素子の製造工
程を示す工程断面図である。
程を示す工程断面図である。
【図１８】同実施の形態のアンチヒューズ素子の製造工
程を示す工程断面図である。
程を示す工程断面図である。
【図１９】同実施の形態のアンチヒューズ素子の製造工
程を示す工程断面図である。
程を示す工程断面図である。
【図２０】同実施の形態のアンチヒューズ素子の製造工
程を示す工程断面図である。
程を示す工程断面図である。
【図２１】同実施の形態のアンチヒューズ素子のＯＮ抵
抗を示す図である。
抗を示す図である。
【図２２】従来のアンチヒューズ素子の断面構造図であ
る。
る。
【図２３】従来のアンチヒューズ素子の製造工程を示す
工程断面図である。
工程断面図である。
【図２４】従来のアンチヒューズ素子の耐圧分布を示す
図である。
図である。
３１，５１，７１ シリコン基板 ３２，５２，７２ シリコン酸化膜 ３３，５３，７３ 第１の金属配線層 ３４，５４，７４ アンチヒューズ下部電極 ３５，５５，７５ アンチヒューズ層 ３６，５６，７６ アンチヒューズ上部電極 ３７，５８，７８ 層間絶縁膜 ３８，５９，７９ 第２の金属配線層 ５７，７７ シリコン酸化層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 湯淺 寛 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (6)
- 【請求項１】 層間絶縁膜を挟む下部金属配線層と上部
金属配線層との間に形成したアンチヒューズ素子であっ
て、 前記下部金属配線層上に形成した下部電極と、前記下部
電極上に形成したアモルファスシリコンを含む絶縁膜か
らなるアンチヒューズ層と、前記アンチヒューズ層と前
記上部金属配線層との間に形成した上部電極とを、平行
な積層構造として設けたことを特徴とするアンチヒュー
ズ素子。 - 【請求項２】 アンチヒューズ層の側壁のアモルファス
シリコンを酸化したことを特徴とする請求項１記載のア
ンチヒューズ素子。 - 【請求項３】 下部電極および上部電極のうち少なくと
も一方は、アンチヒューズ層と接する側に形成したＴｉ
Ｎ膜と、前記アンチヒューズ層の反対側に形成したＴｉ
膜との積層膜からなることを特徴とする請求項１または
２記載のアンチヒューズ素子。 - 【請求項４】 層間絶縁膜を挟む下部金属配線層と上部
金属配線層との間に形成したアンチヒューズ素子の製造
方法であって、 前記下部金属配線層上に下部電極となる第１の導電膜を
堆積する工程と、 前記第１の導電膜上にアンチヒューズ層となるアモルフ
ァスシリコンを含む絶縁膜を堆積する工程と、 前記絶縁膜上に上部電極となる第２の導電膜を堆積する
工程と、 前記第１の導電膜と前記絶縁膜と前記第２の導電膜とを
同時にエッチングして前記下部電極と前記アンチヒュー
ズ層と前記上部電極とを形成する工程と、 前記下部電極と前記アンチヒューズ層と前記上部電極と
を覆うように前記層間絶縁膜を堆積する工程と、 前記層間絶縁膜をエッチングして前記上部電極の上面を
露出させる工程と、 前記層間絶縁膜上および前記上部電極上に前記上部金属
配線層を形成する工程とを含むことを特徴とするアンチ
ヒューズ素子の製造方法。 - 【請求項５】 下部電極とアンチヒューズ層と上部電極
とを形成した後、前記アンチヒューズ層の側壁を酸化処
理する工程を設けたことを特徴とする請求項４記載のア
ンチヒューズ素子の製造方法。 - 【請求項６】 下部電極となる第１の導電膜および上部
電極となる第２の導電膜のうち少なくとも一方を、Ｔｉ
膜およびＴｉＮ膜の積層膜で形成するとともに、前記Ｔ
ｉＮ膜をアンチヒューズ層と接する側に形成することを
特徴とする請求項４または５記載のアンチヒューズ素子
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17349595A JPH0927548A (ja) | 1995-07-10 | 1995-07-10 | アンチヒューズ素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17349595A JPH0927548A (ja) | 1995-07-10 | 1995-07-10 | アンチヒューズ素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0927548A true JPH0927548A (ja) | 1997-01-28 |
Family
ID=15961579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17349595A Pending JPH0927548A (ja) | 1995-07-10 | 1995-07-10 | アンチヒューズ素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0927548A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856234A (en) * | 1993-09-14 | 1999-01-05 | Actel Corporation | Method of fabricating an antifuse |
| US12408563B1 (en) * | 2020-08-24 | 2025-09-02 | Synopsys, Inc. | Superconducting anti-fuse based field programmable gate array |
-
1995
- 1995-07-10 JP JP17349595A patent/JPH0927548A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856234A (en) * | 1993-09-14 | 1999-01-05 | Actel Corporation | Method of fabricating an antifuse |
| US12408563B1 (en) * | 2020-08-24 | 2025-09-02 | Synopsys, Inc. | Superconducting anti-fuse based field programmable gate array |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5300456A (en) | Metal-to-metal antifuse structure | |
| US5614765A (en) | Self aligned via dual damascene | |
| US20030094654A1 (en) | Method and semiconductor structure for implementing buried dual rail power distribution and integrated decoupling capacitance for silicon on insulator (SOI) devices | |
| CN1166055A (zh) | 导电体连线的制造方法 | |
| CA2239124A1 (en) | Semiconductor device having a metal-insulator-metal capacitor | |
| KR100480641B1 (ko) | 고 커패시턴스를 지니는 금속-절연체-금속 커패시터, 이를구비하는 집적회로 칩 및 이의 제조 방법 | |
| JP2000040746A (ja) | 半導体集積回路のフュ―ズの形成方法および半導体集積回路 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| US20020028552A1 (en) | Capacitor of semiconductor integrated circuit and its fabricating method | |
| US6218287B1 (en) | Method of fabricating a semiconductor structure | |
| JP3820003B2 (ja) | 薄膜キャパシタの製造方法 | |
| US6927142B2 (en) | Method for fabricating capacitor in semiconductor device | |
| JPH0927548A (ja) | アンチヒューズ素子およびその製造方法 | |
| JP3163761B2 (ja) | 集積回路装置 | |
| US6432771B1 (en) | DRAM and MOS transistor manufacturing | |
| JP2000252422A (ja) | 半導体装置及びその製造方法 | |
| KR20080092557A (ko) | 반도체소자의 배선 형성방법 | |
| US20020072154A1 (en) | Antifuse with improved radiation SEDR | |
| JPH10284604A (ja) | アンチヒューズ素子およびその製造方法 | |
| JPH0142147B2 (ja) | ||
| JPH0936236A (ja) | アンチヒューズ素子およびその製造方法 | |
| KR100562271B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
| JPH0851157A (ja) | アンチヒューズおよびアンチヒューズの製造方法 | |
| KR100523168B1 (ko) | 반도체 소자의 커패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20060214 Free format text: JAPANESE INTERMEDIATE CODE: A02 |