JPH0851245A - 垂直構造量子ウェル成分の電気的に制御可能なマトリクスを製造する方法 - Google Patents

垂直構造量子ウェル成分の電気的に制御可能なマトリクスを製造する方法

Info

Publication number
JPH0851245A
JPH0851245A JP7156067A JP15606795A JPH0851245A JP H0851245 A JPH0851245 A JP H0851245A JP 7156067 A JP7156067 A JP 7156067A JP 15606795 A JP15606795 A JP 15606795A JP H0851245 A JPH0851245 A JP H0851245A
Authority
JP
Japan
Prior art keywords
mirror
layer
quantum well
mask
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7156067A
Other languages
English (en)
Inventor
Yves Nissim
イブ、ニッサン
Marcel Bensoussan
マルセル、バンスーサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orange SA
France Telecom R&D SA
Original Assignee
France Telecom SA
Centre National dEtudes des Telecommunications CNET
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom SA, Centre National dEtudes des Telecommunications CNET filed Critical France Telecom SA
Publication of JPH0851245A publication Critical patent/JPH0851245A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/017—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2072—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by vacancy induced diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H01S5/3432—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs the whole junction comprising only (AI)GaAs

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Nonlinear Science (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【目的】 化合物III ／Ｖにもとづく量子ウェルヘテロ
構造から成る活性層により覆われた１個または交互に数
個の半導体薄膜層からなる下ブラッグミラーをエピタキ
シャル成長した基板から垂直構造の量子ウェル成分の電
機的に制御可能なマトリクスを製造する方法を提供す
る。 【構成】 ａ）活性量子ウェル層がそこに合金相互拡散
を生じさせることの出来る誘電体層で包まれる。 ｂ）この誘電体層（３）は自己整合マスク（４）をつく
るようにエッチングされる。 ｃ）この自己整合マスクにより覆われた基板はその活性
層内の合金相互拡散により変更された領域（７）をつく
るように熱処理される。 ｄ）下部ミラーとは逆にドーピングされた半導体材料内
の上記ミラーが非相互拡散活性ゾーンの領域に関し、上
記マスクの窪み内にエピタキシ成長により堆積される。 ｅ）上記誘電体層と接触する上記上記ミラーのエッジが
メタライズされる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は下部ブラッグ（Bragg ）
ミラーが“エピタキシャル成長された基板から垂直構成
の量子ウェル成分の電気的に制御可能なマトリクスを製
造するプロセスに関しており、このミラーは化合物 III
／Ｖを基本とする量子ウェルヘテロ構造から成る活性層
で覆われた１個または数個の半導体薄膜からなるもので
ある。
【０００２】
【従来の技術】光信号処理速度を増加させる手段として
の並行性（parallelism ）の研究は主として垂直構造を
もつマトリクス形の量子ウェル成分からなる、表面放出
レーザ、変調器において光双安定装置のような装置を実
現するという問題の研究である。この種のマトリクスの
製造およびそのマイクロ光電子機器としてのモノリシッ
クな集積は光学的な閉じ込みまたは電子的な閉じ込み、
または光吸収またはこれら三つの組合せを局所的につく
り出すように同一の面内で材料の性質を変えることが出
来なくてはならない。更にその成分の活性領域を励起す
るためにそれら垂直構造に金属接点を導入しなければな
らない。
【０００３】現代の技術によりもたらされる“エピタキ
シャル”薄膜成長の可能性は疑いもなくマイクロ光電子
工学における半導体装置についての量子ウェル構造の技
術範囲を拡大している。成長技術は今や薄膜成長を殆ど
単原子層まで制御しうる点に達している。高品質の量子
ウェルはかくして、幾何学的なパラメータ（成長中のマ
トリクスとはことなる原子面のウェルにおけるウェルの
厚さそしてまたはウェルの挿入）により、所定の応用に
ついて同族の材料（同一の成長ベース、同一のセル、同
一の成長条件）に所定の性質（禁制帯、オシレータ、強
度等）をつくることの出来る非常に急激なインターフェ
ースを伴なって得られる。しかしながら、この技術は２
Ｄ（２次元）特性、すなわち、成長軸に沿った制限され
た特性を与えるだけのアクセスをもたらすものである。
【０００４】これらヘテロ構造からマイクロ光電子成分
をマトリクス化することはその構造を横方向に整形する
ことから成る。これは一般に、製造しようとする成分に
よりきまる一連の技術的な段階、マスキング、エッチン
グ、エピタキシリカバリ、パッシベーション等、により
得られる。これらの技術は、垂直方向の電気的および光
学的な閉じ込みを行うために類似の材料（しかしながら
量子電気的および光学的性質を有する）と接触状態で置
くような垂直構成の成分に適用される。
【０００５】個々の垂直構造の成分は２個のブラッグミ
ラー（下および上）間にある活性層により構成される垂
直なキャビティ（サンプル表面への面に垂直）からなっ
ている。この活性層は半導体組成材料の交番でつくられ
る量子ウェルを含んでいる。これらミラーは極めて高い
反射率を有しそして、ブラッグ条件（ブラッグミラー）
による成分の動作波長によりきまる厚さを有する半導体
層の交番から構成される。電荷キャリアはこの成分の活
性領域に電気的に注入される。これらの構造は例えばＰ
ＩＮ型、すなわちＰ（上部ミラー）、Ｉ（キャビティ）
Ｎ（下部ミラー）、となる。この種の構造について電気
的な制御を得るためには、上下のミラーは別々に接触し
なければならない。下部ミラーの接点は基板を横切って
つくられる（基板の背面側が接地される）。基板が下部
ミラーと同じタイプであれば接触が確実になる。ここで
述べるケースではこの構造はｎ型である。上部ミラーは
各々のピクセルについて個々にメタライズされる。キャ
ビティの絶縁側はこれら二つの接点間の絶縁を可能にす
る。
【０００６】これら領域の夫々のドーピングはこのよう
にかなりのものとなりそしてこの構造の成長中に決定さ
れる。これら成分はマトリクスとしてつくられそして表
面放出レーザー、または増幅器、または変調器または双
安定光ゲートまたはこのタイプの装置の並置されたもの
または交互となったものであり、すべて電気的に空とさ
れる。
【０００７】電気的に制御可能な垂直構造をもつ成分
（ピクセル）のマトリクスをつくるための現在の技術は
二つある。
【０００８】− ピクセルマトリクスはリソグラフと反
応性イオンエッチングでつくることが出来る。この場
合、製造に時間がかかり（異る型式のいくつかの層で構
成される材料の数ミクロンの深さのところでのイオンエ
ッチング）、この製造はプラナーでなく、そして最後に
ピクセルの側面にパッシベーションを行わなくてはなら
ずこれは問題である。
【０００９】− ピクセルマトリクスはＢ．Ｇ．Ｓｆｅ
ｑ他、Ａｐｐｌ．Ｐｈｙ．Ｌｅｔｔ．６０，６０７，１
９９２によるイオン注入により接合された不規則合金に
より得ることが出来る。この場合、製造費用が高い（イ
オン注入）。更に、ピクセルの位置を限定する注入マス
クを次の技術段階に進む前に除去しなければならないた
めピクセルを位置ぎめするために相補的なシステム（例
えば蛍光カートグラフィ）を使用する必要がある。
【００１０】最後に、イオン注入技術は注入領域に構造
欠陥および不純物を導入することになる。この欠陥およ
び不純物はそれら構造の光学的性質の維持にとって有害
である。
【００１１】
【発明が解決しようとする課題】このように現在のこれ
ら構造を製造する技術は非常に複雑であり、最終装置の
コストに大きく影響する。大きなスケールでの信頼性が
高く且つ再現性の高い技術的プロセスの発明がこれらマ
トリクスの産業上の発展に重要である。
【００１２】本発明の目的は、電気的に制御可能な垂直
構造をつくる際の工程数を減少させるため、垂直構造成
分のマトリクス形のモノリシック集積を自己整合的に可
能にする簡単で多目的性を有する製造方法を提供するこ
とである。
【００１３】
【課題を解決するための手段】本発明によるプロセス
は、非ドープ量子ウェルヘテロ構造からなる活性層によ
り覆われた（エピタキシャル成長により）１個または数
個の半導体薄膜が交番されたものからなるドーピングさ
れたｎ（またはｐ）型の下プラグミラーがエピタキシャ
ル成長により形成されたドーピングされたｎ（または
ｐ）型基板から垂直構造の量子ウェル成分の電気的に制
御可能なマトリクスを製造するプロセスであって、 ａ） 活性量子ウェル層がその内で合金相互拡散を誘導
することの出来る誘電体層により覆われること、 ｂ）この誘電体層が、上記活性層の覆われない領域（そ
のまま残される）に対し自己整合マスクを区分する窪み
をつくるようにエッチングされること、 ｃ）自己整合マスクが覆われた基板が、元の状態（ピク
セル間領域）に対し変更された組成をもつ垂直構造領域
を合金相互拡散により活性層内につくると共にマトリク
ス形に非変更領域（ピクセル）をつくるように熱処理さ
れること、 ｄ）下部ミラー（この例ではドーピングされたｐ）に対
し逆の形式にドーピングされた半導体材料内の上部ミラ
ーが上記非変更領域（ピクセル）に対しマスクの窪み内
に選択的エピタキシにより堆積されること、 ｅ）上部ミラーのエッジ部が各ピクセルのミラーの中心
にピクセル入力およびピクセル出力用の開口を残すよう
にメタライズされること、 を特徴とする。
【００１４】
【作用】本発明によるプロセスは、誘電体層を合金相互
拡散を生じさせる手段としてばかりでなく選択的局所エ
ピタキシ用の自己整合マスクとしても使用する。
【００１５】また、この誘電体層は各ピクセルの上部ミ
ラーの接点用の金属化絶縁体として作用しそして電荷キ
ャリアの注入用の位置を決定する。
【００１６】この自己整合マスクで覆われたウェハは量
子ウェル活性層上に、アニール後にこの量子ウェルヘテ
ロ構造内の基板に対し垂直の組成変更を相互拡散により
導入することの出来る誘電体エンキャプシュラント（en
capsulant ）を堆積することによりつくられる。
【００１７】合金相互拡散を用いるこれら技術は“オプ
ティカル アンド クオンタム エレクトロニク”、ｖ
ｏｌ．２３（１９９１）の光電子工学用量子ウェルミキ
シングに対する特集、Ｄ．Ｇ．Ｄｅｐｐｅ他“ストリッ
プージオメトリ・クオンタム・ウェルヘテロストラクチ
ャ・ＡｌＧａＡｓ・レーザーズ・デファインド・バイ・
ディフェクト・ディフュージョン”、Ａｐｐｌ．Ｐｈｙ
ｓ．Ｌｅｔｔ．４９，５１０，１９８６およびＬ．Ｊ．
Ｇｕｉｄｏ他“エフェクト・オブ・ディエレクトリック
・エンキャプシュレーション・アンド・Ａｓオーバープ
レッシャ・オン・Ａｌ−Ｇａ・インタディフュージョン
・イン・ＡｌＧａＡｓ−ＧａＡｓ・クオンタム・ウェル
・ヘテロストラクチャ”Ｊ．ｏｆ Ａｐｐｌ．Ｐｈｙ
ｓ．，６１，１３２７，１９８７にすでに示されてい
る。
【００１８】従来技術と比較すると、この電気的に制御
可能なマトリクスをつくるプロセスは誘電体エンキャプ
シュラントを局所的な合金相互拡散により３次元パター
ンをつくるためのみならず上部ミラーの選択的な局所エ
ピタキシ用の自己整合マスクとしてそして上部ミラー上
の電気接点プラグとしての金属化絶縁体としても用いる
ことが可能である。
【００１９】与えられたエンキャプシュトラントにより
導入される相互拡散により導入される合金混合の度合を
変えることが可能である。この混合度の変化は、層の構
成を制御し及び（または）活性層上の誘電膜により導入
される機械的な張力を制御することにより得られるので
あり、この最後のパラメータ自体はエンキャプシュラン
トの厚さまでは組成により制御される。この変更を行う
ことの出来る材料は特許ＦＲ−Ｂ−２６０５６４７に示
されている。
【００２０】この層の堆積と厚さについての実験的条件
はエピタキシの実験的条件を考慮するように予め決定さ
れる。特に、化学量論および層の密度がエピタキシの中
の良好な機械的および化学的作用を許すようにするため
の注意を行うべきである。エピタキシ条件は一般に非常
に高い温度（＞７００℃）で水素化物および有機金属へ
さらすことである。この絶縁体の厚さは半導体ミラーの
厚さ以上となるように計算されねばならず、それにより
ピクセル全体の絶縁を行う。堆積条件は、エンキャプシ
ュラントが最良の絶縁体である、すなわちその抵抗率が
最大となるようにするものである。
【００２１】用語“負層”は量子ウェルヘテロ構造上に
堆積されそしてアニール後数ミクロンの深さでこの構造
の組成の変更を生じさせる誘電体薄膜を意味する。この
膜はｙをＳｉＯｘＮｙ−にもとづく層が負層として作用
しうるに充分に小さいものとしてＳｉｘＯｙまたはおそ
らくＳｉＯｘＮｙである。
【００２２】一つの有利な変更例によれば、誘電体エン
キャプシュラントはＳｉＯ−を主体とするものである。
【００２３】このエンキャプシュラントは、次にマトリ
クスの形で変更されるべきでない領域に関する窪みを決
定するために、リソグラフィおよびＲＩＥによりエッチ
ングされる。このように自己整合マスクにより覆われた
ウェハは、次に合金相互拡散現象によりそのパターンを
活性層に深く転写するために熱処理される。
【００２４】自己整合マスクで覆われた基板はマスクの
設計により異る、基板に直角の組成の分布領域を合金相
互拡散によりつくるために熱処理され、相互拡散されな
い活性層を有するピクセルマトリクスを発生する。
【００２５】エッチングされたウェハの熱処理は、与え
られたアニール温度に、相互拡散した領域と元の領域と
の間であることが望ましい禁制帯のエネルギーシフトに
もとづいて計算される時間（一般に８５０℃で４時間ま
で）だけ、このウェハを露呈することから成る。
【００２６】使用される二つのアニール形式は、ハロゲ
ンランプによる急速アニールと従来の標準的オーブン内
でのアニールである。急速アニールは約１０秒で８５０
℃（すなわち約１００℃／ｓｅｃ）となるような非常に
短い温度上昇時間であることおよび０から２０秒程度の
熱処理温度段階であることを特徴とする。従来のアニー
ルにおける温度上昇時間は５分程度であり、処理段階は
０から２０分の数倍までである。
【００２７】このアニール段階は一般に約８５０℃で行
われる。
【００２８】前の段階で限定された開口内に局部的な選
択エピタキシは、一般的な方法で行われる。しかしなが
ら充分小さい（＜１μｍ）ピクセルサイズをつくるよう
に、そして特に基板内に限定される相互拡散しない領域
のサイズを考慮するように方向ファセット（faceting）
（１１１）を避けるための注意が払われる。
【００２９】上部ミラーのドーピングは堆積中に決定さ
れる。これは一つの元素（またはドーパント）、例えば
炭素またはベリリウムを導入することで行われる。この
構造は自己整合されることに注意すべきである。この事
象後（エピタキシ後）に同一の元素を注入することでド
ーピングを行うことが出来る。
【００３０】本発明は一般にＧａＡｓまたはＩｎＰを基
本とする２元、３元または４元III/Ｖ族材料を用いたす
べての量子ウェルへテロ構造に適用することが出来る。
【００３１】また本発明は量子ウェル薄膜にも適用する
ことが出来る。
【００３２】本発明におけるこれら適当なヘテロ構造の
内、構造ＧａＡｓ／Ｇａ1-x ＡｌxＡｓ（０＜×＜１）
から形成される層が交番されたものに注目される。しか
しながら、このプロセスは他のヘテロ構造形式（ＧａＡ
ｓ／Ｇａ1-x Ｉｎx Ａｓ（０＜×＜１））にも拡張する
ことが出来る。
【００３３】次のヘテロ構造は垂直構造の活性領域の例
である。各層の厚さが１０ｎｍの１３０層のＧａＡｓ／
Ｇａ0.7 Ａｌ0.3 Ａｓ。ミラーの場合には１４層のＡｌ
Ａｓ／Ａｌ0.1 Ｇａ0.9 Ａｓを使用することが出来る。
【００３４】上部ミラーのエッジは隣接するピクセルに
ついての接触絶縁体としての誘電体層を用いることによ
りメタライズされる。
【００３５】
【実施例】図１（ａ）から図１（ｃ）において、１はヘ
テロ構造のドーピングされた基板ｎを示し、２はドーピ
ングされた下部ミラーｎを示し、３は量子ウェルにより
構成されるイントリンシック活性領域を示す。
【００３６】基板１上の下部ミラーと量子ウェル層
（２，３）の成長が標準的な技術により得られる（図１
（ａ））と、誘電体材料中の層４が量子ウェル層上に堆
積される。
【００３７】本発明によれば、堆積条件とこの層の厚さ
はエピタキシの実験的条件（温度、水素化合物および有
機金属レベル）を考慮するために予め決定される。更に
絶縁体の厚さはピクセルの上面全体に沿って絶縁性を維
持するように計算しなければならない。エンキャプシュ
ラントの堆積条件がこの層により与えられるピクセル間
の電気的絶縁を最大にするための特別な注意を払わなく
てはならない。
【００３８】堆積は例えば高速加熱による気相中での化
学堆積である。所望の堆積部分の形は標準的なフォトリ
ソグラフィおよびエッチング技術により得ることが出来
る。
【００３９】この誘電体層は窪み６を分離するマスク５
を構成するようにリソグラフィおよびＲＩＥによりエッ
チングされる。
【００４０】一旦堆積層が生成され、またマスクがエッ
チングされると、このサンプルは、マスク５に対する活
性領域３の領域内に、合金不規則性７をつくるために与
えられたアニール温度に定めらられた時間露呈すること
で熱処理される。
【００４１】使用される二つのアニール形式は、ハロゲ
ンランプによる急速アニールと従来の標準的なオーブン
内でのアニールである。急速アニールは約１０秒で８５
０℃（すなわち約１００℃／秒）となるような非常に短
い温度上昇時間および０から２０秒程度の熱処理温度段
階を特徴とする。従来のアニールにおける温度上昇時間
は５分程度であり、段階は０から２０分の２〜３倍まで
ある。
【００４２】層４の誘電材料はＳｉＯであるのが望まし
い。
【００４３】自己整合マスクの幾何学的形状により区分
される窪み６は半導体材料中に上部ミラーを構成するピ
クセル８をつくるように標準的なエピタキシ生成物で充
填される。この上部ミラー成長中にドーピングＰを行
う。
【００４４】必要であれば自己整合イオン注入をこのミ
ラーにおいて行い、オーミック接点を得るための濃度の
高いドーピング領域を限定する。金属化リング９が各ピ
クセルのまわりに配置され、絶縁体がピクセル間の絶縁
を行い（図２）、そして背面接点層１０が基板１の自由
面に堆積される。
【００４５】図３（ａ）によれば、誘電層１１は、ピク
セルの上部ミラー１２の横方向のエッジを覆わない極め
て薄い絶縁層のみを残すように化学選択エッチング（Ｈ
Ｆ溶液）により大部分除去される。次の段階はピクセル
間絶縁され、そして露出されたピクセルの上エッジの金
属化１３および背面接点層１４の堆積（図３（ｂ））で
ある。
【００４６】図４（ａ）によれば、この誘電体は選択性
化学エッチングにより完全に限定され、合金不規則性を
与えられた活性領域の領域７の上側１５並びにピクセル
のエッジ１６が露出される。
【００４７】ピクセル間の領域および上部ミラーは約１
０００オングストロームの厚さまでＲＩＥにより軽くエ
ッチングされる。成長中、このミラーと同じ厚さのバッ
ファ領域を残すような注意を行う（図４（ｂ））。次の
段階は、上部ミラーと活性領域のエッジの接触を可能に
するための接点の金属化１８（リソグラフィ、金属堆
積、除去）および背面接点層１９の堆積（図４（ｃ））
である。
【図面の簡単な説明】
【図１】本発明の一実施例によるエピタキシまでのプロ
セスを示す領域図である。
【図２】本発明の他の実施例によるプロセスを示す斜視
図である。
【図３】本発明のさらに他の実施例によるプロセスを示
す断面図である。
【図４】本発明のさらに他の実施例によるプロセスを示
す断面図である。
【符号の説明】
１ 基板 ２ 下部ミラー ３ 真性活性領域 ４ 誘電体層 ５ マスク ６ 窪み ７ 合金不規則性 ８ ピクセル ９ 金属化リング １０ 背面接点層 １１ 誘電体層 １２ 上部ミラー

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】量子ウェルヘテロ構造からなる活性エピタ
    キシャル層（３）で覆われた１個または交互となった数
    個の半導体薄膜層で構成されるドーピングｎ（または
    ｐ）された下部ミラー（２）をエピタキシにより堆積さ
    れ、 ドーピングされたｎ（またはｐ）基板（１）から垂直構
    造の量子ウエル成分の電気的に制御可能なマトリクスを
    製造する方法であって、 ａ）上記活性量子ウェル層は合金相互拡散を生じさせう
    る誘電体層（４）で覆われること、 ｂ）上記誘電体層（４）は上記活性層の覆われていない
    領域に対し窪み（６）を区分する自己整合マスク（５）
    をつくるようにエッチングされること、 ｃ）上記自己整合マスクで覆われた上記基板はもとの状
    態（ピクセル間領域）に対し偏光された組成を有する垂
    直方向に分割された領域（７）を合金相互拡散により上
    記活性領域内につくると共にマトリクス形の非変更領域
    （ピクセル）をつくるように熱処理されること、 ｄ）上記下部ミラーとは逆のドーピングされたｐ（また
    はｎ）型半導体内の上部ミラー（８）が上記マスクの上
    記、窪み内にエピタキシ成長により堆積されること、 ｅ）上記誘電体層と接触する上記ミラーのエッジは上記
    ピクセルの光学的入力および出力用の開口を各ピクセル
    の上にミラーの中心に残すようにメタライズされるこ
    と、 を特徴とする方法。
  2. 【請求項２】前記イントリンシック量子ウェル活性領域
    はＧａＡｓ／ＧａＡｌＡｓまたはＧａＡｓ／ＧａＩｎＡ
    ｓまたはＩｎＰ及びＧａＡｓ／ＩｎＧａＡｓＰであるこ
    とを特徴とする請求項１の方法。
  3. 【請求項３】前記誘電体マスクはＳｉＯベースであるこ
    とを特徴とする請求項１の方法。
  4. 【請求項４】前記上部ミラーはオーミック接点を確実に
    するためにイオン注入により高い濃度でドーピングされ
    ることを特徴とする請求項１乃至３の内の一の方法。
  5. 【請求項５】前記誘電体マスクの厚さは少なくとも前記
    上部ミラーの厚さに等しいことを特徴とする請求項１の
    方法。
  6. 【請求項６】前記上部ミラーの接点は前記誘電体マスク
    をピクセル間絶縁体として使用するように上記ピクセル
    のまわりのリングの形で堆積されることを特徴とする請
    求項１の方法。
  7. 【請求項７】メタライズを行う前に前記誘電体マスクの
    厚さの実質的な部分が除去され、そして前記金属層が前
    記上部ミラーの前記覆われていないエッジおよび側部に
    堆積され、残りの誘電体層がピクセル間の電気的絶縁体
    を確実なものとすることを特徴とする請求項１の方法。
  8. 【請求項８】メタライズを行う前に前記誘電体マスクお
    よび前記ピクセル間相互拡散層の一部が除去され、そし
    て前記金属層が前記上部ミラーのエッジと側部に堆積さ
    れ、残りの相互拡散（非ピクセル化）領域がピクセル間
    の電気的な絶縁を確実にすることを特徴とする請求項１
    の方法。
JP7156067A 1994-06-22 1995-06-22 垂直構造量子ウェル成分の電気的に制御可能なマトリクスを製造する方法 Pending JPH0851245A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9407640A FR2721752B1 (fr) 1994-06-22 1994-06-22 Procédé de réalisation d'une matrice de composants à puits quantiques de structure verticale cmmandable électriquement.
FR9407640 1994-06-22

Publications (1)

Publication Number Publication Date
JPH0851245A true JPH0851245A (ja) 1996-02-20

Family

ID=9464501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7156067A Pending JPH0851245A (ja) 1994-06-22 1995-06-22 垂直構造量子ウェル成分の電気的に制御可能なマトリクスを製造する方法

Country Status (5)

Country Link
US (1) US5534444A (ja)
EP (1) EP0689253B1 (ja)
JP (1) JPH0851245A (ja)
DE (1) DE69502347T2 (ja)
FR (1) FR2721752B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2721722B1 (fr) * 1994-06-22 1996-09-13 France Telecom Procédé de réalisation d'une matrice de composants à puits quantiques de structure verticale "tout optique".
GB0225586D0 (en) * 2002-11-02 2002-12-11 Intense Photonics Ltd Quantum well intermixing in semiconductor photonic devices
US10388641B2 (en) 2017-10-19 2019-08-20 Tectus Corporation Ultra-dense LED projector
WO2019079381A1 (en) * 2017-10-19 2019-04-25 Spy Eye, Llc ULTRA-DENSE LED PROJECTOR
US10768515B2 (en) 2017-12-12 2020-09-08 Tectus Corporation Method for manufacturing ultra-dense LED projector using thinned gallium nitride
US11721796B2 (en) 2021-03-29 2023-08-08 Tectus Corporation LED displays fabricated using hybrid bonding

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61222216A (ja) * 1985-03-28 1986-10-02 Canon Inc 超格子半導体の作製方法
FR2605647B1 (fr) 1986-10-27 1993-01-29 Nissim Yves Procede de depot en phase vapeur par flash thermique d'une couche isolante sur un substrat en materiau iii-v, application a la fabrication d'une structure mis
JP2650930B2 (ja) * 1987-11-24 1997-09-10 株式会社日立製作所 超格子構作の素子製作方法
JPH0775265B2 (ja) * 1988-02-02 1995-08-09 三菱電機株式会社 半導体レーザおよびその製造方法
US5272105A (en) * 1988-02-11 1993-12-21 Gte Laboratories Incorporated Method of manufacturing an heteroepitaxial semiconductor structure
JPH0233380A (ja) * 1988-04-15 1990-02-02 Sanyo Chem Ind Ltd 繊維糸条用ストレート型油剤
US4883769A (en) * 1988-08-18 1989-11-28 The United States Of America As Represented By The Secretary Of The Army Method of making a multidimensional quantum-well array
JP2777150B2 (ja) * 1988-10-12 1998-07-16 三菱製紙株式会社 平版印刷版の製版方法
JPH0366174A (ja) * 1989-08-04 1991-03-20 Fujitsu Ltd 量子細線を有する半導体装置及びその製造方法
US5411895A (en) * 1989-10-10 1995-05-02 The United States Of America As Represented By The Secretary Of The Air Force Hybrid multiple quantum well spatial light modulator
US5031187A (en) * 1990-02-14 1991-07-09 Bell Communications Research, Inc. Planar array of vertical-cavity, surface-emitting lasers
JPH0433380A (ja) * 1990-05-30 1992-02-04 Omron Corp 半導体発光素子およびその製造方法
JPH04103186A (ja) * 1990-08-22 1992-04-06 Mitsubishi Electric Corp 半導体レーザ及びその製造方法
US5192709A (en) * 1991-09-17 1993-03-09 University Of California Office Of Technology Transfer Nanoscale modulation doping method
US5376583A (en) * 1993-12-29 1994-12-27 Xerox Corporation Method for producing P-type impurity induced layer disordering

Also Published As

Publication number Publication date
US5534444A (en) 1996-07-09
EP0689253A1 (fr) 1995-12-27
DE69502347D1 (de) 1998-06-10
DE69502347T2 (de) 1999-02-11
FR2721752A1 (fr) 1995-12-29
FR2721752B1 (fr) 1996-09-13
EP0689253B1 (fr) 1998-05-06

Similar Documents

Publication Publication Date Title
US4639275A (en) Forming disordered layer by controlled diffusion in heterojunction III-V semiconductor
US4843032A (en) Process for producing a DFB laser with a diffraction grating superlattice
US4871690A (en) Semiconductor structures utilizing semiconductor support means selectively pretreated with migratory defects
EP0269359A2 (en) Disordering of semiconductors
CA1110367A (en) Current confinement in semiconductor devices
JP2686764B2 (ja) 光半導体素子の製造方法
US4990466A (en) Method for fabricating index-guided semiconductor laser
JPS636877A (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
JPH04216693A (ja) 自己安定化半導体回折格子の製作方法
JPS63175489A (ja) 半導体装置
JP2760596B2 (ja) 導波路構造を有する半導体デバイスおよびその製造方法
US5534444A (en) Process for producing an electrically controllable matrix of vertically structured quantum well components
JP2004179657A (ja) Ｉｉｉ−ｖ族半導体素子
JP3064259B2 (ja) 多層半導体構造体の酸化制御方法
JPS62173792A (ja) 半導体構造体及びその半導体領域変換方法
US4883769A (en) Method of making a multidimensional quantum-well array
US6829282B2 (en) Vertical resonator laser diode containing coplanar electrical connecting contacts
US5346856A (en) Method of making a selective compositional disordering of a GaAs based heterostructure by the in-diffusion of Au through a single crystal, epitaxially grown Ge film
US5714403A (en) Process for producing a matrix of "all optical" vertically-structured quantum well components
JP2006114612A (ja) 光半導体装置
RU2324999C2 (ru) Способ перемешивания квантовых ям в структуре полупроводникового устройства и структура полупроводникового устройства, изготовленная с использованием данного способа
TW439335B (en) A semiconductor laser and the fabrication method thereof
JP4518233B2 (ja) 半導体装置の製造方法
JPH02122682A (ja) 超格子素子の製造方法
JP2751356B2 (ja) 半導体レーザの製造方法