JPH0851265A - プリント回路基板 - Google Patents
プリント回路基板Info
- Publication number
- JPH0851265A JPH0851265A JP6184649A JP18464994A JPH0851265A JP H0851265 A JPH0851265 A JP H0851265A JP 6184649 A JP6184649 A JP 6184649A JP 18464994 A JP18464994 A JP 18464994A JP H0851265 A JPH0851265 A JP H0851265A
- Authority
- JP
- Japan
- Prior art keywords
- component
- preamplifier
- conductor pattern
- hole
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 テレビジョンカメラのプリアンプの入力回路
を撮像管ホルダ内に実装するために好適な手段を提供す
ることを目的とする。 【構成】 プリアンプの入力回路を構成するにあたり、
そのプリント回路基板上に部品の外被ケースの形状・寸
法に合わせた貫通穴を設け、上記貫通穴の周囲に上記部
品の端子を接着するための導体パターンを設け、上記部
品の外被ケースを上記貫通穴に挿入し、その端子を上記
導体パターンに接着する。さらに、上記基板上に設けら
れた第１の導体パターンに加え、上記基板の裏面に第２
の導体パターンを設け、上記第１の部品に加え、第２の
部品の外被ケースを上記基板の裏面より上記貫通穴に挿
入し、その端子を上記第２の導体パターンに接着する。
を撮像管ホルダ内に実装するために好適な手段を提供す
ることを目的とする。 【構成】 プリアンプの入力回路を構成するにあたり、
そのプリント回路基板上に部品の外被ケースの形状・寸
法に合わせた貫通穴を設け、上記貫通穴の周囲に上記部
品の端子を接着するための導体パターンを設け、上記部
品の外被ケースを上記貫通穴に挿入し、その端子を上記
導体パターンに接着する。さらに、上記基板上に設けら
れた第１の導体パターンに加え、上記基板の裏面に第２
の導体パターンを設け、上記第１の部品に加え、第２の
部品の外被ケースを上記基板の裏面より上記貫通穴に挿
入し、その端子を上記第２の導体パターンに接着する。
Description
【０００１】
【産業上の利用分野】本発明はテレビジョンカメラのプ
リアンプのプリント回路基板の構造に関するものであ
る。
リアンプのプリント回路基板の構造に関するものであ
る。
【０００２】
【従来の技術】撮像管方式のテレビジョンカメラでは、
撮像管を光学的に精度良くカメラきょう体内に保持・固
定する機構として、図２に示すような撮像管ホルダが用
いられている。図３に撮像管ホルダの詳細な構造を示
す。図３に示すように、撮像管９のターゲットピン１２
の近傍には、光導電ターゲット１０で生じた信号をター
ゲットピン１２を通して外部へ取り出すためのプリアン
プの入力回路１３が実装される。キャップ１５の内側に
あるこの部分は、撮像管９のフェースプレート１１とプ
リズム１６との距離が数mmと短く、また、撮像管ホルダ
８の径も図２に示すように３本の撮像管ホルダ相互の位
置関係から大きくとれない等の理由で、極めて狭くなっ
ている。あえて、この部分にプリアンプの入力回路を配
置する理由は以下による。
撮像管を光学的に精度良くカメラきょう体内に保持・固
定する機構として、図２に示すような撮像管ホルダが用
いられている。図３に撮像管ホルダの詳細な構造を示
す。図３に示すように、撮像管９のターゲットピン１２
の近傍には、光導電ターゲット１０で生じた信号をター
ゲットピン１２を通して外部へ取り出すためのプリアン
プの入力回路１３が実装される。キャップ１５の内側に
あるこの部分は、撮像管９のフェースプレート１１とプ
リズム１６との距離が数mmと短く、また、撮像管ホルダ
８の径も図２に示すように３本の撮像管ホルダ相互の位
置関係から大きくとれない等の理由で、極めて狭くなっ
ている。あえて、この部分にプリアンプの入力回路を配
置する理由は以下による。
【０００３】すなわち、撮像管方式のテレビジョンカメ
ラの信号のＳ／Ｎは、撮像管の出力信号検出用のプリア
ンプのＳ／Ｎでほぼ決定付けられる。図４はそのプリア
ンプの概略を示したものである。図４に示すように、プ
リアンプ入力端子１８には、ＦＥＴ１のゲート入力容量
Ｃａ、撮像管９の光導電ターゲット１０の出力容量Ｃ
ｓ、さらに、入力端子１８とターゲトピン１２との間の
結線上に生じた浮遊容量Ｃ’とが存在する。ここでＣ＝
Ｃａ＋Ｃｓ＋Ｃ’とすると、このＣとプリアンプのＳ／
Ｎとの間には概ね、 Ｓ／Ｎ ∝ Ｉ／Ｃ ……………………………………（１） の関係がある。したがって、カメラの信号のＳ／Ｎを向
上させるためには、上記式（１）のＣの値を極力小さく
する必要がある。とりわけ、上記浮遊容量Ｃ’の低減は
重要である。浮遊容量Ｃ’を低減するには、図４におい
て、プリアンプ入力端子１８とターゲットピン１２との
間の結線を極力短くしなければならない。このため、テ
レビジョンカメラにおいては、図４に示したプリアンプ
１７の入力回路１３を、図３に示すようにターゲットピ
ン１２との距離が最短になる位置に装着する必要があ
る。
ラの信号のＳ／Ｎは、撮像管の出力信号検出用のプリア
ンプのＳ／Ｎでほぼ決定付けられる。図４はそのプリア
ンプの概略を示したものである。図４に示すように、プ
リアンプ入力端子１８には、ＦＥＴ１のゲート入力容量
Ｃａ、撮像管９の光導電ターゲット１０の出力容量Ｃ
ｓ、さらに、入力端子１８とターゲトピン１２との間の
結線上に生じた浮遊容量Ｃ’とが存在する。ここでＣ＝
Ｃａ＋Ｃｓ＋Ｃ’とすると、このＣとプリアンプのＳ／
Ｎとの間には概ね、 Ｓ／Ｎ ∝ Ｉ／Ｃ ……………………………………（１） の関係がある。したがって、カメラの信号のＳ／Ｎを向
上させるためには、上記式（１）のＣの値を極力小さく
する必要がある。とりわけ、上記浮遊容量Ｃ’の低減は
重要である。浮遊容量Ｃ’を低減するには、図４におい
て、プリアンプ入力端子１８とターゲットピン１２との
間の結線を極力短くしなければならない。このため、テ
レビジョンカメラにおいては、図４に示したプリアンプ
１７の入力回路１３を、図３に示すようにターゲットピ
ン１２との距離が最短になる位置に装着する必要があ
る。
【０００４】
【発明が解決しようとする課題】ところで、撮像管には
光導電ターゲットに数１００Ｖの高電圧をかけて使用す
るものがあるが、その場合、プリアンプの入力回路とし
ては図４の１３’で示すように、同図の入力回路１３に
加え、バイアス抵抗Ｒｂと結合用コンデンサＣｃが必要
となる。また、入力回路１３’に示すように、ＦＥＴ１
を複数個（通常は２個程度）並列に接続してＳ／Ｎ等の
プリアンプの特性改善を図る場合もある。このように使
用する部品点数が増えるのにともない、プリアンプの入
力回路１３を図３に示した撮像管ホルダ８の先端部の狭
いスペースに実装することが困難となってきた。本発明
は上記の問題を除去し、プリアンプの入力回路を撮像管
ホルダ内に実装するために好適な手段を提供することを
目的とする。
光導電ターゲットに数１００Ｖの高電圧をかけて使用す
るものがあるが、その場合、プリアンプの入力回路とし
ては図４の１３’で示すように、同図の入力回路１３に
加え、バイアス抵抗Ｒｂと結合用コンデンサＣｃが必要
となる。また、入力回路１３’に示すように、ＦＥＴ１
を複数個（通常は２個程度）並列に接続してＳ／Ｎ等の
プリアンプの特性改善を図る場合もある。このように使
用する部品点数が増えるのにともない、プリアンプの入
力回路１３を図３に示した撮像管ホルダ８の先端部の狭
いスペースに実装することが困難となってきた。本発明
は上記の問題を除去し、プリアンプの入力回路を撮像管
ホルダ内に実装するために好適な手段を提供することを
目的とする。
【０００５】
【課題を解決するための手段および作用】本発明は上記
目的を達成するために、プリアンプの入力回路を構成す
るプリント回路基板上に、ＦＥＴの外被ケースの形状に
合わせた貫通穴を設け、上記ＦＥＴの端子を接着するた
めの導体パターンを上記基板の表裏両面各々の上記貫通
穴の周囲に設けたことを特徴とし、第１のＦＥＴを上記
基板の表の面より上記貫通穴に挿入し、その端子を上記
基板の表の面に設けた第１の導体パターンに接着した上
で、第２のＦＥＴを同じく上記貫通穴に上記基板の裏面
より挿入し、その端子を上記基板の裏面に設けた第２の
導体パターンに接着するようにしたものである。これに
より、基板上にＦＥＴ２個を１個分のスペースで搭載で
き、さらに、搭載したＦＥＴを含む全体の厚みを薄くで
き、よってプリアンプの入力回路の基板を小さくできる
ため、撮像管ホルダへの実装が容易になる。
目的を達成するために、プリアンプの入力回路を構成す
るプリント回路基板上に、ＦＥＴの外被ケースの形状に
合わせた貫通穴を設け、上記ＦＥＴの端子を接着するた
めの導体パターンを上記基板の表裏両面各々の上記貫通
穴の周囲に設けたことを特徴とし、第１のＦＥＴを上記
基板の表の面より上記貫通穴に挿入し、その端子を上記
基板の表の面に設けた第１の導体パターンに接着した上
で、第２のＦＥＴを同じく上記貫通穴に上記基板の裏面
より挿入し、その端子を上記基板の裏面に設けた第２の
導体パターンに接着するようにしたものである。これに
より、基板上にＦＥＴ２個を１個分のスペースで搭載で
き、さらに、搭載したＦＥＴを含む全体の厚みを薄くで
き、よってプリアンプの入力回路の基板を小さくできる
ため、撮像管ホルダへの実装が容易になる。
【０００６】
【実施例】以下、本発明について実施例を用いて説明す
る。図４に示したプリアンプ入力回路１３’のようにＦ
ＥＴを２個実装する場合、従来は基板上に横に並べて取
り付けていたために基板の面積が大きくなり、撮像管ホ
ルダ内に実装するのが困難であった。（図５にプリアン
プに用いられるＦＥＴの一例を示す。） そこで、本発明においては、図６に示すように、基板２
上にＦＥＴのモールド（端子を除く胴の部分）の形状に
合わせた取付穴４を設け、さらに、ＦＥＴの端子接続用
の銅パターン３を基板２の表裏両面に設け、図１に示す
ように、ＦＥＴ１を基板２の表裏両面よりモールドを取
付穴４に埋め込むように実装し、ハンダ５により各端子
を銅パターン３に接続する。以上により、ＦＥＴ２個を
１個分の面積で実装できる。しかも、ＦＥＴ２個を上記
取付穴を用いずに単純に基板の表裏両面に１個ずつ実装
した場合と比較して部品の高さを含めた全体の厚みを薄
くすることができる。
る。図４に示したプリアンプ入力回路１３’のようにＦ
ＥＴを２個実装する場合、従来は基板上に横に並べて取
り付けていたために基板の面積が大きくなり、撮像管ホ
ルダ内に実装するのが困難であった。（図５にプリアン
プに用いられるＦＥＴの一例を示す。） そこで、本発明においては、図６に示すように、基板２
上にＦＥＴのモールド（端子を除く胴の部分）の形状に
合わせた取付穴４を設け、さらに、ＦＥＴの端子接続用
の銅パターン３を基板２の表裏両面に設け、図１に示す
ように、ＦＥＴ１を基板２の表裏両面よりモールドを取
付穴４に埋め込むように実装し、ハンダ５により各端子
を銅パターン３に接続する。以上により、ＦＥＴ２個を
１個分の面積で実装できる。しかも、ＦＥＴ２個を上記
取付穴を用いずに単純に基板の表裏両面に１個ずつ実装
した場合と比較して部品の高さを含めた全体の厚みを薄
くすることができる。
【０００７】
【発明の効果】本発明によれば、撮像管方式のテレビジ
ョンカメラにおいて、プリアンプの入力回路基板を小型
にできるため、同基板を実装スペースの極めて限られた
撮像管ホルダ内に容易に実装できるようになる。これに
より、図４に示したプリアンプ入力回路１３を撮像管９
のターゲットピン１２に近接して配置できるために、入
力端子１８とターゲットピン１２との結線を短くでき、
この結線上に生じる浮遊容量Ｃ’を低減できる。また、
図１のようにＦＥＴ２個を上下に重ねて実装することに
より、従来のように同一面上に並べて実装した場合に比
較して実装面積が１／２以下となり、部品実装にともな
う（部品と他導体間の）浮遊容量も低減できる。以上の
結果、前述の式（１）の関係からプリアンプのＳ／Ｎを
向上させることができ、テレビジョンカメラの基本性能
向上に大きく寄与できる。
ョンカメラにおいて、プリアンプの入力回路基板を小型
にできるため、同基板を実装スペースの極めて限られた
撮像管ホルダ内に容易に実装できるようになる。これに
より、図４に示したプリアンプ入力回路１３を撮像管９
のターゲットピン１２に近接して配置できるために、入
力端子１８とターゲットピン１２との結線を短くでき、
この結線上に生じる浮遊容量Ｃ’を低減できる。また、
図１のようにＦＥＴ２個を上下に重ねて実装することに
より、従来のように同一面上に並べて実装した場合に比
較して実装面積が１／２以下となり、部品実装にともな
う（部品と他導体間の）浮遊容量も低減できる。以上の
結果、前述の式（１）の関係からプリアンプのＳ／Ｎを
向上させることができ、テレビジョンカメラの基本性能
向上に大きく寄与できる。
【図１】本発明によるプリント回路基板の部品実装概念
図。
図。
【図２】カメラきょう体内の撮像管ホルダの実装状態を
示す構造図。
示す構造図。
【図３】撮像管ホルダの一例を示す構造図。
【図４】プリアンプの概略を示す概念図。
【図５】ＦＥＴの形状を示す概略図。
【図６】本発明によるプリント回路基板の一実施例を示
す概略図。
す概略図。
１ ＦＥＴ ２ プリント回路基板 ３ 銅パターン ４ 取付穴 ５ ハンダ ６ カメラきょう体 ８ 撮像管ホルダ ９ 撮像管 １２ ターゲットピン １３、１３’ プリアンプ入力回路
Claims (2)
- 【請求項１】 電子部品が搭載されるプリント回路基板
において、基板上に部品の外被ケースの形状・寸法に合
わせた貫通穴を設け、該貫通穴の周囲に上記部品の端子
を接着するための導体パターンを設け、上記部品の外被
ケースを上記貫通穴に挿入し、その端子を上記導体パタ
ーンに接着したことを特徴とするプリント回路基板。 - 【請求項２】 上記プリント回路基板上に設けられた第
１の導体パターンに加え、上記基板の裏面に第２の導体
パターンを設け、上記第１の部品に加え、第２の部品の
外被ケースを上記基板の裏面より上記貫通穴に挿入し、
その端子を上記第２の導体パターンに接着したことを特
徴とする請求項１記載のプリント回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6184649A JPH0851265A (ja) | 1994-08-05 | 1994-08-05 | プリント回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6184649A JPH0851265A (ja) | 1994-08-05 | 1994-08-05 | プリント回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851265A true JPH0851265A (ja) | 1996-02-20 |
Family
ID=16156934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6184649A Pending JPH0851265A (ja) | 1994-08-05 | 1994-08-05 | プリント回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851265A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19725424C2 (de) * | 1996-06-19 | 2001-11-15 | Lg Semicon Co Ltd | Leiterplatte mit in der Fläche montierten Bauteilen |
-
1994
- 1994-08-05 JP JP6184649A patent/JPH0851265A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19725424C2 (de) * | 1996-06-19 | 2001-11-15 | Lg Semicon Co Ltd | Leiterplatte mit in der Fläche montierten Bauteilen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7633543B2 (en) | Solid state imaging apparatus | |
| US20030025824A1 (en) | Image pickup device incorporating a position defining member | |
| JPH05115435A (ja) | 固体撮像装置 | |
| JP2003274294A (ja) | 固体撮像装置 | |
| JP2003179217A (ja) | 固体撮像装置およびその製造方法 | |
| JPH05291482A (ja) | 混成集積回路装置及びその製造方法 | |
| US5337217A (en) | Integrated circuit package for an image sensor | |
| JPH05183135A (ja) | Ｃｃｄ撮像装置 | |
| KR100510625B1 (ko) | 고체 촬상 소자의 제조 방법 | |
| KR20050026486A (ko) | 카메라 모듈, 카메라 모듈용 홀더, 카메라 시스템 및카메라 모듈 제조 방법 | |
| JPS63240825A (ja) | 内視鏡 | |
| JPH065828A (ja) | 超小型ｃｃｄモジュール | |
| JPH079439Y2 (ja) | 電子回路用基板のシールド構造 | |
| EP0475370A2 (en) | Compact imaging apparatus for electronic endoscope with improved optical characteristics | |
| JP2582822B2 (ja) | 回路基板 | |
| JPH0241815Y2 (ja) | ||
| CN223488329U (zh) | 相机模块 | |
| JP2001095757A (ja) | 内視鏡用撮像素子組付け装置 | |
| JPH08307777A (ja) | 電子内視鏡用固体撮像装置 | |
| CN120103567A (zh) | 一种驱动装置和摄像模组 | |
| JPH04329699A (ja) | 光モジュールの取付け構造 | |
| JP6628608B2 (ja) | 電子機器及び撮像装置 | |
| JPH04314417A (ja) | 電子内視鏡内の回路基板構造 | |
| JPS59190710A (ja) | 電磁遅延線 | |
| JPS61222358A (ja) | 半導体装置 |