JPH0851627A - シストリックアーキテクチャ内に配置される「ｎ＋１」の演算子にオペランドを供給するための装置 - Google Patents
シストリックアーキテクチャ内に配置される「ｎ＋１」の演算子にオペランドを供給するための装置Info
- Publication number
- JPH0851627A JPH0851627A JP7101850A JP10185095A JPH0851627A JP H0851627 A JPH0851627 A JP H0851627A JP 7101850 A JP7101850 A JP 7101850A JP 10185095 A JP10185095 A JP 10185095A JP H0851627 A JPH0851627 A JP H0851627A
- Authority
- JP
- Japan
- Prior art keywords
- register
- memory
- operator
- multiplexer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/72—Mobile telephones; Cordless telephones, i.e. devices for establishing wireless links to base stations without route selection
- H04M1/725—Cordless telephones
- H04M1/72502—Cordless telephones with one base station connected to a single line
- H04M1/72516—Cordless telephones with one base station connected to a single line with means for out-of-range alerting
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/72—Mobile telephones; Cordless telephones, i.e. devices for establishing wireless links to base stations without route selection
- H04M1/724—User interfaces specially adapted for cordless or mobile telephones
- H04M1/72403—User interfaces specially adapted for cordless or mobile telephones with means for local support of applications that increase the functionality
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/20—Analysis of motion
- G06T7/223—Analysis of motion using block-matching
- G06T7/231—Analysis of motion using block-matching using full search
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/72—Mobile telephones; Cordless telephones, i.e. devices for establishing wireless links to base stations without route selection
- H04M1/724—User interfaces specially adapted for cordless or mobile telephones
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2250/00—Details of telephonic subscriber devices
- H04M2250/22—Details of telephonic subscriber devices including a touch pad, a touch sensor or a touch detector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Multimedia (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Image Processing (AREA)
- Image Input (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【目的】 演算シーケンスを処理するのに必要な時間を
低減するためのシストリックアーキテクチャ内に配置さ
れる「ｎ＋１」の演算子にオペランドを供給するための
装置を提供する。 【構成】 この装置は、「ｎ＋１」の演算の「ｍ＋１」
のシーケンスを各々が処理し、かつシストリックアーキ
テクチャ内に配置される「ｎ＋１」の演算子ＯＰ（ｋ）
にオペランドを供給し、演算子と関連し、かつ「ｍ＋
１」のシーケンスの現在の処理中に「ｍ＋１」の演算シ
ーケンスの次の演算の第１の「ｎ＋１」のオペランドを
格納するように設計される「ｎ＋１」の先行レジスタＡ
Ｒ（ｋ）を含む。
低減するためのシストリックアーキテクチャ内に配置さ
れる「ｎ＋１」の演算子にオペランドを供給するための
装置を提供する。 【構成】 この装置は、「ｎ＋１」の演算の「ｍ＋１」
のシーケンスを各々が処理し、かつシストリックアーキ
テクチャ内に配置される「ｎ＋１」の演算子ＯＰ（ｋ）
にオペランドを供給し、演算子と関連し、かつ「ｍ＋
１」のシーケンスの現在の処理中に「ｍ＋１」の演算シ
ーケンスの次の演算の第１の「ｎ＋１」のオペランドを
格納するように設計される「ｎ＋１」の先行レジスタＡ
Ｒ（ｋ）を含む。
Description
【０００１】
【発明の背景】本発明は、テレビ画像等の動画を圧縮す
るための回路に関し、より特定的には、現在の画像部分
が先の画像におけるその環境と比較され、画像部分の動
き推定を形成するための係る回路内に含まれる演算子の
画素供給に関する。
るための回路に関し、より特定的には、現在の画像部分
が先の画像におけるその環境と比較され、画像部分の動
き推定を形成するための係る回路内に含まれる演算子の
画素供給に関する。
【０００２】
【関連技術の説明】このような回路は、ＴＶ伝送におい
て伝送され得るように、伝送されるべき情報量を最小に
して画像を符号化するために用いられる。この回路によ
って達成される圧縮は、他の動作とともに、２つの連続
する画像部分間の動き推定を実行することを含む。この
動き推定によって、先の画像に既に存在した現在の画像
部分と関連する動きベクトルのみを符号化し、したがっ
て伝送することが可能となる。各動きベクトルは、先の
画像部分と現在の画像の対応する部分との間の動きを特
徴づける。この目的のため、現在の画像の各画素が、特
に先の画像内の考慮される画素の周りの画素に関して処
理される。
て伝送され得るように、伝送されるべき情報量を最小に
して画像を符号化するために用いられる。この回路によ
って達成される圧縮は、他の動作とともに、２つの連続
する画像部分間の動き推定を実行することを含む。この
動き推定によって、先の画像に既に存在した現在の画像
部分と関連する動きベクトルのみを符号化し、したがっ
て伝送することが可能となる。各動きベクトルは、先の
画像部分と現在の画像の対応する部分との間の動きを特
徴づける。この目的のため、現在の画像の各画素が、特
に先の画像内の考慮される画素の周りの画素に関して処
理される。
【０００３】たとえばビデオカメラ等からの画像は、
「マクロブロック」と称される画像部分に区分される。
これらのマクロブロックは、一般に、各々１６×１６画
素の寸法を有する正方形への画像の区分に対応する。画
像はビデオメモリ内に線ごとに順次格納される。このよ
うに格納された画素は、画像の正方形部分に対応する画
素ブロックでこのビデオメモリから取り出される。これ
らの画素ブロック、すなわちマクロブロックはキャッシ
ュメモリ内に格納され、設計されるプロセッサ内で用い
られ、特に考慮されるマクロブロックの動きベクトルを
決定する。
「マクロブロック」と称される画像部分に区分される。
これらのマクロブロックは、一般に、各々１６×１６画
素の寸法を有する正方形への画像の区分に対応する。画
像はビデオメモリ内に線ごとに順次格納される。このよ
うに格納された画素は、画像の正方形部分に対応する画
素ブロックでこのビデオメモリから取り出される。これ
らの画素ブロック、すなわちマクロブロックはキャッシ
ュメモリ内に格納され、設計されるプロセッサ内で用い
られ、特に考慮されるマクロブロックの動きベクトルを
決定する。
【０００４】マクロブロック動き推定を行なうために
は、計算プロセッサは、現在の像の考慮されるマクロブ
ロックの画素だけでなく、先の画像の対応するマクロブ
ロックの周りの画素も用いる。プロセッサは現在の画像
の各マクロブロックを順次処理し、「カレント（現在
の）ウィンドウ」と称する現在の値の組を、「基準ウィ
ンドウ」と称する基準値の組を構成する先の画像の隣接
するマクロブロックの画素を少なくとも部分的に用いる
ことによって、構成する。実用において、第１のキャッ
シュメモリがカレントウィンドウを含み、第２のキャッ
シュメモリがより大きな基準ウィンドウを含む。この基
準ウィンドウは、先の画像のカレントウィンドウの画素
に加えて、あらゆる方向においてそれと隣接する、先の
画像のマクロブロック画素の部分を含む。
は、計算プロセッサは、現在の像の考慮されるマクロブ
ロックの画素だけでなく、先の画像の対応するマクロブ
ロックの周りの画素も用いる。プロセッサは現在の画像
の各マクロブロックを順次処理し、「カレント（現在
の）ウィンドウ」と称する現在の値の組を、「基準ウィ
ンドウ」と称する基準値の組を構成する先の画像の隣接
するマクロブロックの画素を少なくとも部分的に用いる
ことによって、構成する。実用において、第１のキャッ
シュメモリがカレントウィンドウを含み、第２のキャッ
シュメモリがより大きな基準ウィンドウを含む。この基
準ウィンドウは、先の画像のカレントウィンドウの画素
に加えて、あらゆる方向においてそれと隣接する、先の
画像のマクロブロック画素の部分を含む。
【０００５】図１は、動画圧縮回路のプロセッサの「ｎ
＋１」の演算子ＯＰ（０）、…、ＯＰ（ｋ）、…、ＯＰ
（ｎ）を供給する従来の装置を示す概略図である。演算
子ＯＰ（ｋ）はシストリックアーキテクチャ内に配置さ
れ、カレントウィンドウの各線について基準ウィンドウ
の線によって３つの組の値に対して「ｎ＋１」の演算の
シーケンスを実行するように設計される。
＋１」の演算子ＯＰ（０）、…、ＯＰ（ｋ）、…、ＯＰ
（ｎ）を供給する従来の装置を示す概略図である。演算
子ＯＰ（ｋ）はシストリックアーキテクチャ内に配置さ
れ、カレントウィンドウの各線について基準ウィンドウ
の線によって３つの組の値に対して「ｎ＋１」の演算の
シーケンスを実行するように設計される。
【０００６】「ｎ＋１」の演算子ＯＰ（ｋ）の各々は、
クロック周期ＣＬＫに対応するランク「ｉ」の演算のシ
ーケンスの間に演算を実行する。現在の画像Ｉ（ｊ）の
各画素Ｐ（ｉ，ｊ）について、各演算子ＯＰ（ｋ）は３
つの入力値を受取る。この３つは、画素Ｐ（ｉ，ｊ）の
値と、基準ウィンドウの線において選択されて先の画像
Ｉ（ｊ−１）における現在の画素Ｐ（ｉ，ｊ）の位置に
シーケンシャルに先行する「ｎ＋１」の画素Ｐ（ｉ−
ｋ，ｊ−１）を含む値と、いわゆる累積値とを含む。こ
の累積値は、ランク「ｉ−１」の先行する演算のシーケ
ンスの間に考慮される演算子ＯＰ（ｋ）によって与えら
れる結果に対応する。この結果は累積レジスタ、または
アキュムレータＡＣＣ（ｋ）に格納される。
クロック周期ＣＬＫに対応するランク「ｉ」の演算のシ
ーケンスの間に演算を実行する。現在の画像Ｉ（ｊ）の
各画素Ｐ（ｉ，ｊ）について、各演算子ＯＰ（ｋ）は３
つの入力値を受取る。この３つは、画素Ｐ（ｉ，ｊ）の
値と、基準ウィンドウの線において選択されて先の画像
Ｉ（ｊ−１）における現在の画素Ｐ（ｉ，ｊ）の位置に
シーケンシャルに先行する「ｎ＋１」の画素Ｐ（ｉ−
ｋ，ｊ−１）を含む値と、いわゆる累積値とを含む。こ
の累積値は、ランク「ｉ−１」の先行する演算のシーケ
ンスの間に考慮される演算子ＯＰ（ｋ）によって与えら
れる結果に対応する。この結果は累積レジスタ、または
アキュムレータＡＣＣ（ｋ）に格納される。
【０００７】ランク「ｉ」の演算を実行できるようにす
るために、第１のキャッシュメモリ１から発行された第
１の画素Ｐ（ｉ，ｊ）が各演算子ＯＰ（ｋ）の第１のワ
ークレジスタＲ１（ｋ）にロードされる。第２のキャッ
シュメモリ２から発行された第２の画素Ｐ（ｉ，ｊ−
１）は、演算子ＯＰ（０）の第２のワークメモリＲ２
（０）にロードされる。他の演算子ＯＰ（１）、…、Ｏ
Ｐ（ｋ）、…、ＯＰ（ｎ）の第２のワークレジスタＲ２
（ｋ）には、先の演算子ＯＰ（ｋ−１）のレジスタＲ２
（ｋ−１）の出力値Ｐ（ｉ−ｋ，ｊ−１）がロードされ
る。値Ｐ（ｉ−ｋ，ｊ−１）は、ランク「ｉ−１」の先
行する演算シーケンスの間に先の演算子ＯＰ（ｋ−１）
によって用いられた値に対応し、これは先のクロック周
期ＣＬＫ（ｉ−１）の間に実行される。アキュムレータ
ＡＣＣ（ｋ）には、ランク「ｉ−１」の先のシーケンス
の間に演算子ＯＰ（ｋ）によって行なわれた演算の結果
に対応する値ＡＣＣ（ｉ−１，ｋ）がロードされる。実
用において、これらのロード動作は、ランク「ｉ」の演
算シーケンスの実行に先行するランク「ｉ−１」のシー
ケンスをオペレータが実行する、ランク「ｉ−１」のク
ロック周期の間に行なわれる。
るために、第１のキャッシュメモリ１から発行された第
１の画素Ｐ（ｉ，ｊ）が各演算子ＯＰ（ｋ）の第１のワ
ークレジスタＲ１（ｋ）にロードされる。第２のキャッ
シュメモリ２から発行された第２の画素Ｐ（ｉ，ｊ−
１）は、演算子ＯＰ（０）の第２のワークメモリＲ２
（０）にロードされる。他の演算子ＯＰ（１）、…、Ｏ
Ｐ（ｋ）、…、ＯＰ（ｎ）の第２のワークレジスタＲ２
（ｋ）には、先の演算子ＯＰ（ｋ−１）のレジスタＲ２
（ｋ−１）の出力値Ｐ（ｉ−ｋ，ｊ−１）がロードされ
る。値Ｐ（ｉ−ｋ，ｊ−１）は、ランク「ｉ−１」の先
行する演算シーケンスの間に先の演算子ＯＰ（ｋ−１）
によって用いられた値に対応し、これは先のクロック周
期ＣＬＫ（ｉ−１）の間に実行される。アキュムレータ
ＡＣＣ（ｋ）には、ランク「ｉ−１」の先のシーケンス
の間に演算子ＯＰ（ｋ）によって行なわれた演算の結果
に対応する値ＡＣＣ（ｉ−１，ｋ）がロードされる。実
用において、これらのロード動作は、ランク「ｉ」の演
算シーケンスの実行に先行するランク「ｉ−１」のシー
ケンスをオペレータが実行する、ランク「ｉ−１」のク
ロック周期の間に行なわれる。
【０００８】図２は、基準ウィンドウの線ベクトルに関
してカレントウィンドウの線を処理するための、各クロ
ック周期ＣＬＫにおける演算子ＯＰ（ｋ）のレジスタＲ
１（ｋ）およびＲ２（ｋ）の入力値を示す表を表わす。
表からわかるように、このような装置の演算には、次の
線の処理の前に、レジスタＲ２（ｋ）における画素Ｐ
（０，ｊ−１）、…、Ｐ（−ｋ，ｊ−１），…，Ｐ（−
ｎ，ｊ−１）のプリロードを必要とする。したがって、
第１の「ｎ＋１」のクロック周期がこのプリロードを実
行するために用いられる。「ｎ＋１」の演算の「ｍ＋
１」のシーケンスを実行するには、「ｍ＋ｎ＋１」のク
ロック周期が必要とされる。次の線を処理するのに必要
とされる第１の画素Ｐ′（−ｎ，ｊ−１）が、現在の線
のランク「ｍ」の最後のシーケンスの間にレジスタＲ２
（０）にロードされなくてはならない。
してカレントウィンドウの線を処理するための、各クロ
ック周期ＣＬＫにおける演算子ＯＰ（ｋ）のレジスタＲ
１（ｋ）およびＲ２（ｋ）の入力値を示す表を表わす。
表からわかるように、このような装置の演算には、次の
線の処理の前に、レジスタＲ２（ｋ）における画素Ｐ
（０，ｊ−１）、…、Ｐ（−ｋ，ｊ−１），…，Ｐ（−
ｎ，ｊ−１）のプリロードを必要とする。したがって、
第１の「ｎ＋１」のクロック周期がこのプリロードを実
行するために用いられる。「ｎ＋１」の演算の「ｍ＋
１」のシーケンスを実行するには、「ｍ＋ｎ＋１」のク
ロック周期が必要とされる。次の線を処理するのに必要
とされる第１の画素Ｐ′（−ｎ，ｊ−１）が、現在の線
のランク「ｍ」の最後のシーケンスの間にレジスタＲ２
（０）にロードされなくてはならない。
【０００９】ランク「ｉ」は、現在の画像Ｉ（ｊ）の考
慮されるマクロブロックの線における画素の列の位置に
対応し、マクロブロックの幅はシーケンスの数「ｍ＋
１」を決定することがわかる。ランク「ｋ」は、基準と
して用いる先の画像Ｉ（ｊ−１）の画素の位置に対応
し、数「ｎ＋１」は、シーケンスの間に現在の画像Ｉ
（ｊ）の画素Ｐ（ｉ，ｊ）がそれで処理されなくてはな
らない基準画素の数に対応する。
慮されるマクロブロックの線における画素の列の位置に
対応し、マクロブロックの幅はシーケンスの数「ｍ＋
１」を決定することがわかる。ランク「ｋ」は、基準と
して用いる先の画像Ｉ（ｊ−１）の画素の位置に対応
し、数「ｎ＋１」は、シーケンスの間に現在の画像Ｉ
（ｊ）の画素Ｐ（ｉ，ｊ）がそれで処理されなくてはな
らない基準画素の数に対応する。
【００１０】実用において、基準ウィンドウの１つの線
に関しての演算は、カレントウィンドウの特定の画素に
関する２つのシーケンスにおいて実行される。基準ウィ
ンドウの線は２つの２４画素ベクトル（ｍ＋ｎ＋２）に
区分され、それぞれ、現在の画素の各々について、先の
画像内のこの現在の画素に対して線上でシーケンシャル
に先行するおよび後続する８つの画素を含む。さらに、
１つの画素が、あらゆる方向において、先行する画像に
おけるその位置に先行するおよびシーケンシャルに後続
する８つの画素の値に関しての演算が行なわれなくては
ならない。したがって、カレントウィンドウの決定され
た画素の線に関して、基準ウィンドウの１６の線に対応
する、３２の線ベクトルに対して処理が繰返される。し
たがって、８の画素Ｐ（０，ｊ−１）、…、Ｐ（−ｋ，
ｊ−１）、…、Ｐ（−８，ｊ−１）が、カレントウィン
ドウを構成する各マクロブロック線について、この線を
基準ウィンドウの第１のベクトルに関して処理するため
に１６回プリロードされなくてはならない。
に関しての演算は、カレントウィンドウの特定の画素に
関する２つのシーケンスにおいて実行される。基準ウィ
ンドウの線は２つの２４画素ベクトル（ｍ＋ｎ＋２）に
区分され、それぞれ、現在の画素の各々について、先の
画像内のこの現在の画素に対して線上でシーケンシャル
に先行するおよび後続する８つの画素を含む。さらに、
１つの画素が、あらゆる方向において、先行する画像に
おけるその位置に先行するおよびシーケンシャルに後続
する８つの画素の値に関しての演算が行なわれなくては
ならない。したがって、カレントウィンドウの決定され
た画素の線に関して、基準ウィンドウの１６の線に対応
する、３２の線ベクトルに対して処理が繰返される。し
たがって、８の画素Ｐ（０，ｊ−１）、…、Ｐ（−ｋ，
ｊ−１）、…、Ｐ（−８，ｊ−１）が、カレントウィン
ドウを構成する各マクロブロック線について、この線を
基準ウィンドウの第１のベクトルに関して処理するため
に１６回プリロードされなくてはならない。
【００１１】これは、メモリ１および２の内容を概略的
に表わす図３に示される。キャッシュメモリ１は、現在
の画像Ｉ（ｊ）のマクロブロックに対応するカレントウ
ィンドウ、すなわち「ｍ＋１」の画素Ｐ（０，ｊ）、
…、Ｐ（ｉ，ｊ）、…、Ｐ（ｍ，ｊ）の「ｍ＋１」の線
を格納する。キャッシュメモリ２は基準ウィンドウ、す
なわち先行する画像Ｉ（ｊ−１）の４つのマクロブロッ
クに等しいものを含む。カレントウィンドウのマクロブ
ロックのこのウィンドウにおける位置は、点線で表わさ
れる。「ｍ＋１」の演算シーケンスの実行のために基準
ウィンドウにおいて用いられる画素Ｐ（−ｎ，ｊ−
１）、…、Ｐ（ｍ，ｊ−１）のベクトルは、このウィン
ドウの線の４分の３に対応する。
に表わす図３に示される。キャッシュメモリ１は、現在
の画像Ｉ（ｊ）のマクロブロックに対応するカレントウ
ィンドウ、すなわち「ｍ＋１」の画素Ｐ（０，ｊ）、
…、Ｐ（ｉ，ｊ）、…、Ｐ（ｍ，ｊ）の「ｍ＋１」の線
を格納する。キャッシュメモリ２は基準ウィンドウ、す
なわち先行する画像Ｉ（ｊ−１）の４つのマクロブロッ
クに等しいものを含む。カレントウィンドウのマクロブ
ロックのこのウィンドウにおける位置は、点線で表わさ
れる。「ｍ＋１」の演算シーケンスの実行のために基準
ウィンドウにおいて用いられる画素Ｐ（−ｎ，ｊ−
１）、…、Ｐ（ｍ，ｊ−１）のベクトルは、このウィン
ドウの線の４分の３に対応する。
【００１２】説明を簡単にするために、ここでは、基準
ウィンドウの第１のベクトルに関してのカレントウィン
ドウの線の逐次処理のみを説明するが、第２のベクトル
の処理も符号を置換えることによって同じ態様で実行さ
れる。
ウィンドウの第１のベクトルに関してのカレントウィン
ドウの線の逐次処理のみを説明するが、第２のベクトル
の処理も符号を置換えることによって同じ態様で実行さ
れる。
【００１３】より一般的には、本発明は、シストリック
アーキテクチャにおいて配置された「ｎ＋１」の演算子
にオペランドを与え、「ｎ＋１」の演算の「ｍ＋１」の
シーケンスを実行する装置に関する。本発明はより特定
的には、各演算子のオペランドの少なくとも１つが先行
する演算シーケンスの間に先行する演算子によって用い
られたオペランドに対応する処理を実行する装置に適用
される。
アーキテクチャにおいて配置された「ｎ＋１」の演算子
にオペランドを与え、「ｎ＋１」の演算の「ｍ＋１」の
シーケンスを実行する装置に関する。本発明はより特定
的には、各演算子のオペランドの少なくとも１つが先行
する演算シーケンスの間に先行する演算子によって用い
られたオペランドに対応する処理を実行する装置に適用
される。
【００１４】
【発明の概要】本発明の目的は、演算シーケンスを処理
するのに必要な時間を低減する、上述のようなシストリ
ックアーキテクチャ内に配置された「ｎ＋１」の演算子
を供給するための装置を提供することである。
するのに必要な時間を低減する、上述のようなシストリ
ックアーキテクチャ内に配置された「ｎ＋１」の演算子
を供給するための装置を提供することである。
【００１５】この発明を達成するために、本発明は、
「ｎ＋１」の演算の「ｍ＋１」のシーケンスを処理する
タイプの、シストリックアーキテクチャ内に配置される
「ｎ＋１」の演算子にオペランドを与え、演算子と関連
しかつ「ｍ＋１」のシーケンスの現在の処理中に「ｍ＋
１」の演算シーケンスの後続の演算の第１の「ｎ＋１」
のオペランドを格納するように設計される先行レジスタ
（ante-register ）を含む装置を提供する。
「ｎ＋１」の演算の「ｍ＋１」のシーケンスを処理する
タイプの、シストリックアーキテクチャ内に配置される
「ｎ＋１」の演算子にオペランドを与え、演算子と関連
しかつ「ｍ＋１」のシーケンスの現在の処理中に「ｍ＋
１」の演算シーケンスの後続の演算の第１の「ｎ＋１」
のオペランドを格納するように設計される先行レジスタ
（ante-register ）を含む装置を提供する。
【００１６】本発明の一実施例に従えば、この装置はさ
らに、各演算子と関連し、かつ演算子と関連する先行レ
ジスタ内に含まれる値と先の演算シーケンスの間に先の
演算子によって用いられたオペランドの値との間でオペ
ランドを選択するようにされた回路を含む。
らに、各演算子と関連し、かつ演算子と関連する先行レ
ジスタ内に含まれる値と先の演算シーケンスの間に先の
演算子によって用いられたオペランドの値との間でオペ
ランドを選択するようにされた回路を含む。
【００１７】本発明の一実施例に従えば、この装置はさ
らに、第１の組のオペランドを格納する第１のメモリ
と、第２の組のオペランドを格納する第２のメモリと、
２つの連続するオペランドを格納する、第２のメモリの
メモリワードとを含み、第２のメモリにおける読出をイ
ンタレースし、かつ各演算の際に第２のメモリのメモリ
ワードの２つのオペランドのうちの１つを選択するよう
にされたユニットをさらに含む。
らに、第１の組のオペランドを格納する第１のメモリ
と、第２の組のオペランドを格納する第２のメモリと、
２つの連続するオペランドを格納する、第２のメモリの
メモリワードとを含み、第２のメモリにおける読出をイ
ンタレースし、かつ各演算の際に第２のメモリのメモリ
ワードの２つのオペランドのうちの１つを選択するよう
にされたユニットをさらに含む。
【００１８】本発明の一実施例に従えば、この装置は、
現在の画像部分の動き推定を、先の画像におけるこの部
分の環境を考慮にいれて行なうタイプの動画圧縮回路内
に統合される。
現在の画像部分の動き推定を、先の画像におけるこの部
分の環境を考慮にいれて行なうタイプの動画圧縮回路内
に統合される。
【００１９】本発明はさらに、動画圧縮回路の「ｎ＋
１」の演算子に画素を供給するための装置を提供する。
各演算子について、この装置は、現在の画像のカレント
ウィンドウを格納する第１のメモリから供給される第１
のワークレジスタと、先の演算子に関連する第２のレジ
スタの出力から供給される第２のワークレジスタとを含
み、第２のレジスタは、先の画像の基準ウィンドウを格
納する第２のメモリから供給された第１の演算子と関連
する。この装置は、各演算子について、その入力が先の
演算子の先行レジスタの出力に接続された先行レジスタ
と、演算子と関連する第２のワークレジスタの入力とそ
の出力が接続されるマルチプレクサとを含み、マルチプ
レクサの入力はそれぞれ先行レジスタの出力と、先の演
算子の第２のワークレジスタの出力とに接続される。
１」の演算子に画素を供給するための装置を提供する。
各演算子について、この装置は、現在の画像のカレント
ウィンドウを格納する第１のメモリから供給される第１
のワークレジスタと、先の演算子に関連する第２のレジ
スタの出力から供給される第２のワークレジスタとを含
み、第２のレジスタは、先の画像の基準ウィンドウを格
納する第２のメモリから供給された第１の演算子と関連
する。この装置は、各演算子について、その入力が先の
演算子の先行レジスタの出力に接続された先行レジスタ
と、演算子と関連する第２のワークレジスタの入力とそ
の出力が接続されるマルチプレクサとを含み、マルチプ
レクサの入力はそれぞれ先行レジスタの出力と、先の演
算子の第２のワークレジスタの出力とに接続される。
【００２０】本発明の一実施例に従えば、第２のメモリ
は各メモリワードが基準ウィンドウの２つの連続する画
素を含むように構成され、この装置は、第２のメモリの
読出をインタレースし、かつ各クロック周期において現
在のベクトルからの画素と次のベクトルにおける基準ウ
ィンドウの画素とを交互に読出すように適合されたユニ
ットを含む。
は各メモリワードが基準ウィンドウの２つの連続する画
素を含むように構成され、この装置は、第２のメモリの
読出をインタレースし、かつ各クロック周期において現
在のベクトルからの画素と次のベクトルにおける基準ウ
ィンドウの画素とを交互に読出すように適合されたユニ
ットを含む。
【００２１】本発明の一実施例に従えば、インタレース
するユニットは、２つのマルチプレクサを含み、その各
々は第１の入力において第２のメモリのメモリワードの
第１の画素を受取り、各マルチプレクサの第２の入力
は、第２のメモリから読出されたメモリワードの第２の
値を受取るバッファレジスタの出力に接続される。
するユニットは、２つのマルチプレクサを含み、その各
々は第１の入力において第２のメモリのメモリワードの
第１の画素を受取り、各マルチプレクサの第２の入力
は、第２のメモリから読出されたメモリワードの第２の
値を受取るバッファレジスタの出力に接続される。
【００２２】本発明の一実施例に従えば、マルチプレク
サの第１の入力および先行レジスタの入力は双方とも第
１の演算子と関連し、それぞれ、第２のメモリにおける
読出のインタレースユニットを構成する第１のマルチプ
レクサおよび第２のマルチプレクサの出力を受取る。
サの第１の入力および先行レジスタの入力は双方とも第
１の演算子と関連し、それぞれ、第２のメモリにおける
読出のインタレースユニットを構成する第１のマルチプ
レクサおよび第２のマルチプレクサの出力を受取る。
【００２３】本発明の一実施例に従えば、演算子と関連
する各マルチプレクサは、レジスタのクロック信号に関
して「ｍ＋１」で分割された周波数を有するクロック信
号によって構成される制御信号を受取り、マルチプレク
サの信号パルスの幅は、レジスタのクロック信号の１周
期と等しく、マルチプレクサのクロック信号はレジスタ
のクロック信号と同期される。
する各マルチプレクサは、レジスタのクロック信号に関
して「ｍ＋１」で分割された周波数を有するクロック信
号によって構成される制御信号を受取り、マルチプレク
サの信号パルスの幅は、レジスタのクロック信号の１周
期と等しく、マルチプレクサのクロック信号はレジスタ
のクロック信号と同期される。
【００２４】本発明の一実施例に従えば、インタレース
ユニットの各マルチプレクサは、レジスタのクロック信
号に関して２で分割された周波数を有するクロック信号
から構成される制御信号を受取り、マルチプレクサの２
つのクロック信号は互いに逆相であり、レジスタのクロ
ック信号によって時間決めされる。
ユニットの各マルチプレクサは、レジスタのクロック信
号に関して２で分割された周波数を有するクロック信号
から構成される制御信号を受取り、マルチプレクサの２
つのクロック信号は互いに逆相であり、レジスタのクロ
ック信号によって時間決めされる。
【００２５】本発明に従う、先行レジスタまたはプリロ
ードレジスタと各演算子の組合せによって、カレントウ
ィンドウの１つの画素線を処理するのに必要な時間を、
カレントウィンドウの次の線の処理の第１の演算シーケ
ンスに必要な、基準ウィンドウの次のベクトルの第１の
画素をプリロードするのに用いることを可能とする。
ードレジスタと各演算子の組合せによって、カレントウ
ィンドウの１つの画素線を処理するのに必要な時間を、
カレントウィンドウの次の線の処理の第１の演算シーケ
ンスに必要な、基準ウィンドウの次のベクトルの第１の
画素をプリロードするのに用いることを可能とする。
【００２６】このように、線の全体の処理時間に対する
これらの画素のプリロード時間の影響が避けられる。
これらの画素のプリロード時間の影響が避けられる。
【００２７】本発明に従う、第２のキャッシュメモリの
構造およびこの第２のメモリを読出すための読出インタ
レースユニットの使用によって、メモリ読出のためのサ
イクル数を増大させることなく上述の結果を与える。
構造およびこの第２のメモリを読出すための読出インタ
レースユニットの使用によって、メモリ読出のためのサ
イクル数を増大させることなく上述の結果を与える。
【００２８】本発明の上述のおよび他の目的、特徴、局
面および利点は、添付の図面に関連して読まれると、本
発明の以下の詳細な説明から明らかになるであろう。
面および利点は、添付の図面に関連して読まれると、本
発明の以下の詳細な説明から明らかになるであろう。
【００２９】
【詳細な説明】図４に示されるような本発明に従う「ｎ
＋１」の演算子ＯＰ（０）、…、ＯＰ（ｋ）、…、ＯＰ
（ｎ）を供給するための装置は、第１のキャッシュメモ
リ１を含み、これに、たとえば１バイトデータとして、
カレントウィンドウを構成しかつそれについて動き推定
が行なわれる現在の画像Ｉ（ｊ）のマクロブロックの画
素の値が格納される。メモリ１の出力は、第１のワーク
レジスタＲ１（０）、…、Ｒ１（ｋ）、…、Ｒ１（ｎ）
に並列に与えられ、これらのそれぞれの出力は、それぞ
れ関連する演算子ＯＰ（０）、…、ＯＰ（ｋ）、…、Ｏ
Ｐ（ｎ）の第１の入力に接続される。
＋１」の演算子ＯＰ（０）、…、ＯＰ（ｋ）、…、ＯＰ
（ｎ）を供給するための装置は、第１のキャッシュメモ
リ１を含み、これに、たとえば１バイトデータとして、
カレントウィンドウを構成しかつそれについて動き推定
が行なわれる現在の画像Ｉ（ｊ）のマクロブロックの画
素の値が格納される。メモリ１の出力は、第１のワーク
レジスタＲ１（０）、…、Ｒ１（ｋ）、…、Ｒ１（ｎ）
に並列に与えられ、これらのそれぞれの出力は、それぞ
れ関連する演算子ＯＰ（０）、…、ＯＰ（ｋ）、…、Ｏ
Ｐ（ｎ）の第１の入力に接続される。
【００３０】第２のキャッシュメモリ２は、先の画像Ｉ
（ｊ−１）の基準ウィンドウを含む。この基準ウィンド
ウは、先の画像において現在の画像Ｉ（ｊ）の考慮され
ているマクロブロックの画素を有した値と、先の画像Ｉ
（ｊ−１）のあらゆる方向においてこのマクロブロック
と隣接した画素の値とを含む。メモリ２のメモリワード
は、２つの連続する画素Ｐ（ｉ，ｊ−１）およびＰ（ｉ
＋１，ｊ−１）の値を含む。したがって、メモリワード
は１６ビットワードであり、８つの最下位ビットがたと
えば画素Ｐ（ｉ，ｊ−１）に対応し、８つの最上位ビッ
トが画素Ｐ（ｉ＋１，ｊ−１）に対応する。メモリ２の
出力の８つの最下位ビットは、２つのマルチプレクサ４
および５の第１の入力に与えられる。メモリ２の出力の
８つの最上位ビットは、バッファレジスタ３の入力に与
えられ、その出力は２つのマルチプレクサ４および５の
第２の入力に接続される。バッファレジスタ３とマルチ
プレクサ４および５とは、メモリ２において実行される
読出動作のインタレースユニット６を構成する。
（ｊ−１）の基準ウィンドウを含む。この基準ウィンド
ウは、先の画像において現在の画像Ｉ（ｊ）の考慮され
ているマクロブロックの画素を有した値と、先の画像Ｉ
（ｊ−１）のあらゆる方向においてこのマクロブロック
と隣接した画素の値とを含む。メモリ２のメモリワード
は、２つの連続する画素Ｐ（ｉ，ｊ−１）およびＰ（ｉ
＋１，ｊ−１）の値を含む。したがって、メモリワード
は１６ビットワードであり、８つの最下位ビットがたと
えば画素Ｐ（ｉ，ｊ−１）に対応し、８つの最上位ビッ
トが画素Ｐ（ｉ＋１，ｊ−１）に対応する。メモリ２の
出力の８つの最下位ビットは、２つのマルチプレクサ４
および５の第１の入力に与えられる。メモリ２の出力の
８つの最上位ビットは、バッファレジスタ３の入力に与
えられ、その出力は２つのマルチプレクサ４および５の
第２の入力に接続される。バッファレジスタ３とマルチ
プレクサ４および５とは、メモリ２において実行される
読出動作のインタレースユニット６を構成する。
【００３１】第１のマルチプレクサ４の出力は、演算子
ＯＰ（０）と関連するマルチプレクサＭ（０）の第１の
入力に接続され、マルチプレクサＭ（０）の第２の入力
はプリロードレジスタ、または先行レジスタＡＲ（０）
の出力に接続される。先行レジスタＡＲ（０）は、イン
タレースユニット６の第２のマルチプレクサ５の出力を
受取る。マルチプレクサＭ（０）の出力は、第２のワー
クレジスタＲ２（０）の入力に接続され、Ｒ２（０）の
出力は演算子ＯＰ（０）の第２の入力に与えられる。
ＯＰ（０）と関連するマルチプレクサＭ（０）の第１の
入力に接続され、マルチプレクサＭ（０）の第２の入力
はプリロードレジスタ、または先行レジスタＡＲ（０）
の出力に接続される。先行レジスタＡＲ（０）は、イン
タレースユニット６の第２のマルチプレクサ５の出力を
受取る。マルチプレクサＭ（０）の出力は、第２のワー
クレジスタＲ２（０）の入力に接続され、Ｒ２（０）の
出力は演算子ＯＰ（０）の第２の入力に与えられる。
【００３２】各演算子ＯＰ（ｋ）は、この発明に従え
ば、マルチプレクサＭ（ｋ）および先行レジスタＡＲ
（ｋ）と関連する。回路のランク「ｋ」の基本（elemen
tary）セルは、このように演算子ＯＰ（ｋ）と、マルチ
プレクサＭ（ｋ）と、２つのワークレジスタＲ１（ｋ）
およびＲ２（ｋ）と、先行レジスタＡＲ（ｋ）と、アキ
ュムレータＡＣＣ（ｋ）とを含む。アキュムレータＡＣ
Ｃ（０）、…、ＡＣＣ（ｋ）、…、ＡＣＣ（ｎ）の出力
は、動画圧縮回路の他の部分によって用いられる演算結
果を与える。
ば、マルチプレクサＭ（ｋ）および先行レジスタＡＲ
（ｋ）と関連する。回路のランク「ｋ」の基本（elemen
tary）セルは、このように演算子ＯＰ（ｋ）と、マルチ
プレクサＭ（ｋ）と、２つのワークレジスタＲ１（ｋ）
およびＲ２（ｋ）と、先行レジスタＡＲ（ｋ）と、アキ
ュムレータＡＣＣ（ｋ）とを含む。アキュムレータＡＣ
Ｃ（０）、…、ＡＣＣ（ｋ）、…、ＡＣＣ（ｎ）の出力
は、動画圧縮回路の他の部分によって用いられる演算結
果を与える。
【００３３】ランク「ｋ」の基本セルについて、演算子
ＯＰ（ｋ）の３つの入力に、ワークレジスタＲ１（ｋ）
およびＲ２（ｋ）ならびにアキュムレータＡＣＣ（ｋ）
の出力が供給される。演算子ＯＰ（ｋ）の出力はアキュ
ムレータＡＣＣ（ｋ）の入力に与えられる。各基本演算
は、このように３つの値｛Ｐ（ｉ，ｊ），Ｐ（ｉ−ｋ，
ｊ−１），ＡＣＣ（ｉ−１，ｋ）｝を用いて行なわれ
る。ワークレジスタＲ１（ｋ）の入力は第１のメモリ１
から取出された画素Ｐ（ｉ，ｊ）を受取る。ワークレジ
スタＲ２（ｋ）の入力はマルチプレクサＭ（ｋ）の出力
に接続され、Ｍ（ｋ）の第１の入力は、先の演算子ＯＰ
（ｋ−１）の関連するワークレジスタＲ２（ｋ−１）の
出力に接続される。マルチプレクサＭ（ｋ）の第２の入
力は、先行レジスタＡＲ（ｋ）の出力に接続される。先
行レジスタＡＲ（ｋ）の入力は、先行レジスタＡＲ（ｋ
−１）の出力に接続され、これは先行演算子ＯＰ（ｋ−
１）に関連する。
ＯＰ（ｋ）の３つの入力に、ワークレジスタＲ１（ｋ）
およびＲ２（ｋ）ならびにアキュムレータＡＣＣ（ｋ）
の出力が供給される。演算子ＯＰ（ｋ）の出力はアキュ
ムレータＡＣＣ（ｋ）の入力に与えられる。各基本演算
は、このように３つの値｛Ｐ（ｉ，ｊ），Ｐ（ｉ−ｋ，
ｊ−１），ＡＣＣ（ｉ−１，ｋ）｝を用いて行なわれ
る。ワークレジスタＲ１（ｋ）の入力は第１のメモリ１
から取出された画素Ｐ（ｉ，ｊ）を受取る。ワークレジ
スタＲ２（ｋ）の入力はマルチプレクサＭ（ｋ）の出力
に接続され、Ｍ（ｋ）の第１の入力は、先の演算子ＯＰ
（ｋ−１）の関連するワークレジスタＲ２（ｋ−１）の
出力に接続される。マルチプレクサＭ（ｋ）の第２の入
力は、先行レジスタＡＲ（ｋ）の出力に接続される。先
行レジスタＡＲ（ｋ）の入力は、先行レジスタＡＲ（ｋ
−１）の出力に接続され、これは先行演算子ＯＰ（ｋ−
１）に関連する。
【００３４】すべてのワークレジスタＲ１（０）、…、
Ｒ１（ｋ）、…、Ｒ１（ｎ）、Ｒ２（０）、…、Ｒ２
（ｋ）、…Ｒ２（ｎ）、および先行レジスタＡＲ
（０）、…、ＡＲ（ｋ）、…、ＡＲ（ｎ）と、すべての
アキュムレータＡＣＣ（０）、…、ＡＣＣ（ｋ）、…、
ＡＣＣ（ｎ）と、バッファレジスタ３とは、同じクロッ
ク信号ＣＬＫによって制御される。マルチプレクサＭ
（ｋ）は、カレントウィンドウの線の終わりを示す同じ
信号ＣＬＫ１によって制御される。マルチプレクサ４お
よび５は、それぞれ信号ＣＬＫ４およびＣＬＫ５によっ
て制御される。
Ｒ１（ｋ）、…、Ｒ１（ｎ）、Ｒ２（０）、…、Ｒ２
（ｋ）、…Ｒ２（ｎ）、および先行レジスタＡＲ
（０）、…、ＡＲ（ｋ）、…、ＡＲ（ｎ）と、すべての
アキュムレータＡＣＣ（０）、…、ＡＣＣ（ｋ）、…、
ＡＣＣ（ｎ）と、バッファレジスタ３とは、同じクロッ
ク信号ＣＬＫによって制御される。マルチプレクサＭ
（ｋ）は、カレントウィンドウの線の終わりを示す同じ
信号ＣＬＫ１によって制御される。マルチプレクサ４お
よび５は、それぞれ信号ＣＬＫ４およびＣＬＫ５によっ
て制御される。
【００３５】このような装置の動作が図５に示される。
図５は、各クロック周期ＣＬＫにおいて、第２のワーク
レジスタＲ２（ｋ）および先行レジスタＡＲ（ｋ）の入
力に存在する値と、バッファレジスタ３の入力に存在す
る値とキャッシュメモリ２において読出されたメモリワ
ードとを表の形式で表わす。考慮されているクロック周
期の間に実行された演算シーケンスのランク「ｉ」も示
される。
図５は、各クロック周期ＣＬＫにおいて、第２のワーク
レジスタＲ２（ｋ）および先行レジスタＡＲ（ｋ）の入
力に存在する値と、バッファレジスタ３の入力に存在す
る値とキャッシュメモリ２において読出されたメモリワ
ードとを表の形式で表わす。考慮されているクロック周
期の間に実行された演算シーケンスのランク「ｉ」も示
される。
【００３６】図５において、簡略にするために、４つの
演算子での８の演算シーケンスのみを考慮する。実用に
おいては、８つの演算子での１６の演算シーケンスが実
行される。この説明をよりわかりやすくするために、演
算シーケンスの実行を表すこれらのレジスタの値のみが
示される。画素のランク「ｉ」のみが表わされ、この図
において示される画素はすべて、画像Ｉ（ｊ−１）の画
素である。第１のワークレジスタＲ１（ｋ）の入力に存
在する値は示されておらず、これらは上述のようにレジ
スタＲ２（０）の入力に存在する現在の画像Ｉ（ｊ）の
画素の値に対応する。
演算子での８の演算シーケンスのみを考慮する。実用に
おいては、８つの演算子での１６の演算シーケンスが実
行される。この説明をよりわかりやすくするために、演
算シーケンスの実行を表すこれらのレジスタの値のみが
示される。画素のランク「ｉ」のみが表わされ、この図
において示される画素はすべて、画像Ｉ（ｊ−１）の画
素である。第１のワークレジスタＲ１（ｋ）の入力に存
在する値は示されておらず、これらは上述のようにレジ
スタＲ２（０）の入力に存在する現在の画像Ｉ（ｊ）の
画素の値に対応する。
【００３７】図５に示されるように、基準ウィンドウの
次のベクトルの処理を始める前に利用可能でなくてはな
らない画素Ｐ′（０，ｊ−１）、…、Ｐ′（−ｋ，ｊ−
１）、…、Ｐ′（−ｎ，ｊ−１）を表わす画素Ｐ′
（０）、Ｐ′（−１）、Ｐ′（−２）、およびＰ′（−
３）が、現在のベクトルの処理中に先行レジスタＡＲ
（ｋ）に格納される。現在のベクトルの画素に関するキ
ャッシュメモリ２内のメモリワードは、２クロック周期
ごとに読出され、２つの画素が１メモリワードに格納さ
れる。４つの画素Ｐ′（０）ないしＰ′（−３）もま
た、現在のベクトルの最後の読出動作とインタレースす
ることによって、２クロック周期ごとに読出される。画
素Ｐ′（０）ないしＰ′（−３）が、先行レジスタＡＲ
（０）ないしＡＲ（３）に格納される。現在のベクトル
の処理の最後のクロック周期中に、各先行レジスタＡＲ
（ｋ）の内容がそれと関連するワークレジスタＲ２
（ｋ）にマルチプレクサＭ（ｋ）を介してロードされ
る。基準ウィンドウベクトルを処理するのに、「ｎ＋
１」の演算の「ｍ＋１」シーケンスがその間に実行され
る「ｍ＋１」の周期に関して付加的なクロック周期が必
要でないことがわかるだろう。
次のベクトルの処理を始める前に利用可能でなくてはな
らない画素Ｐ′（０，ｊ−１）、…、Ｐ′（−ｋ，ｊ−
１）、…、Ｐ′（−ｎ，ｊ−１）を表わす画素Ｐ′
（０）、Ｐ′（−１）、Ｐ′（−２）、およびＰ′（−
３）が、現在のベクトルの処理中に先行レジスタＡＲ
（ｋ）に格納される。現在のベクトルの画素に関するキ
ャッシュメモリ２内のメモリワードは、２クロック周期
ごとに読出され、２つの画素が１メモリワードに格納さ
れる。４つの画素Ｐ′（０）ないしＰ′（−３）もま
た、現在のベクトルの最後の読出動作とインタレースす
ることによって、２クロック周期ごとに読出される。画
素Ｐ′（０）ないしＰ′（−３）が、先行レジスタＡＲ
（０）ないしＡＲ（３）に格納される。現在のベクトル
の処理の最後のクロック周期中に、各先行レジスタＡＲ
（ｋ）の内容がそれと関連するワークレジスタＲ２
（ｋ）にマルチプレクサＭ（ｋ）を介してロードされ
る。基準ウィンドウベクトルを処理するのに、「ｎ＋
１」の演算の「ｍ＋１」シーケンスがその間に実行され
る「ｍ＋１」の周期に関して付加的なクロック周期が必
要でないことがわかるだろう。
【００３８】上述のような動画圧縮回路の場合には、こ
れは動き推定に必要とされる時間を３分の１低減するこ
ととなる。したがって、８の演算の１６のシーケンスを
実行するのに２４ではなく１６のクロック周期で十分で
ある。テレビ電話に適合する本発明の実施例では、カレ
ントウィンドウは１６×１６画素マクロブロックに対応
し、基準ウィンドウは３２×３２画素正方形マトリック
スに対応する。
れは動き推定に必要とされる時間を３分の１低減するこ
ととなる。したがって、８の演算の１６のシーケンスを
実行するのに２４ではなく１６のクロック周期で十分で
ある。テレビ電話に適合する本発明の実施例では、カレ
ントウィンドウは１６×１６画素マクロブロックに対応
し、基準ウィンドウは３２×３２画素正方形マトリック
スに対応する。
【００３９】図６は、クロック信号ＣＬＫに関しての、
マルチプレクサの制御信号ＣＬＫ１、ＣＬＫ４、ＣＬＫ
５の形状の例を表わす。この例では、各マルチプレクサ
が、その第１の入力は制御信号のハイレベルに、および
第２の入力はローレベルに選択すると考えられる。この
図において、各クロック周期について、マルチプレクサ
４、５、Ｍ（０）、Ｍ（１）、Ｍ（２）、およびＭ
（３）の出力に存在する画素が表わされる。
マルチプレクサの制御信号ＣＬＫ１、ＣＬＫ４、ＣＬＫ
５の形状の例を表わす。この例では、各マルチプレクサ
が、その第１の入力は制御信号のハイレベルに、および
第２の入力はローレベルに選択すると考えられる。この
図において、各クロック周期について、マルチプレクサ
４、５、Ｍ（０）、Ｍ（１）、Ｍ（２）、およびＭ
（３）の出力に存在する画素が表わされる。
【００４０】図からわかるように、信号ＣＬＫ４および
ＣＬＫ５は実際に、クロック信号ＣＬＫに関してその周
波数が２で分割されたクロック信号に対応する。信号Ｃ
ＬＫ４およびＣＬＫ５は信号ＣＬＫと同期され、１８０
°だけ互いにシフトされる。信号ＣＬＫ１の周波数は、
クロック信号ＣＬＫに関して「ｍ＋１」で分割され、後
者と同期され、その正のパルスの幅は１クロック周期Ｃ
ＬＫと等しい。周期「１」、「２」、および「９」にお
いてマルチプレクサ５の出力に存在する、それぞれ画素
Ｐ（１）、Ｐ（３）、およびＰ′（１）は、マルチプレ
クサ５の出力において非有意値を構成する。これらの値
は、マルチプレクサ４に関して有意値を構成するそれぞ
れのメモリワード｛Ｐ（１），Ｐ（２）｝、｛Ｐ
（３），Ｐ（４）｝、｛Ｐ′（１），Ｐ′（２）｝の読
出によって与えられる。同様に、周期「８」の間にマル
チプレクサ４の出力に存在する値Ｐ（８）は、メモリワ
ード｛Ｐ（７），Ｐ（８）｝の第２の値を構成し、これ
は読出されるが用いられない。マルチプレクサＭ（０）
はこの周期の間に値Ｐ′（０）を受取るその第１の入力
を選択する。
ＣＬＫ５は実際に、クロック信号ＣＬＫに関してその周
波数が２で分割されたクロック信号に対応する。信号Ｃ
ＬＫ４およびＣＬＫ５は信号ＣＬＫと同期され、１８０
°だけ互いにシフトされる。信号ＣＬＫ１の周波数は、
クロック信号ＣＬＫに関して「ｍ＋１」で分割され、後
者と同期され、その正のパルスの幅は１クロック周期Ｃ
ＬＫと等しい。周期「１」、「２」、および「９」にお
いてマルチプレクサ５の出力に存在する、それぞれ画素
Ｐ（１）、Ｐ（３）、およびＰ′（１）は、マルチプレ
クサ５の出力において非有意値を構成する。これらの値
は、マルチプレクサ４に関して有意値を構成するそれぞ
れのメモリワード｛Ｐ（１），Ｐ（２）｝、｛Ｐ
（３），Ｐ（４）｝、｛Ｐ′（１），Ｐ′（２）｝の読
出によって与えられる。同様に、周期「８」の間にマル
チプレクサ４の出力に存在する値Ｐ（８）は、メモリワ
ード｛Ｐ（７），Ｐ（８）｝の第２の値を構成し、これ
は読出されるが用いられない。マルチプレクサＭ（０）
はこの周期の間に値Ｐ′（０）を受取るその第１の入力
を選択する。
【００４１】本発明は当業者には容易に明らかとなる種
々の変形および変更を受け得る。特に、実行される基本
演算に依存していかなるタイプの演算子が用いられても
よい。たとえば、コンパレータ、加算器、減算器、乗算
器等、または演算子の何らかの組合せを用いてもよい。
々の変形および変更を受け得る。特に、実行される基本
演算に依存していかなるタイプの演算子が用いられても
よい。たとえば、コンパレータ、加算器、減算器、乗算
器等、または演算子の何らかの組合せを用いてもよい。
【００４２】同様に、上述の各構成要素（バッファレジ
スタ、先行レジスタ、マルチプレクサ）の代わりに同じ
機能を実現する１以上の要素を用いてもよい。さらに、
演算を施される値は、実現される処理に依存して、任意
のビット数に対応し、１ビットであってもよい。
スタ、先行レジスタ、マルチプレクサ）の代わりに同じ
機能を実現する１以上の要素を用いてもよい。さらに、
演算を施される値は、実現される処理に依存して、任意
のビット数に対応し、１ビットであってもよい。
【００４３】さらに、１組の値だけがそのロード中にイ
ンタレースされることを考慮してこのシステムを説明し
たが、いくつかのオペランドがインタレースされるプロ
セスにおいてこのシステムを実現してもよい。
ンタレースされることを考慮してこのシステムを説明し
たが、いくつかのオペランドがインタレースされるプロ
セスにおいてこのシステムを実現してもよい。
【００４４】本発明の１つの例示的な実施例を説明した
が、種々の変更例、変形例、および改良点が当業者には
明らかとなるであろう。このような変更例、変形例およ
び改良点は本発明の精神および範囲内と意図される。し
たがって、上述の説明は単に例示的なものであり、制限
するものではない。本発明は前掲の特許請求の範囲およ
びその均等物によってのみ制限される。
が、種々の変更例、変形例、および改良点が当業者には
明らかとなるであろう。このような変更例、変形例およ
び改良点は本発明の精神および範囲内と意図される。し
たがって、上述の説明は単に例示的なものであり、制限
するものではない。本発明は前掲の特許請求の範囲およ
びその均等物によってのみ制限される。
【図１】動画圧縮回路のプロセッサ内の演算子を供給す
る装置を示す概略図である。
る装置を示す概略図である。
【図２】図１の装置のレジスタに関する入力値を示す図
である。
である。
【図３】動画圧縮回路と関連したカレントおよび基準ウ
ィンドウの画素を示す図である。
ィンドウの画素を示す図である。
【図４】本発明に従う動画圧縮回路の一連の演算子の供
給のための装置の一実施例を示す概略図である。
給のための装置の一実施例を示す概略図である。
【図５】図４の装置のレジスタの内容の表を示す図であ
る。
る。
【図６】図４の装置の要素の制御信号の例示的な波形の
タイミング図である。
タイミング図である。
１ 第１のメモリ ２ 第２のメモリ ＡＲ 先行レジスタ ＯＰ 演算子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/137 Ｚ
Claims (8)
- 【請求項１】 「ｎ＋１」の演算の「ｍ＋１」のシーケ
ンスを処理するタイプの、シストリックアーキテクチャ
内に配置される「ｎ＋１」演算子の（ＯＰ（０）、…、
ＯＰ（ｋ）…、ＯＰ（ｎ））にオペランドを供給するた
めの装置であって、 前記演算子（ＯＰ（ｋ））と関連し、「ｍ＋１」のシー
ケンスの現在の処理中に、「ｍ＋１」の演算シーケンス
の次の演算の第１の「ｎ＋１」のオペランドを格納する
ように設計される「ｎ＋１」の先行レジスタ（ＡＲ
（０）、…、ＡＲ（ｋ）、…、ＡＲ（ｎ））と、 前記演算子の各々（ＯＰ（ｋ））と関連し、前記演算子
（ＯＰ（ｋ））と関連する前記先行レジスタ（ＡＲ
（ｋ））内に含まれる値と、先の演算シーケンスの間に
先の演算子（ＯＰ（ｋ−１））によって用いられたオペ
ランドの値との間でオペランドを選択するように適合さ
れる手段（Ｍ（ｋ））と、 第１の組のオペランドを格納する第１のメモリ（１）
と、 第２の組のオペランドを格納する第２のメモリ（２）と
を含み、前記第２のメモリ（２）のメモリワードは２つ
の連続するオペランドを格納し、さらに前記第２のメモ
リ（２）の読出をインタレースし、各演算において前記
第２のメモリ（２）のメモリワードの２つのオペランド
のうちの１つを選択するようにされるユニット（６）と
を含む、装置。 - 【請求項２】 現在の画像部分の動き推定を、先の画像
における前記部分の環境を考慮にいれて実行するタイプ
の動画圧縮回路に統合される、請求項１に記載の装置。 - 【請求項３】 前記演算子の各々（ＯＰ（ｋ））と関連
し、現在の画像（Ｉ（ｊ））のカレントウィンドウを格
納する第１のメモリ（１）から供給される第１のワーク
レジスタ（Ｒ１（ｋ））と、先の演算子（ＯＰ（ｋ−
１））と関連する第２のレジスタ（Ｒ２（ｋ−１））の
出力から供給される第２のワークレジスタ（Ｒ２
（ｋ））とを含むタイプの動画圧縮回路の「ｎ＋１」の
演算子（ＯＰ（０））、…、ＯＰ（ｋ）、…、ＯＰ
（ｎ））に前記装置が画素を供給し、第１の演算子（Ｏ
Ｐ（０））と関連する第２のレジスタ（Ｒ２（０））は
先の画像（Ｉ（ｊ−１））の基準ウィンドウを格納する
第２のメモリ（２）から供給され、前記装置は、各演算
子（ＯＰ（ｋ））について、先の演算子（ＯＰ（ｋ−
１））の先行レジスタ（ＡＲ（ｋ−１））の出力に接続
される入力を有する先行レジスタ（ＡＲ（ｋ））と、前
記演算子（ＯＰ（ｋ））と関連する前記第２のワークレ
ジスタ（Ｒ２（ｋ））の入力に接続される出力を有する
マルチプレクサ（Ｍ（ｋ））とを含み、前記マルチプレ
クサ（Ｍ（ｋ））の入力は、前記先行レジスタ（ＡＲ
（ｋ））の出力および先の演算子（ＯＰ（ｋ−１））の
第２のワークレジスタ（Ｒ２（ｋ−１））の出力にそれ
ぞれ接続される、請求項２に記載の装置。 - 【請求項４】 前記第２のメモリ（２）は、各メモリワ
ードが基準ウィンドウの２つの連続する画素（Ｐ（ｉ，
ｊ−１），Ｐ（ｉ＋１，ｊ−１））を含むように構成さ
れ、前記装置が、第２のメモリ（２）の読出をインタレ
ースし、各クロック周期（ＣＬＫ）において、現在のベ
クトルからの画素（Ｐ（ｉ，ｊ−１））および次のベク
トルからの基準ウィンドウの画素（Ｐ′（ｉ，ｊ−
１））を交互に読出すようにされるユニット（６）を含
む、請求項３に記載の装置。 - 【請求項５】 前記インタレースユニット（６）が２つ
のマルチプレクサ（４，５）を含み、これらは各々その
第１の入力で前記第２のメモリ（２）のメモリワードの
第１の画素（Ｐ（ｉ，ｊ−１））を受取り、各マルチプ
レクサ（４，５）の第２の入力は、前記第２のメモリ
（２）から読出された前記メモリワードの第２の値（Ｐ
（ｉ＋ｊ，ｊ−１））を受取るバッファレジスタ（３）
の出力に接続される、請求項４に記載の装置。 - 【請求項６】 マルチプレクサ（Ｍ（０））の第１の入
力および先行レジスタ（ＡＲ（０））の入力は双方とも
第１の演算子（ＯＰ（０））と関連し、それぞれ、第２
のメモリ（２）における読出のインタレースユニット
（６）を構成する第１のマルチプレクサ（４）の出力と
第２のマルチプレクサ（５）の出力とを受取る、請求項
５に記載の装置。 - 【請求項７】 演算子（ＯＰ（ｋ））と関連する各マル
チプレクサ（Ｍ（ｋ））は、前記レジスタのクロック信
号（ＣＬＫ）に関して「ｍ＋１」で分割される周波数を
有するクロック信号によって構成される制御信号（ＣＬ
Ｋ１）を受取り、信号パルス（ＣＬＫ１）の幅は、クロ
ック信号（ＣＬＫ）の１周期に等しく、クロック信号
（ＣＬＫ１）はクロック信号（ＣＬＫ）と同期される、
請求項４ないし６のいずれかに記載の装置。 - 【請求項８】 前記インタレースユニット（６）の各マ
ルチプレクサ（４，５）は、前記レジスタのクロック信
号（ＣＬＫ）に関して２で分割される周波数を有するク
ロック信号によって構成される制御信号（ＣＬＫ４，Ｃ
ＬＫ５）を受取り、前記２つのクロック信号（ＣＬＫ
４，ＣＬＫ５）の位相は互いに逆であり、前記レジスタ
のクロック信号（ＣＬＫ）と同期される、請求項５ない
し７のいずれかに記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9405338A FR2719397B1 (fr) | 1994-04-27 | 1994-04-27 | Dispositif d'alimentation en pixels d'une série d'opérateurs d'un circuit de compression d'images mobiles. |
| FR9405338 | 1994-04-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0851627A true JPH0851627A (ja) | 1996-02-20 |
| JP2960328B2 JP2960328B2 (ja) | 1999-10-06 |
Family
ID=9462760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7101850A Expired - Fee Related JP2960328B2 (ja) | 1994-04-27 | 1995-04-26 | シストリックアーキテクチャ内に配置される「ｎ＋１」個の演算子にオペランドを供給するための装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5715175A (ja) |
| EP (1) | EP0680015B1 (ja) |
| JP (1) | JP2960328B2 (ja) |
| CN (1) | CN1090426C (ja) |
| DE (1) | DE69515195T2 (ja) |
| FR (1) | FR2719397B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6067321A (en) * | 1997-04-03 | 2000-05-23 | Lsi Logic Corporation | Method and apparatus for two-row macroblock decoding to improve caching efficiency |
| US6178203B1 (en) * | 1997-04-03 | 2001-01-23 | Lsi Logic Corporation | Method and apparatus for two-row decoding of MPEG video |
| US7366352B2 (en) * | 2003-03-20 | 2008-04-29 | International Business Machines Corporation | Method and apparatus for performing fast closest match in pattern recognition |
| US20080254178A1 (en) * | 2007-04-13 | 2008-10-16 | Ralph W. Allen | Ice cream scoop and method |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2845473B2 (ja) * | 1989-02-13 | 1999-01-13 | 繁 安藤 | 動画像の運動、非運動領域検出装置 |
| GB2231226B (en) * | 1989-04-27 | 1993-09-22 | Sony Corp | Motion dependent video signal processing |
| US5173947A (en) | 1989-08-01 | 1992-12-22 | Martin Marietta Corporation | Conformal image processing apparatus and method |
| US5210605A (en) * | 1991-06-11 | 1993-05-11 | Trustees Of Princeton University | Method and apparatus for determining motion vectors for image sequences |
| JPH05276500A (ja) * | 1991-07-19 | 1993-10-22 | Sony Corp | 動画像符号化及び復号化装置 |
| JPH05336514A (ja) * | 1992-05-29 | 1993-12-17 | Sony Corp | 画像符号化装置 |
| KR100283343B1 (ko) * | 1992-06-25 | 2001-03-02 | 이데이 노부유끼 | 화상신호 부호화방법 및 복호화방법과 화상신호 부호화장치 및 복호화장치 |
| US5262968A (en) | 1992-06-25 | 1993-11-16 | The United States Of America As Represented By The Secretary Of The Air Force | High performance architecture for image processing |
| US5508744A (en) * | 1993-03-12 | 1996-04-16 | Thomson Consumer Electronics, Inc. | Video signal compression with removal of non-correlated motion vectors |
| US5398068A (en) * | 1993-09-02 | 1995-03-14 | Trustees Of Princeton University | Method and apparatus for determining motion vectors for image sequences |
-
1994
- 1994-04-27 FR FR9405338A patent/FR2719397B1/fr not_active Expired - Fee Related
-
1995
- 1995-04-18 US US08/423,581 patent/US5715175A/en not_active Expired - Lifetime
- 1995-04-25 EP EP95410035A patent/EP0680015B1/fr not_active Expired - Lifetime
- 1995-04-25 DE DE69515195T patent/DE69515195T2/de not_active Expired - Fee Related
- 1995-04-26 CN CN95104238A patent/CN1090426C/zh not_active Expired - Fee Related
- 1995-04-26 JP JP7101850A patent/JP2960328B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0680015A1 (fr) | 1995-11-02 |
| DE69515195T2 (de) | 2000-09-21 |
| EP0680015B1 (fr) | 2000-03-01 |
| FR2719397A1 (fr) | 1995-11-03 |
| DE69515195D1 (de) | 2000-04-06 |
| CN1123990A (zh) | 1996-06-05 |
| FR2719397B1 (fr) | 1996-07-19 |
| CN1090426C (zh) | 2002-09-04 |
| US5715175A (en) | 1998-02-03 |
| JP2960328B2 (ja) | 1999-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0169709B1 (en) | Real time processor for video signals | |
| US5260897A (en) | Signal processing circuit | |
| US5764787A (en) | Multi-byte processing of byte-based image data | |
| JPH03180965A (ja) | 単一のマルチプライヤ／アキュムレータと単一のランダムアクセスメモリを用いてｄｃｔ／ｉｄｃｔ演算を繰り返す集積回路装置 | |
| EP0404816A1 (en) | Dual mode adder circuitry | |
| EP0398881A1 (en) | MEMORY CONTROL UNIT AS A VIDEO SIGNAL PROCESSOR. | |
| US5642306A (en) | Method and apparatus for a single instruction multiple data early-out zero-skip multiplier | |
| EP0577102A2 (en) | Address formation circuit for image processing and method of generating address | |
| US5448301A (en) | Programmable video transformation rendering method and apparatus | |
| JP3676237B2 (ja) | データ処理装置及び演算器 | |
| JP2960328B2 (ja) | シストリックアーキテクチャ内に配置される「ｎ＋１」個の演算子にオペランドを供給するための装置 | |
| US5359549A (en) | Orthogonal transformation processor for compressing information | |
| JPWO2000043868A1 (ja) | データ処理装置及び演算器 | |
| US20030067986A1 (en) | Circuit and method for full search block matching | |
| JP3545004B2 (ja) | 演算回路 | |
| GB2214751A (en) | Video signal coding | |
| JP2790911B2 (ja) | 直交変換演算装置 | |
| US6668087B1 (en) | Filter arithmetic device | |
| US20050114419A1 (en) | Discrete cosine transformation apparatus, inverse discrete cosine transformation apparatus, and orthogonal transformation apparatus | |
| JP2526287B2 (ja) | 演算回路 | |
| JP4170173B2 (ja) | ブロックマッチング演算装置 | |
| JP2918506B2 (ja) | 動画像の動き補償時マクロブロックの半画素処理装置 | |
| EP0222405A2 (en) | Data processor | |
| US7606996B2 (en) | Array type operation device | |
| JP3513214B2 (ja) | 動きベクトル検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990706 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |