JPH0851647A - サンプルレートの変換方法及びサンプルレート変換器 - Google Patents

サンプルレートの変換方法及びサンプルレート変換器

Info

Publication number
JPH0851647A
JPH0851647A JP7167367A JP16736795A JPH0851647A JP H0851647 A JPH0851647 A JP H0851647A JP 7167367 A JP7167367 A JP 7167367A JP 16736795 A JP16736795 A JP 16736795A JP H0851647 A JPH0851647 A JP H0851647A
Authority
JP
Japan
Prior art keywords
sample
wht
values
interpolation
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7167367A
Other languages
English (en)
Inventor
Walter Demmer
デメル ヴァルター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Publication of JPH0851647A publication Critical patent/JPH0851647A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Color Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Systems (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】 【課題】 本発明は第１の所定のクロック周波数でディ
ジタル化された信号の入力サンプルの値を第２の実質的
なサンプル周波数の所望のサンプルの値に変換するサン
プルレート変換器の提案を目的とする。 【解決手段】 本発明のサンプルレート変換器は、直列
の入力サンプルの値を遅延させ遅延した入力サンプルの
値ｚ-2乃至ｚ2 のブロックを並列に出力する遅延手段
（５３−５６）と、ウォルシュ−アダマール変換（ＷＨ
Ｔ）を用いて遅延したサンプルの値（ｚ-2乃至ｚ2 ）を
ＷＨＴ領域に変換するＷＨＴ段を有する計算手段（３
１，３２）と、上記得られたＷＨＴの係数を均等に重み
付けする方法で補間し、補間の結果の振幅を補正する補
間手段（３４，３７）とからなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、第１の所定のクロ
ック周波数でディジタル化された信号の入力サンプル値
が第２の実質的なサンプル周波数の所望のサンプル値に
変換されるサンプルレート変換器及びサンプルレート変
換方法に関する。
【０００２】
【従来の技術】上記の如くのサンプルレート変換器は、
例えば、復調、復号化又はディジタル画像処理のような
別の信号処理のため、第１のクロック周波数でディジタ
ル化されたビデオ信号のサンプル値を第２の「実質的
な」サンプル周波数のサンプル値に変換するディジタル
ビデオ復号器で使用されている。その上、上記サンプル
レート変換器は、別々の色副搬送波周波数とライン周波
数を有する種々の標準規格のビデオ信号を処理し得る多
規格適合形復号器で使用し得る。
【０００３】カラービデオ信号、所謂ＣＶＢＳ（複合ビ
デオ、ブランキング及び同期信号）は、本質的に輝度信
号又はルミナンス成分（Ｙ）と、二つの色差信号又はク
ロミナンス成分（Ｕ，Ｖ又はＩ，Ｑ）と、垂直及び水平
同期信号（ＶＳ，ＨＳ）と、ブランキング信号（ＢＬ）
とからなる。複合ビデオ信号と、対応するＹ、Ｕ及びＶ
信号の構成が図１に示されている。
【０００４】図１はＥＢＵ（欧州放送連合）のカラーバ
ーテスト信号に対する複合ビデオ信号を示す図である。
同図に示すルミナンス成分Ｙには、色搬送波周波数を有
する「搬送パケット」内の垂直方向のカラーバーに属す
る６種類の色相（明度）の値が加算的に重ねられてい
る。色搬送波を発生させるため、色副搬送波周波の同期
信号、即ち、バーストがライン同期パルスＳＹＮＣの後
に直接伝送される。バースト位相及びバースト振幅は、
個々の搬送パケットによって表わされた復調された信号
の色相及び色飽和度を定める基準値として使用される。
【０００５】例えば、ＮＴＳＣ、ＰＡＬ及びＳＥＣＡＭ
方式等の従来のテレビジョン標準規格に採用されている
種々の符号化方式は、クロミナンスの伝送特性が異な
り、特に、別個のシステムは別個の色副搬送波周波数及
び別個のライン周波数を利用する。以下の説明はＰＡＬ
及びＮＴＳＣ方式に関する説明であるが、他の標準規格
のビデオ信号及び標準化されていない信号にも同様に適
合する。
【０００６】ＰＡＬ方式及びＮＴＳＣ方式のｆｓｃ（色
副搬送波周波数）は： ｆｓｃ（ＮＴＳＣ）＝ ３．５８ＭＨｚ ｆｓｃ（ＰＡＬ） ＝ ４．４３ＭＨｚ である。その上、ＰＡＬ及びＮＴＳＣ方式において、ｆ
ｈ（ライン周波数）に対するｆｓｃ（色副搬送波周波
数）の比は： fsc(NTSC) = 227.50 * fh 又は 4・fsc(NTSC)
= 910・fh fsc(PAL) = 283.75 * fh 又は 4・fsc(NTSC)
= 1135・fh と表わされるので、ＮＴＳＣ方式の場合、色副搬送波の
位相は１ライン当たり１８０°変わり、ＰＡＬ方式の場
合、１ライン当たり２７０°変わる。
【０００７】ディジタルビデオ信号の処理及び復号化に
おける従来技術は、上記二つの方式のアーキテクチャー
の間で基本的に区別される。上記アーキテクチャーは、
バーストロック方式アーキテクチャーと、ラインロック
方式アーキテクチャーであり、即ち、かかる方式は、夫
々、バーストパルスと共に伝送された色副搬送波周波に
位相ロックされた方法、或いは、ライン周波に位相ロッ
クされた方法で発生させられたビデオ信号に対するサン
プリング周波数で動作する。
【０００８】バーストロック方式アーキテクチャーを有
する復号器の場合、サンプリング周波数は、電力損失を
低く抑え得るために高くなり過ぎることがなく、一方、
ナイキストの定理、即ち、ｆa ＞２・ｆｓｃを満たすよ
うに選択される。復号器の復調された色搬送波を問題な
く処理するために色副搬送波の偶数倍に一致するサンプ
リング周波数を利用することが適切である。
【０００９】ラインロック方式アーキテクチャーの場
合、ディジタル装置のクロックはライン周波数から得ら
れ、ライン周波数の整数倍であるので、ライン毎に整数
個の画素が生成される。何れの方式においても、ビデオ
信号をディジタル化するクロック周波数はビデオ装置、
即ち、色副搬送波周波又はライン周波から得られ、一
方、ＰＣの環境では、各動作は全く異なるクロック周波
数で行われるので、システム全体のクロック周波数の違
いに起因する相互変調の生成物及び信号のクロストーク
が動作の全体及び画質に妨害的な影響を与える。ＰＣの
クロック周波数は、上述の条件を満たさないため一般的
にビデオ信号のサンプリングには不適当であるため、か
かる場合の従来の復号器は、特定のテレビジョン標準規
格に適当なサンプリング周波数を発生するために独自の
発振器を有する。
【００１０】特定の所望のクロック周波数を伴うサンプ
ル信号のデータストリームは、第１の所定のクロック周
波数でディジタル化された入力サンプル値が第２の実質
的なサンプル周波数の所望のサンプル値に変換されるこ
とによって生成される場合がある。サンプルレート変換
とスケーリングは、どちらもクロック領域のデータスト
リームの補間に基づいて、別の実質的なクロック領域に
別のデータストリームを生成する点で同一機能と見なす
ことができる。しかし、スケーリングは、通常、サンプ
ルレート変換よりも広い範囲で取得されたサンプルレー
トを含むと考えられ、水平及び垂直の両方の方向に作用
する。一般的に、上記の範囲の拡大には、エイリアシン
グを防止するための適応ローパスフィルタが必要とされ
る。
【００１１】ディジタルカラービデオ信号復号器におい
て、入力サンプルレート変換器は、複合ビデオ信号を伝
送する必要があるので特に厳しい条件が要求され、一
方、出力サンプルレート変換器及び／又は拡大縮小器(s
caler)は、一つの信号成分（Ｙ，Ｕ，Ｖ）を伝送するだ
けでよい。人間の視覚認識と関連して行われた調査によ
り、複合信号は、その高周波成分の歪みの影響をかなり
受けやすいことが分かっている。複合信号は、復調に続
いて低周波信号成分としてクロミナンスチャンネルに発
生する可能性のある高周波歪みを防止し、かつ、クロミ
ナンスとルミナンスの干渉又は「クロストーク」を防止
するためその高周波成分の良好な再現が必要とされる。
【００１２】以下にディジタルカラービデオ信号復号器
のサンプルレート変換器の精度に関する要求条件を例示
する。３０ＭＨｚ（ＰＣ−クロック）のクロック周波数
でディジタル化されたサンプル値を１７．７２ＭＨｚ
（４・ｆｓｃ（ＰＡＬ））の実質的なサンプル周波数の
所望のサンプル値に変換する際、実質的なサンプル周波
数の所望のサンプル値の間の時間的変動は最大１．５ｎ
ｓ、位相偏移は最大２°であることが必要とされるの
で、サンプル値の変動は色誤差として検出することがで
きない。
【００１３】
【発明が解決しようとする課題】ノードに依存し、か
つ、特定の重み付け補間の何れが行われるかに関連し
て、周波数応答の問題が生じる。不均等に重み付けされ
た補間の方がより正確な振幅の値が得られることが認め
られるが、位相はサンプル周波数の関数として変化し、
一方、均等に重み付けされた補間の場合、即ち、均一の
ノード間隔の場合、振幅の誤差が生じる。
【００１４】従って、本発明は、上記問題点に鑑み、第
１の所定のクロック周波数でディジタル化された信号を
第２の実質上のサンプル周波数で適切な精度で、かつ、
歪みなく再現することができるサンプルレート変換器及
びサンプルレート変換方法の提供を目的とする。上記サ
ンプルレート変換を実行するための回路及び計算の経費
はできる限り低く維持する必要がある。
【００１５】
【課題を解決するための手段】本発明には第１の所定の
クロック周波数でディジタル化された信号の入力サンプ
ルの値が第２の実質的なサンプル周波数の所望のサンプ
ルの値に変換されるサンプルレートの変換方法が含まれ
ている。本発明のサンプルレート変換方法は、（ａ）均
等に重み付けされた補間が二つの隣接するサンプルの値
の各々の間で実行される段階と、（ｂ）上記段階（ａ）
で得られた補間の結果が振幅の補正をうける段階と、
（ｃ）上記補正された補間の結果の均等に重み付けされ
た補間は、近傍のサンプルの値又は近傍の補間の結果の
何れでも構わない近傍の値で夫々実行される段階と、
（ｄ）上記段階（ｃ）で得られた補間の結果が振幅の補
正をうける段階と、（ｅ）実質的なサンプル周波数に対
し必要とされる所望の分解能が得られるまで上記段階
（ｃ）及び（ｄ）を繰り返す段階とからなる。
【００１６】本発明のサンプルレート変換方法の一実施
例によれば、上記段階（ｅ）で得られた上記補間の結果
の中で、上記実質的なサンプル周波数の所望のサンプル
の値に対応するものだけが選択される。或いは、上記実
質的なサンプル周波数の所望のサンプルの値に対し必要
とされる補間の結果だけが形成される。各々が４個の隣
接する値（ｚ-2乃至ｚ1 及びｚ-1乃至ｚ2 ）の二つのブ
ロック内の５個の連続的な入力サンプルの値（ｚ-2乃至
ｚ2 ）が二つの１次元（４行１列）のウォルシュ−アダ
マール変換（ＷＨＴ）を用いてＷＨＴ領域に変換され、
上記二つのＷＨＴマトリックスに形成された対応する係
数は、均等に重み付けした方法で補間され、得られたＷ
ＨＴの係数は補正係数で乗算されることが利点である。
【００１７】上記補正されたＷＨＴの係数は、（４行１
列）の逆ＷＨＴを用いて元の画素領域に変換することが
可能である。しかし、上記補正されたＷＨＴの係数は、
上記ＷＨＴ領域におけるサンプルの値の別の処理のため
に直接使用してもよい。本発明には、第１の所定のクロ
ック周波数でディジタル化された信号の入力サンプルの
値を第２の実質的なサンプル周波数の所望のサンプルの
値に変換するサンプルレート変換器が含まれている。本
発明のサンプルレート変換器は、直列の入力サンプルの
値を遅延させ、上記遅延した入力サンプルの値ｚ-2乃至
ｚ2 のブロックを並列に出力する遅延手段と、ウォルシ
ュ−アダマール変換（ＷＨＴ）を用いて上記遅延したサ
ンプルの値（ｚ-2乃至ｚ2 ）をＷＨＴ領域に変換するＷ
ＨＴ段を有する計算手段と、上記得られたＷＨＴの係数
を均等に重み付けされた方法で補間し、上記補間の結果
の振幅補正を行う補間手段とからなる。
【００１８】本発明によるサンプルレート変換器は、５
個の入力サンプルの値ｚ-2乃至ｚ2から４個の隣接する
値、即ち、ｚ-2乃至ｚ1 又はｚ-1乃至ｚ2 を選択し、上
記５個の入力サンプルの値の中央値ｚ0 に対する探索さ
れた所望のサンプルの値の位置の関数として上記４個の
隣接する値を上記計算手段に転送するマルチプレクサを
上記遅延手段と上記計算手段との間に更に有することが
利点である。
【００１９】上記計算手段は、ｄが上記５個の入力サン
プルの値の中央値ｚ0 に対する求められた所望のサンプ
ルの値の遅延を表わし、εが補正係数を表わす場合に、
以下の式：ｄ＜０に対し、 Ｈ１（ｚ）d ＝｜ｄ｜・〔（ｚ-1−ｚ0 ）−ε・（ｚ-2
−ｚ-1−ｚ0 ＋ｚ1 ）〕＋ｚ0 ｄ≧０に対し、 Ｈ２（ｚ）d ＝｜ｄ｜・〔（ｚ-1−ｚ0 ）−ε・（ｚ-1
−ｚ0 −ｚ1 ＋ｚ2 ）〕＋ｚ0 を実現する。
【００２０】その上、ｉはｉ＝１，．．．，１５である
整数を表わし、εは０．１８≦ε≦０．２２の範囲を表
わし、特に、ε＝０．１９３４である場合に、 ｄ＜０に対し、ｄ＝（ｉ−１６）／３２ ｄ≧０に対し、ｄ＝ｉ／３２ が当てはまる。
【００２１】本発明の一実施例によれば、上記計算手段
は、６台の加算器及び２台の乗算器を有する。本発明の
他の実施例によれば、上記計算手段は、６台の加算器
と、上記補間の結果をｄで重み付けする乗算器と、補正
係数εを提供するルックアップテーブル（ＬＵＴ）を有
する。
【００２２】最後に、本発明はビデオ信号用のディジタ
ル多規格適合形復号器の入力段及び／又は出力段として
上述の形のサンプルレート変換器を使用する。本発明に
よるサンプルレート変換器は、所定のクロック周波数で
ディジタル化されたデータストリームの個々のサンプル
値が別の「実質的な」サンプル周波数に対応するように
所定のクロック周波数でディジタル化されたデータスト
リームの個々のサンプル値を再変換する。多規格適合形
復号器において、実質的なサンプル周波数は、ＮＴＳＣ
方式、ＰＡＬ方式、又は、他のビデオ方式の入力ビデオ
信号の対応する標準規格に適合させ得る。
【００２３】
【発明の実施の形態】以下に添付図面を参照してその例
に限定されることなく本発明の実施例を説明する。画素
レンジにおけるサンプルレート変換は、多相フィルタを
必要とする非常に要求の厳しいタスクであり、その係数
はクロックとクロックの間で変化する。隣接する画素の
値の簡単な補間は、図２に示す如く、望ましくない周波
数依存性の振幅変動を図３による非線形性の位相応答と
共に発生する。
【００２４】図２は均等に重み付けされた線形補間（１
／２・ｆ０＋１／２・ｆ１）と、別々に重み付けされた
補間の場合に得られたサンプル周波数の振幅応答依存性
を示す。図３は均等に重み付けされた線形補間（１／２
・ｆ０＋１／２・ｆ１）と、別々に重み付けされた補間
の場合に得られた対応する位相応答を示す。通常のサン
プルレート変換、即ち、画素の補間は多相フィルタを用
いて画素領域で行われる。例えば、双一次補間、２次ス
プライン関数及び３次スプライン関数のような様々な処
理が上述の問題点を除去するため採用されている。最も
簡単な形、即ち、双一次補間は、少なくともビデオ信号
復号器用の入力サンプルレート変換器によって遵守され
るべき振幅応答及び位相応答に関する厳密な必要条件を
満たさない。しかし、２次及び３次のスプライン関数を
実装するためには、より多大な努力と費用が必要とされ
る。
【００２５】多相フィルタの形での３次スプライン関数
の導入は、画素とウォルシュ−アダマール領域をハイブ
リッド的に用いて複雑さを最小限に抑えるため別の研究
の初期の時点で選択された。理解を容易にするためウォ
ルシュ−アダマール変換（ＷＨＴ）の原理を以下に簡単
に説明する。離散フーリエ変換（ＤＦＴ）と、離散余弦
変換（ＤＣＴ）と、カルーネン−ローべ(Karhunen-Loev
e)変換と同様に、ウォルシュ−アダマール変換（ＷＨ
Ｔ）は、損失のない直交ユニタリ変換のクラスに属す
る。かかるクラスにおいて、ＷＨＴは最も簡単な形式の
変換である。ＷＨＴ〔ＴWHT 〕は＋１と−１の正方マト
リックスであり、その行と列は直交し以下の式が当ては
まる： 式１ ＴWHT ＝ ＴWHT t ＝ ＴWHT -1 最小のＷＨＴマトリックスの次数は２次であり、以下の
形式を有する：
【００２６】
【数１】
【００２７】最高次数のＷＨＴマトリックスは、クロネ
ッカーの積
【００２８】
【数２】
【００２９】から得られる。
【００３０】
【数３】
【００３１】ＷＨＴは、以下の式４及び５（逆変換）を
満たし、４×４のＷＨＴの例を式６に再現する。
【００３２】
【数４】
【００３３】式中、Ｆ（ｕ，ｖ，ｔ）はＷＨＴレンジに
変換された係数であり、ｆ（ｘ，ｙ，ｔ）は画素レンジ
のサンプル値であり、Φu,v とΦx,y はウォルシュ−ア
ダマール変換のマトリックスであり、Ｎ及びＭは２次元
フィールドの行と列を表わす。
【００３４】
【数５】
【００３５】変換係数はフィルタの組の中からサンプリ
ングされた値と見なされ、得られたフィルタの帯域幅は
ＷＨＴの基底の増加と共に減少し、フィルタの数は対応
して減少する。最小及び最大の変換係数は、ローパス又
はハイパスフィルタの値に対応する。＋１及び−１から
排他的に構成された基底関数だけからなるＷＨＴの主要
部は、簡単で乗算のない構造が得られ、ＩＣに容易に実
装することが可能である。この点に関して、個々のＷＨ
Ｔ係数のサンプルレートは、ＷＨＴの基底の１／ｘの関
数として減少することに注意が必要である。従って、Ｗ
ＨＴの次数又は基底が増加する場合、必要な計算量はｌ
ｏｇ2 （ｘ）で増加するに止まる。
【００３６】多次元のＷＨＴ及びその逆変換ＩＷＨＴ
は、１次元のＷＨＴ（ＩＷＨＴ）の縦続接続に完全に分
割することが可能である。図４に示された１×４のＷＨ
ＴとＩＷＨＴの例は、２入力のみを有する加算器と減算
器を必要とし、ＷＨＴの次数を増加又は減少させるのは
容易である。図４に示した１×４のＷＨＴを実現する回
路は、４台の遅延素子１２、１３、１４、１５と、２台
のラッチ１６、１７と、８台の加算又は減算器１９乃至
２６とからなる。直列接続された遅延素子１２乃至１５
の入力には時間的又は画素領域でサンプリングされたビ
デオ信号が入力サンプル値ｆn の形式で入力される。各
遅延素子において信号ｆn は１クロック周期（ＣＬＫ）
が遅延され、ラッチ１６に出力される。ラッチは４個の
遅延した信号の値ｆ1 乃至ｆ4 をＣＬＫ／４のクロック
周波数で夫々加算又は減算器１９乃至２６に並列に出力
する。図４に示す如く加算器は相互に接続され、１台の
加算器１９又は２１と、１台の減算器２０又は２２は、
何れの場合にも、最初の２個、或いは、第２番目の２個
の遅延した信号の値が入力される。第１行目の４台の加
算器１９乃至２２の出力信号は、第２行目の加算又は減
算器２３乃至２６の入力信号として使用される。第１の
加算器１９の出力信号は、加算器２３及び減算器２４に
入力され、減算器２０の出力信号は、減算器２５及び加
算器２６に入力され、加算器２１の出力信号は加算器２
３及び減算器２４に入力され、減算器２２の出力信号は
減算器２５及び加算器２６に入力される。加算器２３乃
至２６の出力信号は，ラッチ１７に転送され、そこから
変換係数ｆ0 、ｆ1 、ｆ2 及びｆ3 として並列に読み出
すことができる。図４に示す１×４のＷＨＴ用の加算回
路は、以下の式を満たしている：
【００３７】
【数６】
【００３８】逆ウォルシュ−アダマール変換（ＩＷＨ
Ｔ）用の回路は、ＷＨＴ＝ＩＷＨＴであるので、上述の
回路と同一であるが、遅延素子２７乃至３０は回路の入
力ではなく出力に設けられている。ＷＨＴレンジにおけ
る振幅及び位相歪みのない補間タスクは画素領域ほど厳
しい要求はない。その理由は、ウォルシュ−アダマール
変換には適切に緻密にファンアウトされた周波数伝達を
実現するため非常に広い基底が必要とされるからであ
る。
【００３９】上述の如く、ウォルシュ−アダマール変換
の基本変換は、値が「１」及び「−１」の矩形状関数に
より構成される。かかるＷＨＴの特性によって、各処理
段は乗算器がなしで済ますことができるので、非常にコ
スト性に優れた実装を行い得る。しかし、かかるＷＨＴ
の特性は、サンプルレート変換に柔軟性のある変換レー
トが求められる場合、欠点になる傾向がある。適切に緻
密な周波数伝達を実現するため、ＷＨＴレンジの補間の
場合、ウォルシュ−アダマール変換に対し非常に高い次
数が必要とされる。ＷＨＴレンジの変換は、ｎがＷＨＴ
ウィンドウの幅を表わす場合に、元のレートよりもｎ倍
大きい「実質的な」サンプルレートを本質的に発生す
る。従って、ウォルシュ−アダマール変換によって、２
の階乗でサンプルレートをアップコンバージョンし得る
ようになり、後で簡単な補間によって画素領域内の任意
の非整数部にダウンコンバージョンするのに十分な間隔
のあるラインである実質的なサンプルレートを供給す
る。図５は本発明によるＷＨＴ領域におけるアップコン
バージョンの一例を示すブロック図である。
【００４０】図５のブロック図には、同図に示す如く相
互に接続された２段の（１×４）のＷＨＴ段３１、３２
と、３段の補間段３３、３４、３５と、３段の振幅補正
段３６、３７、３８と、３段の（１×４）のＩＷＨＴ段
３９、４０、４１とが示されている。かかる基本的なブ
ロック図において、５個の連続的な入力サンプル値は２
段の１次元１×４のＷＨＴ段３１、３２を用いてＷＨＴ
領域に変換され、入力サンプル値ｚ-2乃至ｚ1 は第１の
ＷＨＴ段３１で変換され、入力サンプル値ｚ-1乃至ｚ 2
は第２のＷＨＴ段で変換される。得られた二つのＷＨＴ
マトリックスの対応するＷＨＴ係数は、均等な重み付
け、即ち、１／２ＷＨＴ0,x ＋１／２ＷＨＴ1,xで線形
に補間され、これにより、半クロック間隔の時間的遅延
と、ｃｏｓ（ｆ／ｆclk ・π）によって表された振幅応
答が得られる。次いで、振幅応答は、４個の別々のＷＨ
Ｔ係数が一定の倍数の組と乗算されることにより振幅補
正段３７で補正される。かかる振幅補正段の出力信号
は、１×４のＩＷＨＴ段４０の逆ウォルシュ−アダマー
ル変換を用いて元の画素領域に変換され、各々が半分重
なるサンプル値が作成される。
【００４１】上記の原理の拡張は以下のようにして行う
ことが可能である。即ち、図５に示す如く、振幅補正段
３７の出力、即ち、補間段３３及び３５において補正さ
れたＷＨＴ係数がＷＨＴ段３１及び３２の元のＷＨＴの
出力の係数と共に均等に重み付けされて線形に補間さ
れ、補正段３６及び３８において振幅補正をうけ、ＩＷ
ＨＴ段３９及び４１において元の画素領域に変換され
る。適当に補正されたＷＨＴ係数が既に前の段で得られ
るので、別のウォルシュ−アダマール変換は必要ではな
いということを用いている。その上、補正係数は急速に
「１」に収束し、別の補正段が余分である場合がある。
【００４２】サンプルレート変換器として上述の機構を
使用する場合、あらゆる時点で図５によるアップコンバ
ージョン配置によって生成された多数の値の中の一つだ
けに関心がある。第２の振幅補正段における僅かなリッ
プル通過効果が無視される場合、上記配置に対する５個
の入力サンプル値の中で、特定の出力サンプル値に必要
とされるのは４個だけであることに注意する必要があ
る。５個の入力サンプル値から４個で構成される２組の
部分を選ぶ方法は、求められた出力サンプル値がその時
の中央画素ｚ0 の右又は左の何れの側にあるか、即ち、
時間的に先行しているか、或いは、遅れているかに依存
している。広範囲に亘る理論的考察及び計算と、本発明
によるサンプルレート変換器のシミュレーションとによ
って、第２及びそれ以降の全段におけるリップル通過効
果は無視できることが分かった。ＩＷＨＴ段３９、４
０、４１は、サンプルレート変換器の出力サンプル値が
ＷＨＴ領域で更に処理されるべき場合には省いてもよ
い。
【００４３】振幅補正段の補正係数の最適値を求める際
の目標は、補正係数εに依存したフィルタの利得関数
と、入力サンプルレートの０から１／４の範囲を変わる
周波数間隔全体の理想的なユニタリ関数の間の最小の達
成可能な平均２乗誤差を見つけることである。最適値は
補正値ε＝０．１９３４で得られ、この場合、ＳＮ比
（ＳＮＲ）＝４９．９２ｄＢが得られた。第２及びそれ
以降の全段の振幅補正段の全体が得られた信号のＳＮ比
に重大な影響を及ぼす場合のないことが調査によって分
かった。従って、図５の配置は、図６の（ａ）乃至
（ｄ）に概略的に示された方法によって更に簡単化する
ことが可能である。
【００４４】図６の（ａ）乃至（ｄ）には、図５の配置
の補間原理が概略的に示され、個々の入力サンプル値の
接続は接続線によって示されている。図６の（ａ）は図
５のＩＷＨＴ段４０の出力サンプル値のあらゆる場合を
示し、一方、同図の（ｂ）は、選択された出力サンプル
値と、そのために必要とされる接続を示している。同図
の（ｃ）及び（ｄ）は、図５と比較して簡単化された対
応する配置の接続図であり、選択された出力サンプル値
を形成するため４個の入力サンプル値だけが必要とされ
る。
【００４５】ＷＨＴ係数はランダムに変更され、一方、
８ビットＡ／Ｄ変換器の分解能は理論的な限界４８．１
６ｄＢに一致する点を考慮して、ＳＮ比ＳＮＲを更に最
適化する必要はない。しかし、周波数レンジの全体に亘
って得ることができる最良の整数のＳＮ比を得るため、
重み付け係数の導入による改良が可能であることに注意
する必要がある。かかる重み付け係数は、ノイズの空間
周波数の増加と共にノイズの認識力が低下することを考
慮している。その上、色副搬送波のスペクトルの直ぐ近
傍は、後の復調が色チャンネルに低周波ノイズとして現
われる全てのノイズをこのスペクトル範囲に生じさせる
ので、特にノイズの影響をうけやすい。
【００４６】図７は本発明による補間器の第１段階の最
終的なフィルタの利得関数（振幅応答）を相対的な周波
数ｆ／ｆclk と、２個の元のサンプル値の間の補間に対
する補正係数εの関数として示す図である。簡単な双一
次補間の利得関数は基準量として表わされ、ε＝０．０
として与えられている。図８は本発明による入力サンプ
ルレート変換器を使用するディジタル多規格適合形復号
器の一実施例のブロック回路図である。ディジタル復号
器は、入力ＳＲＣ（サンプルレート変換器）４２と、ラ
イン及びバーストＰＬＬ（位相ロックループ）４３と、
垂直ＷＨＴ（ウォルシュ−アダマール変換）回路４４
と、水平ＷＨＴ回路４５と、制御及び設定回路４６と、
クロマＡＧＣ（クロミナンス自動利得制御回路）４７
と、コントローラ及びユーザインタフェース４８と、水
平ＩＷＨＴ（逆ウォルシュ−アダマール変換）回路４９
と、垂直ＩＷＨＴ回路５０と、出力ＳＲＣ（サンプルレ
ート変換器）５１と、ラインＰＬＬ（位相ロックルー
プ）５２とからなる。
【００４７】例えば、コンピュータのようなホスト装置
のクロック周波数でディジタル化されたＣＶＢＳ（複合
ビデオ信号）は、入力サンプルレート変換器４２に入力
される。ライン及びバースト位相ロックループ４３は、
以下に、より詳細に説明する如く、所定のクロック周波
数でディジタル化された入力ビデオ信号が色副搬送波周
波数の４倍である第２の実質的なサンプリング周波数の
サンプルの値に変換されるよう、入力サンプルレート変
換器４２を制御する。
【００４８】「実質的な」サンプリング周波数を色副搬
送波周波数の４倍として選択することにより、シャノン
−ナイキストの定理（ｆa ＞２・ｆsc）は満たされ、一
方、１ビデオ画像当たり整数個のサンプルの値、即ち、
ＮＴＳＣ方式の信号に対し１ライン当たり９１０個のサ
ンプルの値、及び、ＰＡＬ方式の信号に対し１ライン当
たり１１３５個のサンプルの値が得られるので、サンプ
リング周波数が色副搬送波周波数の偶数倍である位相ロ
ック方式のアーキテクチャーの利点をサンプリング周波
数がライン周波数の整数倍であるラインロック方式のア
ーキテクチャーの利点と結合することが可能である。
【００４９】サンプルレート変換器は、第２の実質上の
サンプル周波数の所望のサンプル値として補間された値
から正確な出力サンプル値を判定するため、ある実際の
サンプル値に対するシフト又はオフセットの方向及び大
きさを与える制御信号を位相ロックループ４３から受け
る。ライン及びバースト位相ロックループの特に有利な
解決方法がここに参考として引用した発明の名称が「ビ
デオ信号用マルチノルム復号器及びビデオ信号化方法(M
ultinorm Decoder for Video Signals and Method for
Video Signal Decoding)」である本願と同一出願人によ
る同一出願日の並行した特許出願明細書に記載されてい
る。
【００５０】複合ビデオ信号（ＣＶＢＳ）のサンプルの
値は、その出力が次の水平ＷＨＴ回路４５の入力信号を
供給する垂直ＷＨＴ回路４４に送られる。ウォルシュ−
アダマール変換によるディジタル化された信号のＷＨＴ
領域への変換とＷＨＴ領域における信号の処理は、コス
トが最適化されたビデオ信号用のディジタル多規格適合
形復号器の実現に特に有利であることが分かった。かか
る復号器と、ウォルシュ−アダマール変換の利点を利用
する対応するディジタルビデオ信号復号化処理は、ここ
に参考として引用した発明の名称が「ビデオ信号ディジ
タル復号化方法及びビデオ信号ディジタル復号器(Video
Signal Digital Decoding Process and Video Signal
Digital Decoder)」である本願と同一出願人による同一
出願日の並行した特許出願明細書に記載されている。
【００５１】垂直ＷＨＴ回路は、本質的に垂直ローパス
フィルタ及び垂直ハイパスフィルタを形成し、二つのビ
デオ画像ラインの二つの対応するサンプルの値が夫々加
算、及び、減算される。一方、水平ＷＨＴ回路におい
て、ハイパス及びローパスフィルタリングされた１ライ
ン毎のサンプルの値は、ウォルシュ−アダマール変換を
用いてＷＨＴ領域に交互に変換される。得られたＷＨＴ
マトリックスは制御及び設定回路４６に入力され、制御
及び設定回路４６においてクロミナンス信号成分Ｕ及び
Ｖがルミナンス信号成分Ｙから分離され、一方、ビデオ
信号の全ての制御及び設定は上記回路において以下に説
明する方法で集中的に実行することが可能である。
【００５２】クロミナンス信号成分が分離されたＷＨＴ
マトリックスは、水平ＩＷＨＴ回路４９及び垂直ＩＷＨ
Ｔ回路５０を用いて再び元の画素領域に変換され、復号
化されたビデオ信号成分Ｕ、Ｖ及びＹは、出力サンプル
レート変換器５１による出力サンプルレート変換に選択
的に続いて、ディジタル復号器を用いて出力することが
できる。
【００５３】入力サンプルレート変換器の機能は、水晶
制御され２０と４０ＭＨｚの範囲にあるレートが分から
ないクロックレートでタイミングを合わされた８ビット
Ａ／Ｄ変換器により得られた入力サンプル値を、ＮＴＳ
Ｃ又はＰＡＬ方式のビデオ信号（ＣＶＢＳ）の色副搬送
波周波数の４倍の実質的なサンプルレートの所望のサン
プル値に変換することである。瞬間的な実際のサンプル
値に相対的な求められたサンプル値の時間的位置に対応
して、入力サンプルレート変換器の上記求められた出力
サンプル値を形成するため５個の入力サンプル値の中の
４個が重み付け加算によって結合される。時間的位置
は、ホストクロック周波数の１／３２のステップ（増分
量）のＰＬＬ（位相ロックループ）を用いて判定され
る。ＬＵＴ（ルックアップテーブル）は、入力信号と定
数倍数ε＝０．１９３４の乗算を実行する。サンプルレ
ート変換器の周波数応答は利得１を僅かに超える可能性
があるので、出力信号の制限によってオーバーフローを
防止する。
【００５４】図８に従うディジタル復号器と共に使用し
得る本発明による入力サンプルレート変換器の好ましい
一実施例を図９に示す。図９のサンプルレート変換器
は、図９に相互に接続されている遅延段５３乃至５６
と、マルチプレクサ５７と、６台の加算器５８乃至６２
及び６４と、基準テーブル６３と、乗算器６５とを有す
る計算器とからなる。サンプルレート変換器の入力ＳＲ
Ｃinで入力サンプル値が遅延段５３に入力され、入力サ
ンプル値は遅延段５３から別の遅延段を通過して最後の
遅延段５６まで達する。サンプルレート変換器は、例え
ば、図８に示すディジタル復号器の位相ロックループ４
３から制御信号ｄを受ける。制御信号ｄは５ビットの分
解能を有し、その最上位ビットは極性を表わしている。
かかる符号ビットは、マルチプレクサ５７の入力を制御
し、５個の入力サンプル値の中央値の右側又は左側にあ
る求められた所望のサンプル値の位置に依存して遅延し
た５個の入力サンプル値の中のいずれの４個が加算器５
８、５９、６０によって加算又は減算されるかを判定す
る。下位４ビットは、５個の入力サンプル値の中央に対
する求められた所望のサンプル値の遅延又はオフセット
に対応するｄの絶対値を提供し、乗算器６５の入力信号
として使用される。
【００５５】振幅補正係数εは、図９に示したサンプル
レート変換器を実現するための１台の乗算器を節約する
ＬＵＴ（ルックアップテーブル）６３を用いて取り込ま
れる。しかし、ルックアップテーブル６３は、補正係数
εが入力される乗算器で置き換えてもよい。
【００５６】計算器５８乃至６５は、図５のブロック回
路図の基本機能に従って１×４のＷＨＴと、均等にレー
ト付けされた線形補間と、振幅補正の結合によって得ら
れた以下の式を実行する：ｄ＜０に対し、 Ｈ１（ｚ）d ＝｜ｄ｜・〔（ｚ-1−ｚ0 ）−ε・（ｚ-2
−ｚ-1−ｚ0 ＋ｚ1 ）〕＋ｚ0 ｄ≧０に対し、 Ｈ２（ｚ）d ＝｜ｄ｜・〔（ｚ-1−ｚ0 ）−ε・（ｚ-1
−ｚ0 −ｚ1 ＋ｚ2 ）〕＋ｚ0 式中、ｚ-2乃至ｚ2 は夫々遅延段５３、５４、５５又は
５６によって遅延された入力サンプル値を表わし、Ｈ１
（ｚ）及びＨ２（ｚ）はサンプルレート変換器の出力信
号ＳＲＣout を表わす。
【００５７】制御信号ｄに対し、以下の式が当てはま
る： ｄ＜０に対し、ｄ＝（ｉ−１６）／３２ ｄ≧０に対し、ｄ＝ｉ／３２ 式中、ｉはｉ＝１，．．．，１５である整数を表わす。
【００５８】従って、入力画素又は実質的なサンプル周
波数の所望のサンプル値の間の補間の値は、所定のクロ
ック周波数の１／３２の分解能で出力することができ
る。補正係数εは、０．１８≦ε≦０．２２の範囲であ
ることが好ましい。図９に示されたサンプルレート変換
器の場合、特に、図５のブロック回路図に示されたＷＨ
Ｔを用いてアップコンバージョンを実行するための図６
の（ｄ）に示された簡単化された図を容易かつ効率的に
実現することができる。図８に従って提案されたサンプ
ルレート変換器の使用法に示す如く、ビデオ信号の更な
る勝利がＷＨＴ領域で行われ、元の画素領域に変換する
必要はない。
【００５９】入力サンプルレート変換器とは異なり、図
８に従って提案されたディジタル復号器に使用する場
合、出力サンプルレート変換器は、ベースバンド信号
Ｙ、Ｕ及びＶだけを処理する必要があり、復調後に直流
電圧として生じる高いスペクトル成分を伴う情報を色搬
送波周波と共に含む複合ビデオ信号を処理する必要はな
い。サンプルレート変換器の周波数依存性利得性能の線
形性は殆ど必要とされない。
【００６０】従って、本発明に従って説明したサンプル
レート変換器の代わりに、２個の隣接する画素の間の簡
単な線形補間を出力サンプルレート変換器として使用す
ることが可能である。図１０に示されている上記出力サ
ンプルレート変換器は、遅延素子６６と、２台の加算器
６７、６８と、乗算器６９とからなる。かかるサンプル
レート変換器は以下の式を実現する： ｚ＝ａ・ｘ1 ＋（１−ａ）・ｘ2 又は、 ｚ＝ａ・（ｘ1 −ｘ2 ）＋ｘ2 上記の如く、本発明は、第１の所定のクロック周波数で
ディジタル化された信号の入力サンプルの値を第２の実
質的なサンプル周波数の所望のサンプルの値に変換する
サンプルレート変換器であって、直列の入力サンプルの
値を遅延させ、上記遅延した入力サンプルの値ｚ-2乃至
ｚ2 のブロックを並列に出力する遅延手段（５３−５
６）と、ウォルシュ−アダマール変換（ＷＨＴ）を用い
て上記遅延したサンプルの値（ｚ-2乃至ｚ2 ）をＷＨＴ
領域に変換するＷＨＴ段を有する計算手段（３１，３
２）と、上記得られたＷＨＴの係数を均等に重み付けさ
れた方法で補間し、上記補間の結果の振幅補正を行う補
間手段（３４，３７）とからなるサンプルレート変換器
を提案する。
【図面の簡単な説明】
【図１】ＣＶＢＳ（複合ＥＢＵカラーバービデオ信号）
と、対応するＹ、Ｕ及びＶ信号を示す図である。
【図２】従来の補間器の振幅応答を示す図である。
【図３】従来の補間器の位相−周波数特性図である。
【図４】１×４のＷＨＴ及び１×４の逆ＷＨＴを実行す
る回路図である。
【図５】ＷＨＴを用いてアップコンバージョンを実行す
る回路のブロック図である。
【図６】（ａ）乃至（ｄ）は本発明によるサンプルレー
ト変換方法を説明するグラフである。
【図７】本発明による補間器の第１段の振幅応答のグラ
フである。
【図８】本発明によるサンプルレート変換器を使用する
多規格適合形復号器の好ましい一実施例のブロック回路
図である。
【図９】図８の復号器用の入力サンプルレート変換器を
実現する回路図である。
【図１０】図８の復号器用の出力サンプルレート変換器
を実現する回路図である。
【符号の説明】
１２，１３，１４，１５，２７，２８，２９，３０，５
３，５４，５５，５６，６６ 遅延素子 １６，１７ ラッチ １９，２０，２１，２２，２３，２４，２５，２６
加算又は減算器 ３１，３２ ＷＨＴ段 ３３，３４，３５ 補間段 ３６，３７，３８ 振幅補正段 ３９，４０，４１ ＩＷＨＴ段 ４２ 入力サンプルレート変換器 ４３ ライン及びバースト位相ロックループ ４４ 垂直ＷＨＴ回路 ４５ 水平ＷＨＴ回路 ４６ 制御及び設定回路 ４７ クロマ自動利得制御回路 ４８ コントローラ及びユーザインタフェース ４９ 水平ＩＷＨＴ回路 ５０ 垂直ＩＷＨＴ回路 ５１ 出力サンプルレート変換器 ５２ ライン位相ロックループ ５７ マルチプレクサ ５８，５９，６０，６１，６２，６４，６７，６８
加算器 ６３ ルックアップテーブル ６５，６９ 乗算器

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 第１の所定のクロック周波数でディジタ
    ル化された信号の入力サンプルの値が第２の実質的なサ
    ンプル周波数の所望のサンプルの値に変換されるサンプ
    ルレートの変換方法であって、 （ａ）均等に重み付けされた補間が二つの隣接するサン
    プルの値の各々の間で実行される段階と、 （ｂ）上記段階（ａ）で得られた補間の結果が振幅の補
    正をうける段階と、 （ｃ）上記補正された補間の結果の均等に重み付けされ
    た補間は、近傍のサンプルの値又は近傍の補間の結果の
    どちらでもよい近傍の値で夫々実行される段階と、 （ｄ）上記段階（ｃ）で得られた補間の結果が振幅の補
    正をうける段階と、 （ｅ）実質的なサンプル周波数に対し必要とされる所望
    の分解能が得られるまで上記段階（ｃ）及び（ｄ）を繰
    り返す段階とからなる、サンプルレートの変換方法。
  2. 【請求項２】 上記段階（ｅ）で得られた上記補間の結
    果の中で、上記実質的なサンプル周波数の所望のサンプ
    ルの値に対応するものだけが選択され、或いは、上記実
    質的なサンプル周波数の所望のサンプルの値に対し必要
    とされる補間の結果だけが形成されることを特徴とする
    請求項１記載の方法。
  3. 【請求項３】 各々が４個の隣接する値（ｚ-2乃至ｚ1
    及びｚ-1乃至ｚ2 ）の二つのブロック内の５個の連続的
    な入力サンプルの値（ｚ-2乃至ｚ2 ）が二つの１次元
    （４行１列）のウォルシュ−アダマール変換（ＷＨＴ）
    を用いてＷＨＴ領域に変換され、上記二つのＷＨＴマト
    リックスに形成された対応する係数は、均等に重み付け
    した方法で補間され、得られたＷＨＴの係数は補正係数
    で乗算されることを特徴とする請求項１又は２記載の方
    法。
  4. 【請求項４】 上記補正されたＷＨＴの係数は、（４行
    １列）の逆ＷＨＴを用いて元の画素領域に変換されるこ
    とを特徴とする請求項３記載の方法。
  5. 【請求項５】 上記補正されたＷＨＴの係数は、上記Ｗ
    ＨＴ領域におけるサンプルの値の更なる処理のために直
    接使用されることを特徴とする請求項３記載の方法。
  6. 【請求項６】 第１の所定のクロック周波数でディジタ
    ル化された信号の入力サンプルの値を第２の実質的なサ
    ンプル周波数の所望のサンプルの値に変換するサンプル
    レート変換器であって、 直列の入力サンプルの値を遅延させ、上記遅延した入力
    サンプルの値ｚ-2乃至ｚ2 のブロックを並列に出力する
    遅延手段（５３−５６）と、 ウォルシュ−アダマール変換（ＷＨＴ）を用いて上記遅
    延したサンプルの値（ｚ-2乃至ｚ2 ）をＷＨＴ領域に変
    換するＷＨＴ段を有する計算手段（３１，３２）と、 上記得られたＷＨＴの係数を均等に重み付けされた方法
    で補間し、上記補間の結果の振幅補正を行う補間手段
    （３４，３７）とからなる、サンプルレート変換器。
  7. 【請求項７】 ５個の入力サンプルの値ｚ-2乃至ｚ2 か
    ら４個の隣接する値、即ち、ｚ-2乃至ｚ1 又はｚ-1乃至
    ｚ2 を選択し、上記５個の入力サンプルの値の中央値ｚ
    0 に対する求められた所望のサンプルの値の位置の関数
    として上記４個の隣接する値を上記計算手段（５８−６
    ４）に転送するマルチプレクサ（５７）を上記遅延手段
    と上記計算手段との間に更に有することを特徴とする請
    求項６記載の変換器。
  8. 【請求項８】 上記計算手段（５８−６４）は、ｄが上
    記５個の入力サンプルの値の中央値ｚ0 に対する求めら
    れた所望のサンプルの値の遅延を表わし、εが補正係数
    を表わす場合に、以下の式：ｄ＜０に対し、 Ｈ１（ｚ）d ＝｜ｄ｜・〔（ｚ-1−ｚ0 ）−ε・（ｚ-2
    −ｚ-1−ｚ0 ＋ｚ1 ）〕＋ｚ0 ｄ≧０に対し、 Ｈ２（ｚ）d ＝｜ｄ｜・〔（ｚ-1−ｚ0 ）−ε・（ｚ-1
    −ｚ0 −ｚ1 ＋ｚ2 ）〕＋ｚ0 を実現することを特徴とする請求項６及び７記載の変換
    器。
  9. 【請求項９】 ｉはｉ＝１，．．．，１５である整数を
    表わし、εは０．１８≦ε≦０．２２の範囲を表わし、
    特に、ε＝０．１９３４である場合に、 ｄ＜０に対し、ｄ＝（ｉ−１６）／３２ ｄ≧０に対し、ｄ＝ｉ／３２ であることを特徴とする請求項８記載の変換器。
  10. 【請求項１０】 上記計算手段は、６台の加算器（５８
    −６１，６４）及び２台の乗算器（６３，６５）を有
    し、好ましくは、上記計算手段は、６台の加算器（５８
    −６１，６４）と、上記補間の結果をｄで重み付けする
    乗算器（６５）と、補正係数εを提供するルックアップ
    テーブル（ＬＵＴ）（６３）を有することを特徴とする
    請求項６乃至９のうちいずれか１項記載の変換器。
JP7167367A 1994-07-01 1995-07-03 サンプルレートの変換方法及びサンプルレート変換器 Pending JPH0851647A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4423224A DE4423224C2 (de) 1994-07-01 1994-07-01 Videosignal-Dekoder und Verfahren zur Dekodierung von Videosignalen
DE4423224:1 1994-07-01

Publications (1)

Publication Number Publication Date
JPH0851647A true JPH0851647A (ja) 1996-02-20

Family

ID=6522089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7167367A Pending JPH0851647A (ja) 1994-07-01 1995-07-03 サンプルレートの変換方法及びサンプルレート変換器

Country Status (6)

Country Link
US (1) US5619270A (ja)
EP (1) EP0690621B1 (ja)
JP (1) JPH0851647A (ja)
KR (1) KR100352630B1 (ja)
CA (1) CA2152658A1 (ja)
DE (2) DE4423224C2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914226B2 (ja) * 1995-06-16 1999-06-28 日本電気株式会社 可逆変換を可能にするディジタル信号の変換符号化方式
JP2770801B2 (ja) * 1995-09-27 1998-07-02 日本電気株式会社 映像表示システム
KR0165512B1 (ko) * 1996-01-29 1999-03-20 김광호 면적영향 상관방법 및 이를 이용한 디지탈 영상신호에 대한 클럭레이트 변환방법 및 장치
US5856935A (en) * 1996-05-08 1999-01-05 Motorola, Inc. Fast hadamard transform within a code division, multiple access communication system
KR100218318B1 (ko) * 1996-10-01 1999-09-01 문정환 주파수 변환장치
US6141373A (en) 1996-11-15 2000-10-31 Omnipoint Corporation Preamble code structure and detection method and apparatus
JPH11239040A (ja) * 1997-12-20 1999-08-31 Matsushita Electric Ind Co Ltd ディジタルフィルタおよび通信装置
US6356569B1 (en) * 1997-12-31 2002-03-12 At&T Corp Digital channelizer with arbitrary output sampling frequency
EP1033874A4 (en) * 1998-09-28 2006-10-18 Matsushita Electric Industrial Co Ltd DATA PROCESSING METHOD, DATA PROCESSOR, AND PROGRAM RECORDING MEDIUM
US6636222B1 (en) 1999-11-09 2003-10-21 Broadcom Corporation Video and graphics system with an MPEG video decoder for concurrent multi-row decoding
US6738072B1 (en) * 1998-11-09 2004-05-18 Broadcom Corporation Graphics display system with anti-flutter filtering and vertical scaling feature
US6768774B1 (en) * 1998-11-09 2004-07-27 Broadcom Corporation Video and graphics system with video scaling
US6798420B1 (en) 1998-11-09 2004-09-28 Broadcom Corporation Video and graphics system with a single-port RAM
US7982740B2 (en) 1998-11-09 2011-07-19 Broadcom Corporation Low resolution graphics mode support using window descriptors
US7446774B1 (en) 1998-11-09 2008-11-04 Broadcom Corporation Video and graphics system with an integrated system bridge controller
US6661422B1 (en) 1998-11-09 2003-12-09 Broadcom Corporation Video and graphics system with MPEG specific data transfer commands
US6853385B1 (en) 1999-11-09 2005-02-08 Broadcom Corporation Video, audio and graphics decode, composite and display system
US6573905B1 (en) 1999-11-09 2003-06-03 Broadcom Corporation Video and graphics system with parallel processing of graphics windows
US6975324B1 (en) 1999-11-09 2005-12-13 Broadcom Corporation Video and graphics system with a video transport processor
US9668011B2 (en) 2001-02-05 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Single chip set-top box system
EP1134698A1 (en) * 2000-03-13 2001-09-19 Koninklijke Philips Electronics N.V. Video-apparatus with histogram modification means
US6956617B2 (en) * 2000-11-17 2005-10-18 Texas Instruments Incorporated Image scaling and sample rate conversion by interpolation with non-linear positioning vector
DE10124416C2 (de) * 2001-05-18 2003-08-21 Siemens Ag Empfangseinrichtung für ein CDMA-Nachrichtenübertragungssystem, sowie adaptives CDMA-Interferenzunterdrückungsverfahren
US6489901B1 (en) * 2001-08-31 2002-12-03 Cirrus Logic, Inc. Variable duty cycle resampling circuits and methods and sample rate converters using the same
RU2246183C1 (ru) * 2003-08-12 2005-02-10 Военно-космическая академия им. А.Ф. Можайского Устройство для улучшения цветовых переходов телевизионного изображения
US8063916B2 (en) * 2003-10-22 2011-11-22 Broadcom Corporation Graphics layer reduction for video composition
US7619639B1 (en) * 2005-09-12 2009-11-17 Nvidia Corporation Adaptive scaling using a programmable video engine
US7920078B2 (en) * 2009-06-19 2011-04-05 Conexant Systems, Inc. Systems and methods for variable rate conversion
US11799487B2 (en) 2021-03-23 2023-10-24 Ningbo Aura Semiconductor Co., Limited Fractional sampling-rate converter to generate output samples at a higher rate from input samples

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4055756A (en) * 1975-02-03 1977-10-25 Societe Anonyme De Telecommunications Image coder-decoder using a matrix transform with weighted contribution of several points of the image to the formation of one point of the transform
US4568965A (en) * 1983-04-13 1986-02-04 Rca Corporation Four-sample sample-rate converter
US4549212A (en) * 1983-08-11 1985-10-22 Eastman Kodak Company Image processing method using a collapsed Walsh-Hadamard transform
DE3484314D1 (de) * 1984-11-16 1991-04-25 Itt Ind Gmbh Deutsche Interpolator fuer digitalsignale.
US4694414A (en) * 1984-12-19 1987-09-15 Rca Corporation Digital delay interpolation filter with amplitude and phase compensation
EP0192788B1 (de) * 1985-02-23 1988-07-27 Deutsche ITT Industries GmbH Integrierte digitale Frequenzdemodulationsteilschaltung
US4862271A (en) * 1987-07-27 1989-08-29 General Electric Company Video signal interpolator with peaking
GB2259623A (en) * 1991-09-12 1993-03-17 Avesco Plc Sample rate converter
US5513120A (en) * 1993-01-19 1996-04-30 Elscint Ltd. Special interpolation filters
DE4326427A1 (de) * 1993-08-06 1995-02-09 Thomson Brandt Gmbh Digitaler Abtastratenumsetzer

Also Published As

Publication number Publication date
EP0690621A2 (en) 1996-01-03
EP0690621B1 (en) 2001-09-12
DE4423224C2 (de) 1998-02-26
KR100352630B1 (ko) 2002-12-18
US5619270A (en) 1997-04-08
DE69522614T2 (de) 2002-04-18
DE4423224C1 (de) 1995-08-17
DE69522614D1 (de) 2001-10-18
EP0690621A3 (en) 1997-12-17
CA2152658A1 (en) 1996-01-02

Similar Documents

Publication Publication Date Title
JPH0851647A (ja) サンプルレートの変換方法及びサンプルレート変換器
EP0868090B1 (en) Digital video camera apparatus and recording apparatus
JP3393649B2 (ja) 複合ビデオ入力信号のノイズを低減し且つ複合ビデオ入力信号の成分を分離する方法
EP0497222B1 (en) Video noise reduction system employing plural frequency bands
US5253043A (en) Upsampled interpolative processing of digital video signals
US5130798A (en) Dual band progressive television system with noise reduction
JPH0851646A (ja) 多規格適合形ビデオ信号復号器及びビデオ信号復号化方法
GB2186150A (en) Bandwidth reduction and conversion of a progressive scan television signal using sum and difference components
JPH0685577B2 (ja) サブサンプル映像信号復調装置
US5621477A (en) Digital decoder and method for decoding composite video signals
US6297847B1 (en) Removal of interpolation artifacts in a non-interlaced video stream
JPH0683439B2 (ja) ディジタル・サンプル周波数の低減装置
JP2763305B2 (ja) ディジタル信号処理装置
JP3017310B2 (ja) カラー撮像装置
JP2788733B2 (ja) カラーテレビ信号処理方法及びその回路
JPS6132877B2 (ja)
JPS6137836B2 (ja)
JPH04287586A (ja) フィ−ルド間内挿回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050517