JPH0854956A - 処理能力可変機能付きプロセッサ - Google Patents
処理能力可変機能付きプロセッサInfo
- Publication number
- JPH0854956A JPH0854956A JP6209260A JP20926094A JPH0854956A JP H0854956 A JPH0854956 A JP H0854956A JP 6209260 A JP6209260 A JP 6209260A JP 20926094 A JP20926094 A JP 20926094A JP H0854956 A JPH0854956 A JP H0854956A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- clock
- operating
- comparison result
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 abstract description 7
- 230000010355 oscillation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Abstract
(57)【要約】
【目的】 動作環境に応じて最大限の処理能力を引き出
す。 【構成】 プロセッサ本体の動作環境に起因した処理能
力として動作速度を動作速度測定回路２１で測定する。
この測定結果に従って、クロック選択回路２２でプロセ
ッサの能力に応じた速度のクロック信号ＣＫを選択し、
また、変化検出回路２３でコントローラ２０に割込を入
れて、マルチタスクプログラムのスケジューリングを変
更する。
す。 【構成】 プロセッサ本体の動作環境に起因した処理能
力として動作速度を動作速度測定回路２１で測定する。
この測定結果に従って、クロック選択回路２２でプロセ
ッサの能力に応じた速度のクロック信号ＣＫを選択し、
また、変化検出回路２３でコントローラ２０に割込を入
れて、マルチタスクプログラムのスケジューリングを変
更する。
Description
【０００１】
【産業上の利用分野】この発明は、動作環境に応じて最
大限の処理能力を引き出せるようにした処理能力可変機
能付きプロセッサに関する。
大限の処理能力を引き出せるようにした処理能力可変機
能付きプロセッサに関する。
【０００２】
【従来の技術】プロセッサの処理能力は、それが動作す
る周囲温度や印加電圧等の動作環境によって変化する。
従来、プロセッサを駆動するクロック周波数は、プロセ
ッサが最悪環境に置かれた場合を想定して決定するよう
にしている。例えば、プロセッサを構成する各トランジ
スタのスイッチング速度は、周囲温度が上昇すると低下
する。このため、自動車の車内等で使用される場合に
は、かなりの温度上昇が予想され、クロック周波数も安
全を見てかなり低めに設定せざるを得ない。
る周囲温度や印加電圧等の動作環境によって変化する。
従来、プロセッサを駆動するクロック周波数は、プロセ
ッサが最悪環境に置かれた場合を想定して決定するよう
にしている。例えば、プロセッサを構成する各トランジ
スタのスイッチング速度は、周囲温度が上昇すると低下
する。このため、自動車の車内等で使用される場合に
は、かなりの温度上昇が予想され、クロック周波数も安
全を見てかなり低めに設定せざるを得ない。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うに最悪条件を考慮してクロック周波数を決定すると、
常温環境においては、プロセッサが最悪条件の２倍の処
理能力を持っていたとしても、その能力をフルに引き出
すことができないという問題点がある。この発明は、こ
のような問題点に鑑みなされたもので、動作環境に応じ
て最大限の処理能力を引き出すことができる処理能力可
変機能付きプロセッサを提供することを目的とする。
うに最悪条件を考慮してクロック周波数を決定すると、
常温環境においては、プロセッサが最悪条件の２倍の処
理能力を持っていたとしても、その能力をフルに引き出
すことができないという問題点がある。この発明は、こ
のような問題点に鑑みなされたもので、動作環境に応じ
て最大限の処理能力を引き出すことができる処理能力可
変機能付きプロセッサを提供することを目的とする。
【０００４】
【課題を解決するための手段】この発明に係る処理能力
可変機能付きプロセッサは、プロセッサ本体と、このプ
ロセッサ本体の動作環境に起因した処理能力を測定する
処理能力測定手段と、この処理能力測定手段で測定され
た処理能力に従って前記プロセッサ本体の単位時間当た
りの処理量を制御する処理量制御手段とを備えたことを
特徴とする。
可変機能付きプロセッサは、プロセッサ本体と、このプ
ロセッサ本体の動作環境に起因した処理能力を測定する
処理能力測定手段と、この処理能力測定手段で測定され
た処理能力に従って前記プロセッサ本体の単位時間当た
りの処理量を制御する処理量制御手段とを備えたことを
特徴とする。
【０００５】
【作用】この発明によれば、処理能力測定手段でプロセ
ッサ本体の動作環境に起因した処理能力を測定し、その
処理能力に従って処理量制御手段がプロセッサ本体の単
位時間当たりの処理量を制御するので、動作環境に応じ
てプロセッサ本体の処理能力を最大限に引き出すことが
可能になる。
ッサ本体の動作環境に起因した処理能力を測定し、その
処理能力に従って処理量制御手段がプロセッサ本体の単
位時間当たりの処理量を制御するので、動作環境に応じ
てプロセッサ本体の処理能力を最大限に引き出すことが
可能になる。
【０００６】
【実施例】以下、図面を参照して、この発明の実施例を
説明する。図１は、この発明の一実施例に係る処理能力
可変機能付きプロセッサの構成を示すブロック図であ
り、一例としてＤＳＰ（ディジタル・シグナル・プロセ
ッサ）のような演算プロセッサを示している。内部バス
１には、演算処理プログラムを格納するプログラムメモ
リ２と、演算処理に必要な係数や信号データ等を格納す
るデータメモリ３と、演算器を構成する乗算器４及び算
術論理ユニット（ＡＬＵ）５等が接続されている。プロ
グラムメモリ２に格納された命令コードは、プログラム
カウンタ６によって一つずつ読み出され、インストラク
ションレジスタ７に格納されたのち、デコーダ８に供給
されて解読される。これにより、各部がコントロール信
号によって制御される。データメモリ３の読出アドレス
と書込アドレスとは、それぞれ読出ポインタ９及び書込
ポインタ１０によって指定される。
説明する。図１は、この発明の一実施例に係る処理能力
可変機能付きプロセッサの構成を示すブロック図であ
り、一例としてＤＳＰ（ディジタル・シグナル・プロセ
ッサ）のような演算プロセッサを示している。内部バス
１には、演算処理プログラムを格納するプログラムメモ
リ２と、演算処理に必要な係数や信号データ等を格納す
るデータメモリ３と、演算器を構成する乗算器４及び算
術論理ユニット（ＡＬＵ）５等が接続されている。プロ
グラムメモリ２に格納された命令コードは、プログラム
カウンタ６によって一つずつ読み出され、インストラク
ションレジスタ７に格納されたのち、デコーダ８に供給
されて解読される。これにより、各部がコントロール信
号によって制御される。データメモリ３の読出アドレス
と書込アドレスとは、それぞれ読出ポインタ９及び書込
ポインタ１０によって指定される。
【０００７】乗算器４に与えられる係数等のデータは、
データメモリ３から読み出された内部バス１を介して乗
算レジスタ１１に格納される。この格納データと、プロ
グラムメモリ２から内部バス１を介して供給されたオペ
ランドとが、マルチプレクサ１２によって択一的に選択
され、乗算器４の一方に与えられ、乗算器４の他方に信
号処理データ等が与えられる。乗算器４の出力と内部バ
ス１を介して与えられるデータのいずれか一方が、マル
チプレクサ１３によって選択され、ＡＬＵ５の一方の入
力として与えられ、ＡＬＵ５の出力又は内部バス１上の
データがＡＬＵ５の他方の入力として与えられる。ＡＬ
Ｕ５の出力はアキュームレータ１４に格納される。ＡＬ
Ｕ５の計算結果によって決定されるステータス情報は、
ステータスレジスタ１５に格納される。また、ループ処
理の処理回数は、ループカウンタ１６に保持される。こ
の他、このプロセッサには、補助レジスタ１７及び補助
レジスタ専用演算ユニット１８が設けられている。ま
た、スタック１９には、同一タスク内で分岐処理等が発
生した場合のプログラムカウンタの値がスタックされ
る。コントローラ２０は、これら各部を制御する。
データメモリ３から読み出された内部バス１を介して乗
算レジスタ１１に格納される。この格納データと、プロ
グラムメモリ２から内部バス１を介して供給されたオペ
ランドとが、マルチプレクサ１２によって択一的に選択
され、乗算器４の一方に与えられ、乗算器４の他方に信
号処理データ等が与えられる。乗算器４の出力と内部バ
ス１を介して与えられるデータのいずれか一方が、マル
チプレクサ１３によって選択され、ＡＬＵ５の一方の入
力として与えられ、ＡＬＵ５の出力又は内部バス１上の
データがＡＬＵ５の他方の入力として与えられる。ＡＬ
Ｕ５の出力はアキュームレータ１４に格納される。ＡＬ
Ｕ５の計算結果によって決定されるステータス情報は、
ステータスレジスタ１５に格納される。また、ループ処
理の処理回数は、ループカウンタ１６に保持される。こ
の他、このプロセッサには、補助レジスタ１７及び補助
レジスタ専用演算ユニット１８が設けられている。ま
た、スタック１９には、同一タスク内で分岐処理等が発
生した場合のプログラムカウンタの値がスタックされ
る。コントローラ２０は、これら各部を制御する。
【０００８】以上がプロセッサ本体を構成するが、この
プロセッサには、このプロセッサ本体の動作環境に基づ
く処理能力を測定するため、動作速度測定回路２１が設
けられている。この動作速度測定回路２１は、プロセッ
サを構成するトランジスタのスイッチング速度を計測
し、その計測値と内部の設定値とを比較してその比較結
果ＣＭＰを出力する。この比較結果ＣＭＰは、クロック
選択回路２２に供給されると共に、変化検出回路２３に
供給されている。クロック選択回路２２は、比較結果Ｃ
ＭＰからプロセッサの動作速度が遅い場合には低速クロ
ックＣＫ１を動作クロックＣＫとして各部に供給し、プ
ロセッサの動作速度が速い場合には高速クロックＣＫ２
を動作クロックＣＫとして各部に供給する。また、変化
検出回路２３は、比較結果ＣＭＰが変化したことを検出
し、割込信号ＩＮＴをコントローラ２０に供給する。
プロセッサには、このプロセッサ本体の動作環境に基づ
く処理能力を測定するため、動作速度測定回路２１が設
けられている。この動作速度測定回路２１は、プロセッ
サを構成するトランジスタのスイッチング速度を計測
し、その計測値と内部の設定値とを比較してその比較結
果ＣＭＰを出力する。この比較結果ＣＭＰは、クロック
選択回路２２に供給されると共に、変化検出回路２３に
供給されている。クロック選択回路２２は、比較結果Ｃ
ＭＰからプロセッサの動作速度が遅い場合には低速クロ
ックＣＫ１を動作クロックＣＫとして各部に供給し、プ
ロセッサの動作速度が速い場合には高速クロックＣＫ２
を動作クロックＣＫとして各部に供給する。また、変化
検出回路２３は、比較結果ＣＭＰが変化したことを検出
し、割込信号ＩＮＴをコントローラ２０に供給する。
【０００９】図２は、動作速度測定回路２１の具体的な
構成例を示すブロック図である。縦続接続された５つの
インバータ３１，３２，３３，３４，３５は、帰還型の
発振回路３６を構成している。この発振回路３６の出力
は、カウンタ３７によって計数される。タイマ３８は、
例えば水晶発振回路で生成された低速クロックＣＫ１に
よって一定時間を計測し、この一定時間が経過した後に
カウンタ３７の計数動作を停止させる。この計数値と設
定値レジスタ４０の設定値とが比較器３９によって比較
され、計数値≦設定値の場合は比較結果ＣＭＰが
“１”、計数値＞設定値の場合は比較結果ＣＭＰが
“０”となる。
構成例を示すブロック図である。縦続接続された５つの
インバータ３１，３２，３３，３４，３５は、帰還型の
発振回路３６を構成している。この発振回路３６の出力
は、カウンタ３７によって計数される。タイマ３８は、
例えば水晶発振回路で生成された低速クロックＣＫ１に
よって一定時間を計測し、この一定時間が経過した後に
カウンタ３７の計数動作を停止させる。この計数値と設
定値レジスタ４０の設定値とが比較器３９によって比較
され、計数値≦設定値の場合は比較結果ＣＭＰが
“１”、計数値＞設定値の場合は比較結果ＣＭＰが
“０”となる。
【００１０】以上の構成によれば、発振回路３６を構成
するトランジスタのスイッチング速度が温度上昇と共に
低下するので、図３に示すように、発振回路３６の周波
数も、温度上昇に伴って低下する。このため、プロセッ
サの温度がある設定温度Ｔthよりも低い場合には、カウ
ンタ３７の計数値＞設定値となって比較結果ＣＭＰが
“０”となり、プロセッサの温度がある設定温度Ｔthよ
りも高くなると、計数値≦設定値となって比較結果ＣＭ
Ｐが“１”になる。そこで、前者の場合には、高速クロ
ックＣＫ２を各部に供給してプロセッサ本体の処理能力
を最大限に引き出し、後者の場合には、低速クロックＣ
Ｋ１を各部に供給してプロセッサ本体の動作を制限させ
ることにより、周囲環境に応じた適切な処理能力でプロ
セッサを駆動することができる。この場合、クロック選
択回路２２は、処理量制御手段を構成することになる。
するトランジスタのスイッチング速度が温度上昇と共に
低下するので、図３に示すように、発振回路３６の周波
数も、温度上昇に伴って低下する。このため、プロセッ
サの温度がある設定温度Ｔthよりも低い場合には、カウ
ンタ３７の計数値＞設定値となって比較結果ＣＭＰが
“０”となり、プロセッサの温度がある設定温度Ｔthよ
りも高くなると、計数値≦設定値となって比較結果ＣＭ
Ｐが“１”になる。そこで、前者の場合には、高速クロ
ックＣＫ２を各部に供給してプロセッサ本体の処理能力
を最大限に引き出し、後者の場合には、低速クロックＣ
Ｋ１を各部に供給してプロセッサ本体の動作を制限させ
ることにより、周囲環境に応じた適切な処理能力でプロ
セッサを駆動することができる。この場合、クロック選
択回路２２は、処理量制御手段を構成することになる。
【００１１】なお、上述の例では、動作速度測定回路２
１がプロセッサ本体と同一のＩＣ内に形成されているた
め、プロセッサ本体の動作能力を正確に把握することが
できるという利点がある。しかし、動作環境に起因した
処理能力を測定するという点では、プロセッサ本体とは
別体の温度センサ等を用いてもこの発明の目的は達成し
得る。
１がプロセッサ本体と同一のＩＣ内に形成されているた
め、プロセッサ本体の動作能力を正確に把握することが
できるという利点がある。しかし、動作環境に起因した
処理能力を測定するという点では、プロセッサ本体とは
別体の温度センサ等を用いてもこの発明の目的は達成し
得る。
【００１２】また、プロセッサが図４に示すようなマル
チタスク処理を実行している場合には、比較結果ＣＭＰ
が変化する度に変化検出回路２３がコントローラ２０に
割込信号ＩＮＴを出力する。これにより、例えば温度上
昇時には、図４（ａ）に示すスケージューリングに対し
て、割込処理を起動することにより、リスケジュールが
実行され、同図（ｂ）に示すように、あまり重要度が高
くない例えば画面スクロール処理等のタスクＣを処理か
ら外したり、優先度のランクを落とすなどしてプロセッ
サの処理量を低減させる。
チタスク処理を実行している場合には、比較結果ＣＭＰ
が変化する度に変化検出回路２３がコントローラ２０に
割込信号ＩＮＴを出力する。これにより、例えば温度上
昇時には、図４（ａ）に示すスケージューリングに対し
て、割込処理を起動することにより、リスケジュールが
実行され、同図（ｂ）に示すように、あまり重要度が高
くない例えば画面スクロール処理等のタスクＣを処理か
ら外したり、優先度のランクを落とすなどしてプロセッ
サの処理量を低減させる。
【００１３】図５は、上記割込処理の概要を示すフロー
チャートである。割込処理起動されたら、まず比較結果
ＣＭＰを取り込み（Ｓ１）、優先順位の切換の必要性を
判断する（Ｓ２）。もし、必要である場合には、スケジ
ュール変更を行う（Ｓ３）。これらの処理も処理量制御
手段の一態様となる。
チャートである。割込処理起動されたら、まず比較結果
ＣＭＰを取り込み（Ｓ１）、優先順位の切換の必要性を
判断する（Ｓ２）。もし、必要である場合には、スケジ
ュール変更を行う（Ｓ３）。これらの処理も処理量制御
手段の一態様となる。
【００１４】なお、以上は温度検出によってプロセッサ
の処理能力を変化させるようにしたが、これと全く同様
に電圧検出によってもプロセッサの処理量を適切に制御
する事が可能である。
の処理能力を変化させるようにしたが、これと全く同様
に電圧検出によってもプロセッサの処理量を適切に制御
する事が可能である。
【００１５】
【発明の効果】以上述べたように、この発明によれば、
処理能力測定手段でプロセッサ本体の動作環境に起因し
た処理能力を測定し、その処理能力に従って処理量制御
手段がプロセッサ本体の単位時間当たりの処理量を制御
するので、動作環境に応じてプロセッサ本体の処理能力
を最大限に引き出すことが可能になる。
処理能力測定手段でプロセッサ本体の動作環境に起因し
た処理能力を測定し、その処理能力に従って処理量制御
手段がプロセッサ本体の単位時間当たりの処理量を制御
するので、動作環境に応じてプロセッサ本体の処理能力
を最大限に引き出すことが可能になる。
【図１】 この発明の一実施例に係る処理能力可変機能
付きプロセッサのブロック図である。
付きプロセッサのブロック図である。
【図２】 同プロセッサにおける動作速度測定回路のブ
ロック図である。
ロック図である。
【図３】 同測定回路における発振回路の周波数と温度
との関係を示すグラフである。
との関係を示すグラフである。
【図４】 同プロセッサにおけるマルチタスク処理の処
理量変更の具体例を説明するための図である。
理量変更の具体例を説明するための図である。
【図５】 同プロセッサにおける割込処理の概要を示す
フローチャートである。
フローチャートである。
２１…動作温度測定回路、２２…クロック選択回路、２
３…変化検出回路。
３…変化検出回路。
Claims (1)
- 【請求項１】 プロセッサ本体と、 このプロセッサ本体の動作環境に起因した処理能力を測
定する処理能力測定手段と、 この処理能力測定手段で測定された処理能力に従って前
記プロセッサ本体の単位時間当たりの処理量を制御する
処理量制御手段とを備えたことを特徴とする処理能力可
変機能付きプロセッサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6209260A JPH0854956A (ja) | 1994-08-10 | 1994-08-10 | 処理能力可変機能付きプロセッサ |
| US08/508,975 US5723998A (en) | 1994-08-10 | 1995-07-28 | Electronic circuit with operation self-control function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6209260A JPH0854956A (ja) | 1994-08-10 | 1994-08-10 | 処理能力可変機能付きプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0854956A true JPH0854956A (ja) | 1996-02-27 |
Family
ID=16570010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6209260A Pending JPH0854956A (ja) | 1994-08-10 | 1994-08-10 | 処理能力可変機能付きプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0854956A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005119447A1 (ja) * | 2004-06-01 | 2005-12-15 | Sony Computer Entertainment Inc. | タスク管理方法、タスク管理装置、半導体集積回路、電子装置、およびタスク管理システム |
| CN100459681C (zh) * | 2004-08-18 | 2009-02-04 | 佳能株式会社 | 图像摄影再生装置、数据处理方法 |
| JP2011049877A (ja) * | 2009-08-27 | 2011-03-10 | Fujitsu Semiconductor Ltd | クロック信号制御回路及びクロック信号制御方法 |
-
1994
- 1994-08-10 JP JP6209260A patent/JPH0854956A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005119447A1 (ja) * | 2004-06-01 | 2005-12-15 | Sony Computer Entertainment Inc. | タスク管理方法、タスク管理装置、半導体集積回路、電子装置、およびタスク管理システム |
| US7954101B2 (en) | 2004-06-01 | 2011-05-31 | Sony Computer Entertainment Inc. | Skipping non-time-critical task according to control table when operating frequency falls |
| CN100459681C (zh) * | 2004-08-18 | 2009-02-04 | 佳能株式会社 | 图像摄影再生装置、数据处理方法 |
| JP2011049877A (ja) * | 2009-08-27 | 2011-03-10 | Fujitsu Semiconductor Ltd | クロック信号制御回路及びクロック信号制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920002754B1 (ko) | 전력 소비 절약용슬립 기능을 갖는 마이크로컴퓨터 시스템 | |
| US8041965B2 (en) | Power control device for processor | |
| US5723998A (en) | Electronic circuit with operation self-control function | |
| US6194940B1 (en) | Automatic clock switching | |
| US5684728A (en) | Data processing system having a saturation arithmetic operation function | |
| JPH04188229A (ja) | 浮動小数点演算処理装置 | |
| JPH0854956A (ja) | 処理能力可変機能付きプロセッサ | |
| KR930008605A (ko) | 프로그래머블 콘트롤러 | |
| JP6585000B2 (ja) | 半導体集積回路 | |
| JPH02159624A (ja) | 先入れ先出しレジスタ装置 | |
| JP3383170B2 (ja) | 消費電力制限機能つきプロセッサ | |
| KR100278136B1 (ko) | 데이타처리장치 및 데이타처리방법 | |
| JP3466755B2 (ja) | 電子機器 | |
| EP0136699B1 (en) | Programmable controller | |
| JPH04255028A (ja) | マイクロプロセッサ | |
| US4468133A (en) | Electronic timepiece | |
| JPH04275603A (ja) | プログラマブル・コントローラ | |
| JP2006072961A (ja) | 演算処理装置のメモリ回路 | |
| JP4289277B2 (ja) | 電子装置、コンピュータ、冷却制御方法、および、冷却制御プログラム | |
| JPS5935454B2 (ja) | 優先順位決定方法および装置 | |
| JP3074790B2 (ja) | マイクロプロセッサ | |
| JPS62156738A (ja) | プログラム制御装置 | |
| JPH02129720A (ja) | 演算処理装置 | |
| JPS6230452B2 (ja) | ||
| JPH0276037A (ja) | 半導体集積回路 |