JPH02129720A - 演算処理装置 - Google Patents

演算処理装置

Info

Publication number
JPH02129720A
JPH02129720A JP28470588A JP28470588A JPH02129720A JP H02129720 A JPH02129720 A JP H02129720A JP 28470588 A JP28470588 A JP 28470588A JP 28470588 A JP28470588 A JP 28470588A JP H02129720 A JPH02129720 A JP H02129720A
Authority
JP
Japan
Prior art keywords
carry
arithmetic
cycle
arithmetic processing
calculation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28470588A
Other languages
English (en)
Inventor
Kaoru Abe
薫 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP28470588A priority Critical patent/JPH02129720A/ja
Publication of JPH02129720A publication Critical patent/JPH02129720A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電子計算機などの演算処理装置に関するもの
である。
〔従来の技術〕
第1図は演算処理装置の演算器周辺の一例を示すブロッ
ク図であり、(1)は演算部、(2)は演算のデータを
読み出し格納するレジスタ、 +31ij制御回路。
+411jitll m記憶部である。
ここで(1)の演算部は、演算器(la)、 (lb)
とキャリ検出器(1C)を合せ持つ演算器である。演算
器(U、)は上位の演算を行ない、演算器(1cu)i
lt下位の演算を行なう。そして演算器(1b)は演算
器(1d、)からのキャリを受けとることにより連動し
て演算が実行される。
次に動作について説明する。
制御回路(3)け、制御記憶部(4)から制御コードを
読み取り1例えばレジスタ(2)のあるアドレスからデ
ータを読み出し、演算器(1)に与える。演算器は。
有限な演算時間’l’opの後に演算結果を出力し制御
コードによって示されるレジスタ(2)のあるアドレス
に書き込む。
ここで演算器は、その与えられるデータによって演算中
に内部でキャリの発生する場合と発生しない場合が有り
、したがってTOpは可変の値を取り得る、この様子を
第4図のタイミングチャートに示す。第4図において、
  (tと)¥iレジスタの読み出しから書き込みまで
の処理サイクル、  (S+)はサイクル1.(82)
Viサイクル2.  (85)はサイクル3を示してい
る。サイクル1 (81)は演算器(1a)からのキャ
リがない場合を示しており、 演算はTOplの時間で
終了している。これに対し。
サイクル2 (82)とサイクル3 (83)¥′i演
算器(1a)から(1b)へキャリがある場合を示して
おシ、演算器(1b)は、キャリ検出器(1C)からの
キャリ検出後に演算を実行するので’1”opmaxと
いう時間が必要になる。したがって、演算器の演算時間
単位となる処理サイクル(尤a)は、最大時間(7op
max)以上となる。
〔発明が解決しようとする課題〕
従来の演算処理装置は9以上のように構成されているの
で、レジスタの箭み出しから、書き込みまでの演算単位
時間となる処理サイクル<tc)ta1’opが可変で
あっても、最大値(Topmax)を基に設定しなけれ
ばならず、他の部品が如何に高速であっても、また最大
値(’[’opmax )を必要とする演算が如何に稀
であっても、常に最大値(Topmax )以上の時間
が必要とされるという問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、処理サイクル(tc)を短くし。
全体の処理時間を早めることのできる演算処理装置を得
ることを目的とする。
〔課−を解決するための手段〕
この発明に係る第1の演算処理装置は。
(1)キャリの有無をどちらかに決定して、先に演算を
実行する手段。
(−)キャリの有無を検出し、上記(+1の決定が正し
いとき、演算処理を所定時間(単一処理サイクル)で終
了する手段。
情)キャリの有無を検出し、上記(1)の決定が正しく
ないとき、演算処理を所定時間より延長して、複数処理
サイクルで実行する手段を備えたものである。
また、この発明に係る第2の演算処理装置は。
(1)以前の演算からキャリの変化を予測する手段。
rnl  上ME’(1)の予測に基づいて先に演算を
実行する手段。
(−)キャリの変什を検出し、上記[+lの予測が正し
いとき、演算処理を所定時間(単一処理サイクル)で終
了する手段。
Qv)  キャリの変什を検出し、上記(+1の予測が
正しくないとき、演算処理を所定時間より延長して、複
数処理サイクルで実行する手段を備えたものである。
〔作用〕
この発明における演算処理装置は、キャリの有無を決定
し、−またはキャリの変化を予測し、演算を先に実行し
ておき、キャリの検出の結果、先に実行した演算が正し
ければ、そのまま演算の終了とする。そしてこの演算に
必要な時間を1処理すイクルとする。また、キャリの検
出の結果、先に実行した演算が正しくなければ、再演算
のため複数処丹サイクルを用いて演算する。以上のこと
がら、処理サイクルは最大時間に依存する必要がなくな
り、従来に比べて、即耶サイクルが短かぐできる。
〔実施例〕
以下、この発明の第1の演算処理装置の一実施例を第1
図に基づいて説明する。
第1図に於て各演算器(1a)、 (lb) の演算時
間をtopとする。制御回路(3)は、制御記憶部(4
)から制御コードを読み取り2例えば、レジスタ(2)
のあるアドレスからデータを膀み出し、演算器(1a)
(1b)の入力にセットする。また、同時にキャリ検出
器(1c)の入力にもセットする。 ここまでは従来と
同様である。制御回路(3)は、キャリ検出器(1C)
により、低位の演算器(1a)から上位の演算器(1b
)ヘキャリが伝搬するか否かを知り、 キャリの伝搬が
無ければ、この演算サイクル1dtopで終わるものと
し、直ちに次の演算サイクルに入る。
若しキャリの伝搬が有れば、この演算サイクルは。
キャリ伝搬により上位の演算器、  (lb)の演算が
終わる1で引きのばこれる。この様子は、第2図のタイ
ミングチャートを参照されたい。
条2図において、演算器(1b)に与えられるキャリは
1本質的には無いものとし処理サイクル開始時にはll
0n (キャリ無し)が与えられる場合を示している。
サイクル1 (s1)とサイクル4 (S4)は、キャ
リが発生しなかつ之場合を示しており。
演算はTOpで終了している。サイクル2 (82) 
の場合は、キャリ検出器(1c)がTCarry後2 
キャリが発生することを検出したため、演算がサイクル
2 (82)のみの単一処理サイクルでは終了せず。
再演算のため、  ’ropcarryまで必要となり
サイクル3 (83)までおよんだことを示している。
次にこの発明に係る第2の演算処理装置について説明す
る。
制御回路(3)と制ail記憶部(4)は、演算器の以
前の=kf−Yすの変化を記憶する、ここでは、簡単の
ために、前回のみのキャリの有無を記憶できる場合を例
にして説明する。制御回路(3)は、今回の演算におい
て演算器(1a)から演算器(1b)へのキャリは。
前回と同じであると予測して、演算を行なう。そして制
御回路(3)は、キャリ検出器(1c)により。
低位の演算器(1a)から上位の演算器(1b)へ伝搬
するキャリが前回から変化するか否かを知り、キャリ伝
搬の変化が無ければ、この演算サイクルはtopで終わ
るものとし、直ちに次の演算サイクルに入る。若しキャ
リの伝搬の変化が有れば、この演算サイクルは、キャリ
伝搬により上位の演算器(1b)の演算が終わるまで、
引きのばされる。
一般に科学技術演算等の数値演算の分野では。
ある演算タスクの数値が極端に離散的な値を取る事は稀
で、キャリの有るデータ群とそうでないデータ群が比較
的明確に分かれているため、−度。
キャリの有無がどちらかに判別されると、しばらくは、
その演算タスクでは、キャリの有無は一定していると考
えられる。この第2の演算処理装置は2以上のようなこ
とに基づいて考えられたものである。
次に、その外環の様子を第3図を用いて説明する。
第3図において、サイクル1(S1)はキャリがないと
きの演算である。制御回路(3)はサイクル2(S2)
は、キャリがないと予測して演算を行なうが、キャリ検
出器(1c)が’I’carry後にキャリ発生を検出
したため、演算がサイクル2 (82)のみの単一処理
サイクルでは終了せず、再演算のためTOpcarry
まで必要となりサイクル3 (83) 4でおよんだこ
とを示している。そして、サイクル4 (84)では、
前回がキャリが有ったのでまたキャリが有ると予測して
演算が実行される。そして、キャリ検出器(1C)が予
想通りにキャリを検出したので。
演算は正しかったことになりTOpで実行全終了する。
なお、上記実施例では演算器を下位と上位の2つに分け
たが、3分割、4分割等でも良く、またその場合には、
更にきめ細かい制御が可能である。
また上記実施例では、キャリを予測するのに前回のキャ
リと同一としたが、以前の演算2回分。
3回分というようにヒストリーから予測することも可能
である。また、その際の予測のアルゴリズムは問わない
〔発−〇効果〕
以上のように、この発明によれば、演算処理装置の処理
サイクルを短くする事により、処理時間を効率良く制御
出来る効果がある。
【図面の簡単な説明】
第1図は、演算処理装置のブロック図、第2図、第3図
は、この発明に係る演算処理装置の動作を示すタイミン
グチャート図、第4図は、従来の演算処理装置の動作を
示すタイミングチャート図である。 (1)は演算部、  (ta)、(lb)は演算器、 
 (+c)はキャリ検出器、(3)は制御回路、(4)
は制御記憶部である。 なお9図中、同一符号は同一、又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)以下の要素を有する演算処理装置 (a)キャリの伝搬により、連動する複数の演算器。 (b)各演算器のキャリの有無を検出するキャリ検出手
    段、 (c)以下の手段をもち、演算を制御する制御部、 (c1)キャリが有るか無いかどちらかに決定して、そ
    の演算処理を実行する実行手段、 (c2)キャリ検出手段により検出されたキャリの有無
    の決定が、実行手段による決定 と同じとき、その演算処理を所定の時間 で終了する手段、 (c3)キャリ検出手段により検出されたキャリの有無
    の決定が、実行手段による決定 と異なるとき、その演算処理を所定の時 間より延長して実行する手段。
  2. (2)以下の要素を有する演算処理装置 (a)キャリの伝搬により、連動する複数の演算器。 (b)各演算器の以前の演算からキャリの変化を予測す
    る手段、 (c)予測したキャリの変化が正しいか否かを検出する
    キャリ検出手段、 (d)以下の手段をもち、演算を制御する制御部。 (d1)予測したキャリの変化をもとに、その演算処理
    を実行する手段、 (d2)キャリ検出手段によりキャリの変化が予測と同
    じであるのを検出した時、その 演算処理を所定の時間で終了する手段、 (d5)キャリ検出手段によりキャリの変化が予測と異
    なることを検出した時、その演 算処理を所定の時間より延長して実行す る手段。
JP28470588A 1988-11-10 1988-11-10 演算処理装置 Pending JPH02129720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28470588A JPH02129720A (ja) 1988-11-10 1988-11-10 演算処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28470588A JPH02129720A (ja) 1988-11-10 1988-11-10 演算処理装置

Publications (1)

Publication Number Publication Date
JPH02129720A true JPH02129720A (ja) 1990-05-17

Family

ID=17681908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28470588A Pending JPH02129720A (ja) 1988-11-10 1988-11-10 演算処理装置

Country Status (1)

Country Link
JP (1) JPH02129720A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0498319A (ja) * 1990-08-10 1992-03-31 Nec Ic Microcomput Syst Ltd ディジタル回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0498319A (ja) * 1990-08-10 1992-03-31 Nec Ic Microcomput Syst Ltd ディジタル回路

Similar Documents

Publication Publication Date Title
EP0155211B1 (en) System for by-pass control in pipeline operation of computer
US4365311A (en) Control of instruction pipeline in data processing system
US5684728A (en) Data processing system having a saturation arithmetic operation function
KR20010001022A (ko) 병렬 프로세서를 위한 무순서 명령어 발행 방법 및 장치
JPH0228830A (ja) 整数除算回路
JPH02129720A (ja) 演算処理装置
JPS5834037B2 (ja) アドレス計算装置
US5148531A (en) System for executing a conditional statement without reading program data part that does not satisfy the conditional clause
JP2638434B2 (ja) キャッシュプリフェッチ装置
JPH06162067A (ja) ベクトル命令制御装置および制御方法
KR100654477B1 (ko) 프로세서 동작 방법
JP3695078B2 (ja) パルス出力命令を持つプログラマブルコントローラ
JPS6118045A (ja) プログラムの暴走検出方式
KR100217384B1 (ko) 인터럽트 제어장치와 그 제어방법
JPH09212363A (ja) 情報処理装置
JPS62202550A (ja) 冗長回路付メモリicのテスト装置
JPH0412487B2 (ja)
JPH03246603A (ja) 高速カウンタ
JPH04287421A (ja) A/d若しくはd/a変換器の起動回路
JPS61114342A (ja) デ−タ処理装置の制御装置
JPH07334370A (ja) ファジィ推論装置
JPH07113891B2 (ja) パイプライン処理装置
JPH09106344A (ja) パイプライン処理装置
JPH0259961A (ja) 情報処理装置
JPH0241522A (ja) 関数演算処理装置