JPH0855873A - 電子組立体及び処理方法 - Google Patents

電子組立体及び処理方法

Info

Publication number
JPH0855873A
JPH0855873A JP7147334A JP14733495A JPH0855873A JP H0855873 A JPH0855873 A JP H0855873A JP 7147334 A JP7147334 A JP 7147334A JP 14733495 A JP14733495 A JP 14733495A JP H0855873 A JPH0855873 A JP H0855873A
Authority
JP
Japan
Prior art keywords
die
conductive
substrate
pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7147334A
Other languages
English (en)
Inventor
Conrad Raymond Crewe Maloney
レイモンド クリュー マロニー コンラッド
Kevin Melvyn Cannon
メルビン キャノン ケビン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smiths Group PLC
Original Assignee
Smiths Group PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smiths Group PLC filed Critical Smiths Group PLC
Publication of JPH0855873A publication Critical patent/JPH0855873A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 集積回路ダイを処理する改善された方法と、
改善されたダイ及び電子組立体、及び組立体を形成する
改善された方法を提供する。 【構成】 集積回路ダイ２が上に酸化層13を形成するア
ルミニウムの上面に露出される領域を有している。酸化
層13は下にあるアルミニウム領域10上に開口部12を形成
するためにエッチングし去られる。窒化チタンの導電性
の保護層14がダイの上面にスパッタされ、その後導電性
の熱可塑性樹脂15のパッド７が開口部12上に堆積され
る。窒化チタン層14はパッド７により保護された部分を
除いてエッチングにより続いて除去される。ダイ２はそ
の後引っ繰り返され且つパッド７と基板１上の導電性領
域８との間に電気的接続を作ることによって基板１へ接
合され得る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は酸化金属層が上に形成さ
れるようにダイの表面上に露出された導電性金属領域を
有する集積回路ダイを処理するための種類の方法に関連
している。
【０００２】
【従来の技術】電子集積回路の充填密度の増加と共に、
回路にもっと小さく且つ接近して詰め込まれた接点への
信頼できる相互連絡に対する必要が生じてきた。フリッ
プチップ組立体においては、その集積回路又はチップの
接着パッドがそれの上面に分配され、そのチップが反転
された場合に基板の上面の対応する接点と接触させる。
ほとんどのフリップチップ集積回路はそれらの結合パッ
ド上で、はんだのような隆起を形成される。これらの隆
起はそれらが電気的及び機械的な結合をする基板の導電
性領域と接触するようにフリップチップの下へ突出す
る。
【０００３】これの一つの欠点は、その集積回路ダイが
結合パッドへはんだに濡れ易い層と隆起とを付加するた
めに珪素製造段階において専門化された処理を必要とす
ることである。これの結果は、フリップチップ組立技術
が前もって隆起を取り付けられない慣習的なダイと共に
用いられ得ないことである。
【０００４】欧州特許出願公開明細書第EP-A-0372880号
に記載されたような、異方性の導電性接着剤によって、
集積回路ダイが基板へ接続され得ると言う示唆がなされ
た。これらの接着剤は導電性粒子を含んでいる非導電性
エポキシ溶液を有している。その接着剤の構成は、基板
とダイとの間に広げる場合に、それらの粒子のうちの個
別の粒子を介して基板とダイとの間に導通はあるが、そ
れらの粒子が連続な導電性通路を形成しない位に広く配
分されているので、その層の平面内には導通がないよう
に選択されている。この技術がはんだ隆起を形成する必
要を回避するけれども、この技術も問題を有する。詳細
には、集積回路内の金属化のためにアルミニウムが用い
られる場合に、空気への露出の後に酸化層が結合パッド
上に生じる。酸化アルミニウムのこの層は電気的に絶縁
性である。慣習的な組立体においては、この酸化層はパ
ッドへの電線結合を作るために用いられる溶接処理によ
り破壊される。しかしながら、電気的接続が接着剤によ
らねばならぬ場合には、この酸化層は損なわれないまま
であり、不十分な接触を与える。良好な接触が接着剤に
より形成されることを保証するためには、それ故に、絶
縁性酸化層を形成しない材料の結合パッドによって、製
造段階において特別に処理されることが、この集積回路
ダイに対しては必要である。
【０００５】
【発明が解決しようとする課題】集積回路ダイを処理す
る改善された方法と、改善されたダイ及び電子組立体、
及び組立体を形成する改善された方法を提供すること
が、本発明の目的である。
【課題を解決するための手段】
【０００６】本発明の一態様によって、下にある金属領
域上に窓を形成するために酸化金属を除去するステップ
と、保護導電性材料の層をダイ上へ堆積するステップ
と、導電性材料のパッドを窓の上にある前記の保護層上
に堆積するステップ、及び前記導電性パッドにより保護
される領域内を除いて前記の保護層を除去するステップ
をその方法が含んでいることを特徴とする上記に特定さ
れた種類の方法を提供される。
【０００７】導電性材料は窒化チタンであってもよく、
パッドは導電性の熱可塑性のものであってもよい。パッ
ドはスクリーン印刷により堆積されてもよい。酸化金属
はなるべくダイの全表面をエッチングすることにより除
去されるほうがよい。保護層はスパッタリング又はリア
クティブイオンエッチングにより又は化学的エッチング
により導電性パッドにより保護されている所を除いて除
去されてもよい。
【０００８】本発明のもう一つの態様によって、本発明
の上記の一つの態様によって集積回路ダイを処理するス
テップと、前記のダイ上の導電性パッドが基板上に導電
性領域との電気的接続を作るように前記のダイを基板へ
接合するステップとを具えた電子組立体を形成する方法
を提供される。
【０００９】前記のダイ上の導電性パッドと前記基板上
の導電性領域とは導電性熱可塑性材料であってもよく、
基板とのダイの電気的接続は熱可塑性材料を一緒に流れ
させるために熱を加え、且つ材料を冷却しダイと基板と
の間の結合を形成することを許容することにより達成さ
れる。代わりに、ダイ上の導電性パッドが異方性の導電
性接着剤によって基板の導電性領域へ接合されてもよ
い。
【００１０】
【実施例】本発明によって、集積回路ダイを含む電子組
立体と、ダイの処理の方法、及び組立体を形成する方法
を、添付の図面を参照して、例として説明しよう。
【００１１】図１を参照して、組立体は一個だけが図示
されている幾つかの集積回路チップすなわちダイ２を支
持している基板１を具えている。チップ２はそれらの上
面が下側と対向するように引っ繰り返され、すなわち
「フリップ」される。基板１はチップ２を互いにか又は
外部回路と相互接続するための単純な多層相互接続装置
であってもよい。代わりに、基板自身がトランジスタの
ような活性要素を含んでもよい。基板１の上面５は、チ
ップを基板へ電気的及び機械的に接合する単一性隆起６
を形成するためにチップの下側の対応する隆起へ結合さ
れる導電性隆起を形成される。
【００１２】チップ２がチップの隆起を作るために処理
される方法を次に図２〜７を参照して説明しよう。図２
はチップの上面にアルミニウム結合パッド10と共に製造
者により供給されるチップ２を示している。チップ２の
表面は絶縁層11により覆われており、その絶縁層はパッ
ドがそれを通って露出される窓すなわち開口部12を除い
てアルミニウム結合パッド10上に延在している。開口部
12を通して空気に露出されているアルミニウム結合パッ
ド10の結果として、酸化アルミニウムの絶縁層13がその
パッド上に形成される。
【００１３】最初のステップは、図３に示されたよう
に、真空室20内にチップ２を置くことであり，そこでチ
ップの全表面範囲が酸化層すなわち絶縁層13及びチップ
上の他のパシベーション層を除去するためにスパッタリ
ング又はリアクティブイオンエッチングにさらされて、
下にある金属領域であるアルミニウム結合パッド10上へ
窓が開口部12において設けられる。真空室20からチップ
２を取り出すことなく、窒化チタンの薄膜14が、チップ
の全上面へ、スパッタリングにより堆積される。図４に
示されるように、薄膜14がアルミニウム結合パッド10上
の被覆を形成し、且つ酸化からアルミニウム結合パッド
10を保護するためのパシベーション材料として働く。薄
膜14は導電性であり、他の導電性保護材料が窒化チタン
の代わりに用いられ得る。
【００１４】それからチップ２が真空室20から取り出さ
れて、導電性の熱可塑性ペースト15が、図５に示される
ように、開口部12上に塗布される。熱可塑性ペースト15
はチップ２上へスクリーン印刷されるか、又はコンピュ
ータ制御ｘ−ｙモータ駆動台と組み合わせられ得る注射
器からの投与によるような他の方法で堆積され得る。
【００１５】それからチップ２が炉21へ転送されそこで
チップが、図６に示されるように、ペースト15内のキャ
リア溶媒を排出するために５分間 150℃へ加熱される。
それからペーストの付着力を改善するために温度が15分
間 275℃へ上げられる。この温度処理がペースト15を導
電性隆起７に固める。障壁層すなわち窒化チタンの薄膜
14が隆起７をパッド10と電気的に接続するが、しかしパ
ッド10を相互にも電気的に接続する。それ故に、次のス
テップは、隆起７により保護されている領域を除いて障
壁層14をを除去することである。これは湿式化学エッチ
ングによりなされ得て、隆起７が障壁層14の下にある部
分を保護するためのエッチング規定マスクとして用いら
れる。しかしながら、好適には、障壁層14は、図７に示
されるように、真空室20内でスパッタエッチング又はリ
アクティブイオンエッチングにより除去される。この場
合には、隆起７が犠牲マスクとして働き且つエッチング
処理の間に表面層をなくす。次にチップ２が基板１上に
組み立てられるように準備される。
【００１６】チップ上の隆起７が基板１上の導電性隆起
８と並ぶように、分割視野光学素子の助けにより及び、
又は代わりに、機械的治具によりチップ２が整列され
る。基板１上の隆起８はチップ２上の隆起７と同じ方法
で設けられてもよい。
【００１７】チップ２は種々の異なる方法で基板１へ接
合され得る。一つの方法では、図８に示されるように、
チップ２の隆起７が基板上の隆起８と接触するようにチ
ップ２が下げられる。隆起７及び８の熱可塑性材料が流
れるようにするために熱が加えられ、それからそれらの
隆起を強いて結合させるために圧力が加えられる。組立
体は冷えることを許されて、図１に示されるように、そ
れらの隆起において電気的及び機械的結合を形成する。
【００１８】図９及び１０に示されたように、チップが
基板上へ下ろされる前に、電気絶縁性接着剤16を基板又
はチップへ塗布することにより、チップ２と基板１との
間の機械的及び熱的結合が改善され得る。チップ２が下
げられた場合に、機械的及び熱的結合を改善するよう
に、絶縁性接着剤16が基板の上面とチップの下面とに接
触してそれらの間に流れる。これが隣接する隆起の間の
電気的短絡の危険をも低減する。その代わりに、あるい
は付加的に、電気的には絶縁性だが熱的には伝導性の熱
可塑性材料の前もって切断されたフイルムが隆起の間の
基板の領域へ貼付され得る。
【００１９】もう一つの組立技術では、異方性（Ｚ軸）
の導電性接着剤が図１１及び１２に示されたように用い
られる。前記の接着剤17は基板１の全表面にわたって薄
い層として塗布され、チップ２が基板上へ下げられる。
隆起７と８との間の領域における圧力の付加は接着剤17
内の導電性粒子との隆起の接触を創出する。温度がこの
とき接着剤を硬化させるために上げられ、電気的及び機
械的結合を創出する。
【００２０】フリップチップ組立体に用いるのに適した
導電性隆起を慣習的な集積回路ダイに設けるために、製
造の後に慣習的な集積回路ダイが処理され且つ変形され
ることを本発明が可能にすることがわかる。
【図面の簡単な説明】
【図１】組立体の一部の断面立面図である。
【図２】処理前のチップの一部の断面立面図である。
【図３】チップの処理の一ステップを図示する断面立面
図である。
【図４】チップの処理の別の一ステップを図示する断面
立面図である。
【図５】チップの処理の更に別の一ステップを図示する
断面立面図である。
【図６】チップの処理の更に別の一ステップを図示する
断面立面図である。
【図７】チップの処理の更に別の一ステップを図示する
断面立面図である。
【図８】基板上へのチップの組立における一ステップを
示す断面立面図である。
【図９】基板上へのチップの組立の別の方法における一
ステップを図解している。
【図１０】基板上へのチップの組立の別の方法における
別の一ステップを図解している。
【図１１】基板上へのチップの組立のもう一つの別の方
法における一ステップを図解している。
【図１２】基板上へのチップの組立のもう一つの別の方
法における別の一ステップを図解している。
【符号の説明】
１ 基板 ２ 集積回路チップすなわちダイ ５ 基板の上面 ６ 単一式隆起 ７，８ 導電性隆起 10 アルミニウム結合パッド 11 絶縁層 12 開口部 14 絶縁層 15 導電性の熱可塑性ペースト 16 電気絶縁性接着剤 17 接着剤 20 真空室 21 炉
フロントページの続き (72)発明者 コンラッド レイモンド クリュー マロ ニー イギリス国 グロスターシア ジーエル51 ８ジェイティー チェルトナム アルル ロード 11 (72)発明者 ケビン メルビン キャノン イギリス国 グロスターシア チェルトナ ム マール ヒル パレード 35

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 酸化金属層（13）が上に形成されるよう
    にダイの表面上に露出された導電性金属領域（10）を有
    する集積回路ダイ（２）を処理する方法において、 その方法が下にある金属領域（10）上に窓を形成するた
    めに酸化金属（13）を除去するステップと、保護導電性
    材料の層（14）をダイ（２）上へ堆積するステップと、
    導電性材料のパッド（15）を窓（12）の上にある前記の
    保護層（14）上に堆積するステップ、及び前記導電性パ
    ッド（15）により保護される領域内を除いて前記の保護
    層（14）を除去するステップを含んでいることを特徴と
    する処理方法。
  2. 【請求項２】 導電性材料（14）が窒化チタンであるこ
    とを特徴とする請求項１記載の処理方法。
  3. 【請求項３】 導電性材料のパッド（15）が導電性の熱
    可塑性のものであることを特徴とする請求項１又は２記
    載の処理方法。
  4. 【請求項４】 前記パッド（15）がスクリーン印刷によ
    り堆積されることを特徴とする請求項１〜３のいずれか
    １項記載の処理方法。
  5. 【請求項５】 前記の酸化金属（13）がダイ（２）の全
    表面をエッチングすることにより除去されることを特徴
    とする請求項１〜４のいずれか１項記載の処理方法。
  6. 【請求項６】 保護層（14）が導電性パッド（15）によ
    り保護されている部分を除いてスパッタリング又はイオ
    ンエッチングにより除去されることを特徴とする請求項
    １〜５のいずれか１項記載の処理方法。
  7. 【請求項７】 前記保護層（14）が導電性パッド（15）
    により保護されている部分を除いて化学エッチングによ
    り除去されることを特徴とする請求項１〜５のいずれか
    １項記載の処理方法。
  8. 【請求項８】 請求項１〜７のいずれか１項の記載の方
    法に従って集積回路ダイ（２）を処理するステップと、
    前記のダイ（２）上の導電性パッド（15）が基板（１）
    上に導電性領域（８）との電気的接続を作るように前記
    のダイ（２）を基板（１）へ接合するステップとを具え
    た電子組立体を形成する方法。
  9. 【請求項９】 前記のダイ（２）上の導電性パッド（1
    5）と前記基板（１）上の導電性領域（８）とは導電性
    熱可塑性材料であること、及び基板（１）とのダイ
    （２）の電気的接続は熱可塑性材料を一緒に流れさせる
    ために熱を加え、且つ材料を冷却しダイと基板との間の
    結合を形成することを許容することにより達成されるこ
    とを特徴とする請求項８記載の電子組立体を形成する方
    法。
  10. 【請求項１０】 ダイ（２）上の導電性パッド（15）が
    異方性の導電性接着剤（17）によって基板（１）の導電
    性領域（８）へ接合されることを特徴とする請求項８記
    載の電子組立体を形成する方法。
JP7147334A 1994-07-27 1995-06-14 電子組立体及び処理方法 Pending JPH0855873A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9415108A GB9415108D0 (en) 1994-07-27 1994-07-27 Electronic assemblies and methods of treatment
GB9415108:1 1994-07-27

Publications (1)

Publication Number Publication Date
JPH0855873A true JPH0855873A (ja) 1996-02-27

Family

ID=10758929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7147334A Pending JPH0855873A (ja) 1994-07-27 1995-06-14 電子組立体及び処理方法

Country Status (3)

Country Link
EP (1) EP0696055A3 (ja)
JP (1) JPH0855873A (ja)
GB (2) GB9415108D0 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467946B1 (ko) * 1997-01-24 2005-01-24 로무 가부시키가이샤 반도체 칩의 제조방법
EP1818987B1 (de) * 2006-02-10 2011-12-07 ELMOS Semiconductor AG Halbleiterbauelementanordnung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0265077A3 (en) * 1986-09-25 1989-03-08 Sheldahl, Inc. An anisotropic adhesive for bonding electrical components
US4927505A (en) * 1988-07-05 1990-05-22 Motorola Inc. Metallization scheme providing adhesion and barrier properties
US5001542A (en) 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5231053A (en) * 1990-12-27 1993-07-27 Intel Corporation Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device
US5156997A (en) * 1991-02-11 1992-10-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
JPH0661305A (ja) * 1992-08-11 1994-03-04 Sumitomo Electric Ind Ltd 半導体装置および半導体素子の実装方法
US5525838A (en) * 1993-04-08 1996-06-11 Citizen Watch Co., Ltd. Semiconductor device with flow preventing member

Also Published As

Publication number Publication date
EP0696055A3 (en) 1997-05-02
GB9511540D0 (en) 1995-08-02
GB2292006A (en) 1996-02-07
EP0696055A2 (en) 1996-02-07
GB9415108D0 (en) 1994-09-14

Similar Documents

Publication Publication Date Title
JP3588027B2 (ja) Ｉｃチップを基板に接合する方法
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
KR940001149B1 (ko) 반도체 장치의 칩 본딩 방법
US20010003656A1 (en) Electronic device assembly and a method of connecting electronic devices constituting the same
JP2001189343A (ja) ワイヤボンディング方法と半導体デバイス
JPH02246335A (ja) テープ組立体をボンドさせた半導体装置及びその製造方法
JPH0689919A (ja) ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
JPH10135404A (ja) 半導体チップモジュール及びその製造方法
JPH07201864A (ja) 突起電極形成方法
JP4151136B2 (ja) 基板および半導体装置とその製造方法
JPH1092865A (ja) 半導体装置およびその製造方法
US6429046B1 (en) Flip chip device and method of manufacture
JP3278533B2 (ja) 樹脂封止型半導体装置の製造方法
JP2772606B2 (ja) 集積半導体デバイス上にバンプ構造を形成する方法
JP3279470B2 (ja) 半導体装置およびその製造方法
JPH0855873A (ja) 電子組立体及び処理方法
JP3259562B2 (ja) バンプ付き半導体装置の製造方法
JP2003086620A (ja) 突起電極を有する半導体装置及びその製造方法
US6415973B1 (en) Method of application of copper solution in flip-chip, COB, and micrometal bonding
JPH03101234A (ja) 半導体装置の製造方法
JPS63143851A (ja) 半導体装置
JP2001118957A (ja) 半導体装置
JPH1027824A (ja) 突起電極を有する半導体装置及びその製造方法
JPH0642363Y2 (ja) 薄膜回路基板