JPH0856103A - 積層型共振器 - Google Patents
積層型共振器Info
- Publication number
- JPH0856103A JPH0856103A JP6210402A JP21040294A JPH0856103A JP H0856103 A JPH0856103 A JP H0856103A JP 6210402 A JP6210402 A JP 6210402A JP 21040294 A JP21040294 A JP 21040294A JP H0856103 A JPH0856103 A JP H0856103A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- ground
- dielectric
- layer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004020 conductor Substances 0.000 claims abstract description 199
- 239000003990 capacitor Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims description 29
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 7
- 238000009966 trimming Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【目的】 積層型共振器の小型化及びＱの改善を達成す
る。 【構成】 誘電体基体１の中にストリップライン導体層
２を埋設する。このストリップライン導体層２の上下に
グランド導体層３、４を埋設する。グランド導体層３に
対向させてコンデンサ導体層５を設ける。コンデンサ導
体層５とグランド導体層３との間の容量をストリップラ
インに並列接続する。
る。 【構成】 誘電体基体１の中にストリップライン導体層
２を埋設する。このストリップライン導体層２の上下に
グランド導体層３、４を埋設する。グランド導体層３に
対向させてコンデンサ導体層５を設ける。コンデンサ導
体層５とグランド導体層３との間の容量をストリップラ
インに並列接続する。
Description
【０００１】
【産業上の利用分野】本発明は移動電話機等に使用する
ための積層型共振器に関する。
ための積層型共振器に関する。
【０００２】
【従来の技術と発明が解決しようとする課題】移動電話
機の電圧制御発信器（ＶＣＯ）等に用いられる従来の同
軸型誘電体共振器は、小型化が困難であり且つ自動実装
し難いという欠点がある。
機の電圧制御発信器（ＶＣＯ）等に用いられる従来の同
軸型誘電体共振器は、小型化が困難であり且つ自動実装
し難いという欠点がある。
【０００３】この種の欠点を解決するために、積層構造
にインダクタンスＬとコンデンサＣとを形成し、ＬＣ並
列回路から成る集中定数型のチップ型共振器を得ること
が考えられる。しかし、インダクタンス即ちコイルを得
るための導体層とコンデンサを得るための導体層とを誘
電体層を介して単に積層した場合、共振周波数ｆ0 のず
れが生じる。即ち、所望の共振周波数を得ることが困難
である。また、インダクタンスＬを得るための導体層が
長くなり、Ｑが比較的低くなり、高いＱの共振器を得る
ことが困難である。
にインダクタンスＬとコンデンサＣとを形成し、ＬＣ並
列回路から成る集中定数型のチップ型共振器を得ること
が考えられる。しかし、インダクタンス即ちコイルを得
るための導体層とコンデンサを得るための導体層とを誘
電体層を介して単に積層した場合、共振周波数ｆ0 のず
れが生じる。即ち、所望の共振周波数を得ることが困難
である。また、インダクタンスＬを得るための導体層が
長くなり、Ｑが比較的低くなり、高いＱの共振器を得る
ことが困難である。
【０００４】また、ストリップライン導体層とグランド
導体層とを誘電体に埋設してチップ型共振器を作製する
ことが考えられる。この種のストリップライン型即ち分
布定数型の共振器の場合には、誘電体の誘電率を高くす
るとストリップライン導体層の長さを短くできるという
効果が得られる反面、ストリップラインとグランドとの
間の誘電損失が増えるためにＱが低下する。
導体層とを誘電体に埋設してチップ型共振器を作製する
ことが考えられる。この種のストリップライン型即ち分
布定数型の共振器の場合には、誘電体の誘電率を高くす
るとストリップライン導体層の長さを短くできるという
効果が得られる反面、ストリップラインとグランドとの
間の誘電損失が増えるためにＱが低下する。
【０００５】そこで、本発明の目的は、Ｑを低下させな
いで小型化を達成することができる積層型（チップ型）
共振器を提供することにある。
いで小型化を達成することができる積層型（チップ型）
共振器を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明は、ストリップライン導体層と第１及び第２の
グランド導体層とコンデンサ導体層とが誘電体基体に埋
設され、前記ストリップライン導体層は誘電体層を介し
て前記第１及び第２のグランド導体層の間に配置され、
前記コンデンサ導体層は誘電体層を介して前記第１のグ
ランド導体層に対向配置され、前記誘電体基体の外周面
に端子導体層とグランド端子導体層とが設けられ、前記
端子導体層に前記ストリップライン導体層の一端及び前
記コンデンサ導体層が接続され、前記グランド端子導体
層に前記第１及び第２のグランド導体層と前記ストリッ
プライン導体層の他端とが接続されていることを特徴と
する積層型共振器に係わるものである。なお、請求項２
に示すようにコンデンサ導体層を誘電体基体の外周面に
設けることができる。また、請求項３に示すように、第
２のグランド導体層を誘電体基体の主面に設けることが
できる。また、請求項４に示すように、更に、第３のグ
ランド導体層を誘電体基体の主面に設けることができ
る。
の本発明は、ストリップライン導体層と第１及び第２の
グランド導体層とコンデンサ導体層とが誘電体基体に埋
設され、前記ストリップライン導体層は誘電体層を介し
て前記第１及び第２のグランド導体層の間に配置され、
前記コンデンサ導体層は誘電体層を介して前記第１のグ
ランド導体層に対向配置され、前記誘電体基体の外周面
に端子導体層とグランド端子導体層とが設けられ、前記
端子導体層に前記ストリップライン導体層の一端及び前
記コンデンサ導体層が接続され、前記グランド端子導体
層に前記第１及び第２のグランド導体層と前記ストリッ
プライン導体層の他端とが接続されていることを特徴と
する積層型共振器に係わるものである。なお、請求項２
に示すようにコンデンサ導体層を誘電体基体の外周面に
設けることができる。また、請求項３に示すように、第
２のグランド導体層を誘電体基体の主面に設けることが
できる。また、請求項４に示すように、更に、第３のグ
ランド導体層を誘電体基体の主面に設けることができ
る。
【０００７】
【発明の作用及び効果】各請求項の発明においては、ス
トリップラインにコンデンサを並列接続した共振回路が
得られる。ストリップラインにコンデンサを並列接続す
ると、周知のようにストリップラインの短縮効果が得ら
れる。即ちストリップラインのみの場合に比べて同一の
共振周波数でストリップラインを短くすることができ
る。ストリップラインが短くなると、この抵抗分が小さ
くなり、Ｑが高くなる。また、コンデンサ導体層とスト
リップライン導体層との間にグランド導体層が介在する
ので、コンデンサ導体層とストリップライン導体層との
相互干渉が生じない。またグランド導体層はコンデンサ
を形成するための電極に兼用されているので、積層構造
が簡単になり、小型化が達成される。請求項２の発明に
おいては、コンデンサ導体層が外周面に設けられている
ので、このトリミングによって共振周波数を調整するこ
とができる。また、コンデンサ導体層を端子として兼用
することができるので、小型化が達成される。請求項３
に示すように第２のグランド導体層を誘電体基体の主面
に設けると第２のグランド導体層のトリミングによって
共振周波数を調整することができる。また、請求項４に
示すように、第３のグランド導体層を誘電体基体の主面
に設けると、このトリミングによって共振周波数を調整
することができる。
トリップラインにコンデンサを並列接続した共振回路が
得られる。ストリップラインにコンデンサを並列接続す
ると、周知のようにストリップラインの短縮効果が得ら
れる。即ちストリップラインのみの場合に比べて同一の
共振周波数でストリップラインを短くすることができ
る。ストリップラインが短くなると、この抵抗分が小さ
くなり、Ｑが高くなる。また、コンデンサ導体層とスト
リップライン導体層との間にグランド導体層が介在する
ので、コンデンサ導体層とストリップライン導体層との
相互干渉が生じない。またグランド導体層はコンデンサ
を形成するための電極に兼用されているので、積層構造
が簡単になり、小型化が達成される。請求項２の発明に
おいては、コンデンサ導体層が外周面に設けられている
ので、このトリミングによって共振周波数を調整するこ
とができる。また、コンデンサ導体層を端子として兼用
することができるので、小型化が達成される。請求項３
に示すように第２のグランド導体層を誘電体基体の主面
に設けると第２のグランド導体層のトリミングによって
共振周波数を調整することができる。また、請求項４に
示すように、第３のグランド導体層を誘電体基体の主面
に設けると、このトリミングによって共振周波数を調整
することができる。
【０００８】
【第１の実施例】次に、図１〜図７を参照して本発明の
実施例に係わる積層型共振器を説明する。この共振器
は、図１に示すようにセラミック誘電体基体１と、この
誘電体基体１にそれぞれ埋設されたストリップライン導
体層２、第１及び第２のグランド導体層３、４、及びコ
ンデンサ導体層５と、誘電体基体１の外周面に設けられ
た信号端子導体層６及びグランド端子導体層７とから成
る。
実施例に係わる積層型共振器を説明する。この共振器
は、図１に示すようにセラミック誘電体基体１と、この
誘電体基体１にそれぞれ埋設されたストリップライン導
体層２、第１及び第２のグランド導体層３、４、及びコ
ンデンサ導体層５と、誘電体基体１の外周面に設けられ
た信号端子導体層６及びグランド端子導体層７とから成
る。
【０００９】誘電体基体１はセラミックグリーンシート
（未焼成磁器シート）を積層して焼成したものであり、
焼成後には一体化されているが、説明の都合上、第１、
第２、第３、第４、第５及び第６の誘電体層１ａ〜１ｆ
に分けられている。ストリップライン導体層２は図６に
示すように第４の誘電体層１ｄの表面上に帯状に形成さ
れている。第１及び第２のグランド導体層３、４は図５
及び図７に示すように第３及び第５の誘電体層１ｃ、１
ｅの上に比較的に大面積に形成されている。ストリップ
ライン導体層２は図１から明らかなように第３及び第４
の誘電体層１ｃ、１ｅを介して第１及び第２のグランド
導体層３、４にサンドイッチ状に挟まれている。コンデ
ンサ導体層５は第１のグランド導体層３に第２の誘電体
層１ｂを介して対向している。
（未焼成磁器シート）を積層して焼成したものであり、
焼成後には一体化されているが、説明の都合上、第１、
第２、第３、第４、第５及び第６の誘電体層１ａ〜１ｆ
に分けられている。ストリップライン導体層２は図６に
示すように第４の誘電体層１ｄの表面上に帯状に形成さ
れている。第１及び第２のグランド導体層３、４は図５
及び図７に示すように第３及び第５の誘電体層１ｃ、１
ｅの上に比較的に大面積に形成されている。ストリップ
ライン導体層２は図１から明らかなように第３及び第４
の誘電体層１ｃ、１ｅを介して第１及び第２のグランド
導体層３、４にサンドイッチ状に挟まれている。コンデ
ンサ導体層５は第１のグランド導体層３に第２の誘電体
層１ｂを介して対向している。
【００１０】端子導体層６は図１及び図２に示すように
誘電体基体１の一方の側面と上面及び下面の一部に設け
られ且つストリップライン導体層２の一端とコンデンサ
導体層５の一端とに接続されている。グランド端子導体
層７は誘電体基体１の他方の側面と上面及び下面の一部
に設けられ且つ第１及び第２のグランド導体層３、４と
ストリップライン導体層２の他端とに接続されている。
誘電体基体１の一方の側面と上面及び下面の一部に設け
られ且つストリップライン導体層２の一端とコンデンサ
導体層５の一端とに接続されている。グランド端子導体
層７は誘電体基体１の他方の側面と上面及び下面の一部
に設けられ且つ第１及び第２のグランド導体層３、４と
ストリップライン導体層２の他端とに接続されている。
【００１１】図１の共振器を製作する時には、図４、図
５、図６及び図７に示すコンデンサ導体層５、第１のグ
ランド導体層３、ストリップライン導体層２、及び第２
のグランド導体層４が得られるように導体ペーストを印
刷法で所定パターンに塗布した４枚のセラミックグリー
ンシートを用意してこれ等を積層すると共に、これ等の
上下に誘電体層１ａ、１ｆのための導体ペーストを持た
ないグリーンシートを積層し、これを焼成する。次に、
誘電体基体１の外導面に導体ペーストを塗布して焼付け
ることによって端子導体層６及びグランド端子導体層７
を形成して共振器を完成させる。
５、図６及び図７に示すコンデンサ導体層５、第１のグ
ランド導体層３、ストリップライン導体層２、及び第２
のグランド導体層４が得られるように導体ペーストを印
刷法で所定パターンに塗布した４枚のセラミックグリー
ンシートを用意してこれ等を積層すると共に、これ等の
上下に誘電体層１ａ、１ｆのための導体ペーストを持た
ないグリーンシートを積層し、これを焼成する。次に、
誘電体基体１の外導面に導体ペーストを塗布して焼付け
ることによって端子導体層６及びグランド端子導体層７
を形成して共振器を完成させる。
【００１２】図１の共振器においてストリップライン導
体層２は誘電体層１ｃ、１ｄを介してグランド導体層
３、４に対向しているためにＬＣの分布定数回路とな
り、図２に示すように端子Ｔ1 とグランドとの間に接続
されたマイクロストリップライン８として機能する。な
お、図２の端子Ｔ1 は図１の端子導体層６に対応し、グ
ランドは図２のグランド端子導体層７に対応している。
コンデンサ導体層５と第１のグランド導体層３との間の
容量は図２のコンデンサＣ1 として機能する。このコン
デンサＣ1 はストリップライン８に並列に接続されてい
るので、ストリップライン８の短縮効果を発揮する。即
ち、ストリップライン８の長さを同一に保ってこれにコ
ンデンサＣ1 を並列接続すると、共振周波数が高くな
る。従って、同一の共振周波数を得る場合にはコンデン
サＣ1 を接続することによってストリップライン８を短
くすることができる。
体層２は誘電体層１ｃ、１ｄを介してグランド導体層
３、４に対向しているためにＬＣの分布定数回路とな
り、図２に示すように端子Ｔ1 とグランドとの間に接続
されたマイクロストリップライン８として機能する。な
お、図２の端子Ｔ1 は図１の端子導体層６に対応し、グ
ランドは図２のグランド端子導体層７に対応している。
コンデンサ導体層５と第１のグランド導体層３との間の
容量は図２のコンデンサＣ1 として機能する。このコン
デンサＣ1 はストリップライン８に並列に接続されてい
るので、ストリップライン８の短縮効果を発揮する。即
ち、ストリップライン８の長さを同一に保ってこれにコ
ンデンサＣ1 を並列接続すると、共振周波数が高くな
る。従って、同一の共振周波数を得る場合にはコンデン
サＣ1 を接続することによってストリップライン８を短
くすることができる。
【００１３】図１の共振器は回路基板（図示せず）に搭
載し、端子導体層６を信号伝送路に接続し、グランド端
子導体層７をグランドに接続し、電圧制御発信器（ＶＣ
Ｏ）として使用する。
載し、端子導体層６を信号伝送路に接続し、グランド端
子導体層７をグランドに接続し、電圧制御発信器（ＶＣ
Ｏ）として使用する。
【００１４】上述から明らかなように本実施例は次の効
果を有する。 （１） コンデンサＣ1 の付加によってストリップライ
ン導体層３を短くして共振器を小型化し且つＱの向上を
図ることができる。 （２） コンデンサＣ1 をコンデンサ導体層５をグラン
ド導体層３に対向させ、グランド導体層３をコンデンサ
電極に兼用しているので、共振器の小型化及び低コスト
化を図ることができる。 （３） チップ型共振器であるので、回路基板に容易に
装着することができる。
果を有する。 （１） コンデンサＣ1 の付加によってストリップライ
ン導体層３を短くして共振器を小型化し且つＱの向上を
図ることができる。 （２） コンデンサＣ1 をコンデンサ導体層５をグラン
ド導体層３に対向させ、グランド導体層３をコンデンサ
電極に兼用しているので、共振器の小型化及び低コスト
化を図ることができる。 （３） チップ型共振器であるので、回路基板に容易に
装着することができる。
【００１５】
【第２の実施例】次に、図８〜図１４を参照して第２の
実施例の誘電体共振器を説明する。但し、図８〜図１４
で図１、図２、図３〜図７と実質的に同一の部分には同
一の符号を付してその説明を省略する。図８の積層型共
振器においては、図１で誘電体基体１に埋設したコンデ
ンサ導体層５が設けられておらず、この代りに端子兼用
コンデンサ導体層６ａが設けられている。第３、第４及
び第５の誘電体層１ｃ、１ｄ、１ｅには図１１、図１２
及び図１３に示すように第１のグランド導体層３、スト
リップライン導体層２及び第２のグランド導体層４が第
１の実施例と同様に形成されている。
実施例の誘電体共振器を説明する。但し、図８〜図１４
で図１、図２、図３〜図７と実質的に同一の部分には同
一の符号を付してその説明を省略する。図８の積層型共
振器においては、図１で誘電体基体１に埋設したコンデ
ンサ導体層５が設けられておらず、この代りに端子兼用
コンデンサ導体層６ａが設けられている。第３、第４及
び第５の誘電体層１ｃ、１ｄ、１ｅには図１１、図１２
及び図１３に示すように第１のグランド導体層３、スト
リップライン導体層２及び第２のグランド導体層４が第
１の実施例と同様に形成されている。
【００１６】第１〜第６の誘電体層１ａ〜１ｆとストリ
ップライン導体層２と第１及び第２のグランド導体層
３、４との積層体即ち誘電体基体１の外周面にはグラン
ド導体層７が第１の実施例と同様に設けられている他
に、第１の実施例の端子導体層６よりも大きな面積に端
子兼用コンデンサ導体層６ａが設けられている。この端
子兼用コンデンサ導体層６ａは図１の端子導体層６と同
様な方法で形成されたものであって誘電体基体１の側面
でストリップライン導体層２の一端に接続されていると
共に表面及び裏面において第１及び第２のグランド導体
層３、４に誘電体層１ａ、１ｂ及び１ｅ、１ｆを介して
対向するコンデンサ電極部分５ａ、５ｂを有する。
ップライン導体層２と第１及び第２のグランド導体層
３、４との積層体即ち誘電体基体１の外周面にはグラン
ド導体層７が第１の実施例と同様に設けられている他
に、第１の実施例の端子導体層６よりも大きな面積に端
子兼用コンデンサ導体層６ａが設けられている。この端
子兼用コンデンサ導体層６ａは図１の端子導体層６と同
様な方法で形成されたものであって誘電体基体１の側面
でストリップライン導体層２の一端に接続されていると
共に表面及び裏面において第１及び第２のグランド導体
層３、４に誘電体層１ａ、１ｂ及び１ｅ、１ｆを介して
対向するコンデンサ電極部分５ａ、５ｂを有する。
【００１７】コンデンサ電極部分５ａ、５ｂと第１及び
第２のグランド導体層３、４との間の容量は図１４に示
すコンデンサＣ1a、Ｃ1bとして機能する。このコンデン
サＣ1a、Ｃ1bは図２のコンデンサＣ1 と同様な作用効果
を有する。
第２のグランド導体層３、４との間の容量は図１４に示
すコンデンサＣ1a、Ｃ1bとして機能する。このコンデン
サＣ1a、Ｃ1bは図２のコンデンサＣ1 と同様な作用効果
を有する。
【００１８】図８〜図１４の共振器は第１の実施例と実
質的に同一の方法によって製作され、同様に回路基板に
装着され、ＶＣＯとして使用される。
質的に同一の方法によって製作され、同様に回路基板に
装着され、ＶＣＯとして使用される。
【００１９】第２の実施例の共振器は、第１の実施例の
共振器と同一の効果を有する他に、更にコストを低減さ
せる効果を有する。即ち、コンデンサ導体層６ａが誘電
体基体１の外周面に設けられ、これが外部接続端子とし
ても機能しているので、構成が簡単になり、コストを低
減することができる。また、レーザ等によるトリミング
によってコンデンサ電極部分５ａ、５ｂを削ると容量が
変化し、共振周波数が変化する。従って、共振器の共振
周波数を容易に調整することができる。
共振器と同一の効果を有する他に、更にコストを低減さ
せる効果を有する。即ち、コンデンサ導体層６ａが誘電
体基体１の外周面に設けられ、これが外部接続端子とし
ても機能しているので、構成が簡単になり、コストを低
減することができる。また、レーザ等によるトリミング
によってコンデンサ電極部分５ａ、５ｂを削ると容量が
変化し、共振周波数が変化する。従って、共振器の共振
周波数を容易に調整することができる。
【００２０】
【第３の実施例】次に、図１５及び１６を参照して第３
の実施例の積層型共振器を説明する。但し、図１５にお
いて図１及び図８と実質的に同一の部分には、同一の符
号を付してその説明を省略する。図１５の積層型共振器
においては、ストリップライン導体層２が第５の誘電体
層１ｅの表面に設けられている。また、第２のグランド
導体層４が誘電体基体１の下面に設けられている。ま
た、誘電体基体１の上面に第３のグランド導体１０が設
けられている。従って、ストリップライン導体層２は埋
設されている第１のグランド導体層３と非埋設の第２の
グランド導体層４との間に配置されている。コンデンサ
導体層５は第２の誘電体層１ｂを介して第１のグランド
導体層３に対向していると共に第１の誘電体層１ａを介
して第３のグランド導体層１０に対向している。第１、
第２及び第３のグランド導体層３、４、１０の左端及び
ストリップ導体層２の左端は左側面のグランド端子導体
層７に接続され、ストリップ導体層２の右端及びコンデ
ンサ導体層５の右端は右側面の信号端子導体層６に接続
されている。なお、第２及び第３のグランド導体層４、
１０は絶縁性保護膜１１、１２によって被覆されてい
る。
の実施例の積層型共振器を説明する。但し、図１５にお
いて図１及び図８と実質的に同一の部分には、同一の符
号を付してその説明を省略する。図１５の積層型共振器
においては、ストリップライン導体層２が第５の誘電体
層１ｅの表面に設けられている。また、第２のグランド
導体層４が誘電体基体１の下面に設けられている。ま
た、誘電体基体１の上面に第３のグランド導体１０が設
けられている。従って、ストリップライン導体層２は埋
設されている第１のグランド導体層３と非埋設の第２の
グランド導体層４との間に配置されている。コンデンサ
導体層５は第２の誘電体層１ｂを介して第１のグランド
導体層３に対向していると共に第１の誘電体層１ａを介
して第３のグランド導体層１０に対向している。第１、
第２及び第３のグランド導体層３、４、１０の左端及び
ストリップ導体層２の左端は左側面のグランド端子導体
層７に接続され、ストリップ導体層２の右端及びコンデ
ンサ導体層５の右端は右側面の信号端子導体層６に接続
されている。なお、第２及び第３のグランド導体層４、
１０は絶縁性保護膜１１、１２によって被覆されてい
る。
【００２１】図１５の積層型共振器の等価回路は図１６
になる。この図１６において、端子Ｔ1 は端子導体層
６、端子Ｔ2 はグランド端子導体層７、ストリップライ
ン８はストリップライン導体層２、第１のコンデンサＣ
1aはコンデンサ導体層５と第１のグランド導体層３との
間、第２のコンデンサＣ1bはコンデンサ導体層３と第３
のグランド導体層１０との間にそれぞれ対応している。
になる。この図１６において、端子Ｔ1 は端子導体層
６、端子Ｔ2 はグランド端子導体層７、ストリップライ
ン８はストリップライン導体層２、第１のコンデンサＣ
1aはコンデンサ導体層５と第１のグランド導体層３との
間、第２のコンデンサＣ1bはコンデンサ導体層３と第３
のグランド導体層１０との間にそれぞれ対応している。
【００２２】図１５の積層型共振器において、第３のグ
ランド導体層１０の矢印Ａで示すコンデンサ導体層５の
対向領域をトリミングすると、共振周波数ｆ0 が上昇す
る。また、第２のグランド導体層４の矢印Ｂで示す領域
をトリミングしても共振器周波数ｆ0 を調整することが
可能である。なお、図１５の共振器においても図１の共
振器と同一の作用効果を有する。
ランド導体層１０の矢印Ａで示すコンデンサ導体層５の
対向領域をトリミングすると、共振周波数ｆ0 が上昇す
る。また、第２のグランド導体層４の矢印Ｂで示す領域
をトリミングしても共振器周波数ｆ0 を調整することが
可能である。なお、図１５の共振器においても図１の共
振器と同一の作用効果を有する。
【００２３】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） ストリップライン導体層２のパターンを例えば
波型にすることができる。 （２） 図１の第５及び第６の誘電体層１ｅ、１ｆの間
にコンデンサ導体層を追加することができる。 （３） 図１において、第２の誘電体層１ｂの誘電率を
第３及び第４の誘電体層１ｃ、１ｄの誘電率と異なる値
（例えば大きい値）にすることができる。図８において
も、第１、第２、第５及び第６の誘電体層１ａ、１ｂ、
１ｅ、１ｆの誘電率を第３及び第４の誘電体層１ｃ、１
ｄの誘電率と異なる値（例えば大きい値）にすることが
できる。 （４） 図８においてコンデンサ電極部分５ａ、５ｂの
いずれか一方を省くことができる。 （５） 図１及び図８の共振器をバンドストップフィル
タを形成する時にも使用できる。 （６） 図１５において第２のグランド導体層４を図１
と同様に誘電体基体に埋設することができる。 （７） 図１５において、第３のグランド導体層１０を
省くことができる。
く、例えば次の変形が可能なものである。 （１） ストリップライン導体層２のパターンを例えば
波型にすることができる。 （２） 図１の第５及び第６の誘電体層１ｅ、１ｆの間
にコンデンサ導体層を追加することができる。 （３） 図１において、第２の誘電体層１ｂの誘電率を
第３及び第４の誘電体層１ｃ、１ｄの誘電率と異なる値
（例えば大きい値）にすることができる。図８において
も、第１、第２、第５及び第６の誘電体層１ａ、１ｂ、
１ｅ、１ｆの誘電率を第３及び第４の誘電体層１ｃ、１
ｄの誘電率と異なる値（例えば大きい値）にすることが
できる。 （４） 図８においてコンデンサ電極部分５ａ、５ｂの
いずれか一方を省くことができる。 （５） 図１及び図８の共振器をバンドストップフィル
タを形成する時にも使用できる。 （６） 図１５において第２のグランド導体層４を図１
と同様に誘電体基体に埋設することができる。 （７） 図１５において、第３のグランド導体層１０を
省くことができる。
【図１】第１の実施例の積層型共振器を図２のＡ−Ａ線
で示す断面図である。
で示す断面図である。
【図２】図１の共振器の斜視図である。
【図３】図１の共振器の等価回路図である。
【図４】図１の第２の誘電体層の表面の導体層パターン
を示す平面図である。
を示す平面図である。
【図５】図１の第３の誘電体層の表面の導体層パターン
を示す平面図である。
を示す平面図である。
【図６】図１の第４の誘電体層の表面の導体層パターン
を示す平面図である。
を示す平面図である。
【図７】図１の第５の誘電体層の表面の導体層パターン
を示す平面図である。
を示す平面図である。
【図８】第２の実施例の共振器を図９のＢ−Ｂ線断面で
示す断面図である。
示す断面図である。
【図９】図８の共振器の平面図である。
【図１０】図８の共振器の底面図である。
【図１１】図８の第３の誘電体層の表面の導体層パター
ンを示す平面図である。
ンを示す平面図である。
【図１２】図８の第４の誘電体層の表面の導体層パター
ンを示す平面図である。
ンを示す平面図である。
【図１３】図８の第５の誘電体層の表面の導体層パター
ンを示す平面図である。
ンを示す平面図である。
【図１４】図８の共振器の等価回路図である。
【図１５】第３の実施例の共振器を示す断面図である。
【図１６】図１５の共振器の等価回路図である。
１ 誘電体基体 ２ ストリップライン導体層 ３、４ グランド導体層 ５ コンデンサ導体層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｐ 1/20 Ｚ
Claims (4)
- 【請求項１】 ストリップライン導体層と第１及び第２
のグランド導体層とコンデンサ導体層とが誘電体基体に
埋設され、 前記ストリップライン導体層は誘電体層を介して前記第
１及び第２のグランド導体層の間に配置され、 前記コンデンサ導体層は誘電体層を介して前記第１のグ
ランド導体層に対向配置され、 前記誘電体基体の外周面に端子導体層とグランド端子導
体層とが設けられ、 前記端子導体層に前記ストリップライン導体層の一端及
び前記コンデンサ導体層が接続され、 前記グランド端子導体層に前記第１及び第２のグランド
導体層と前記ストリップライン導体層の他端とが接続さ
れていることを特徴とする積層型共振器。 - 【請求項２】 ストリップライン導体層と第１及び第２
のグランド導体層が誘電体基体に埋設され、 前記ストリップライン導体層は誘電体層を介して前記第
１及び第２のグランド導体層の間に配置され、 前記第１及び／又は第２のグランド導体層に誘電体層を
介して対向するようにコンデンサ導体層が設けられ、 前記コンデンサ導体層は前記ストリップライン導体層に
接続され且つ前記誘電体基体の外周面に配設され、 前記グランド導体層及び前記ストリップライン導体層の
他端に接続されたグランド端子導体層が前記誘電体基体
の外周面に設けられていることを特徴とする積層型共振
器。 - 【請求項３】 ストリップライン導体層と第１のグラン
ド導体層とコンデンサ導体層とが誘電体基体に埋設さ
れ、 前記第１のグランド導体層は誘電体層を介して前記スト
リップライン導体層と前記コンデンサ導体層の間に配置
され、 前記第２のグランド導体層が前記誘電体基体の主面に配
設され、 前記ストリップライン導体層は誘電体層を介して前記第
１及び第２のグランド導体層の間に配置され、 前記誘電体基体の外周面に端子導体層とグランド端子導
体層とが設けられ、 前記端子導体層に前記ストリップライン導体層の一端及
び前記コンデンサ導体層が接続され、 前記グランド端子導体層に前記第１及び第２のグランド
導体層と前記ストリップライン導体層の他端とが接続さ
れていることを特徴とする積層型共振器。 - 【請求項４】 更に、第２のグランド導体層が設けられ
ている側の前記誘電体基体の主面とは反対側の主面に第
３のグランド導体層が設けられ、この第３のグランド導
体層は誘電体層を介して前記コンデンサ導体層に対向す
る部分を有し且つ前記グランド端子導体層に接続されて
いることを特徴とする請求項３記載の積層型共振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6210402A JPH0856103A (ja) | 1994-08-10 | 1994-08-10 | 積層型共振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6210402A JPH0856103A (ja) | 1994-08-10 | 1994-08-10 | 積層型共振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0856103A true JPH0856103A (ja) | 1996-02-27 |
Family
ID=16588728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6210402A Withdrawn JPH0856103A (ja) | 1994-08-10 | 1994-08-10 | 積層型共振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0856103A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148870A (ja) * | 1995-11-20 | 1997-06-06 | Murata Mfg Co Ltd | 積層型共振器 |
| JPH09148802A (ja) * | 1995-11-20 | 1997-06-06 | Murata Mfg Co Ltd | 積層型バンドパスフィルタ |
| JP2020510326A (ja) * | 2018-10-22 | 2020-04-02 | 深▲せん▼振華富電子有限公司 | 積層チップバンドパスフィルタ |
-
1994
- 1994-08-10 JP JP6210402A patent/JPH0856103A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148870A (ja) * | 1995-11-20 | 1997-06-06 | Murata Mfg Co Ltd | 積層型共振器 |
| JPH09148802A (ja) * | 1995-11-20 | 1997-06-06 | Murata Mfg Co Ltd | 積層型バンドパスフィルタ |
| JP2020510326A (ja) * | 2018-10-22 | 2020-04-02 | 深▲せん▼振華富電子有限公司 | 積層チップバンドパスフィルタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3115149B2 (ja) | 積層型誘電体フィルタ | |
| US6401328B1 (en) | Manufacturing method of dielectric filter having a pattern electrode disposed within a dielectric body | |
| JPH07193403A (ja) | 共振器 | |
| JP2004180032A (ja) | 誘電体フィルタ | |
| US5105176A (en) | Dielectric resonator and a manufacturing method thereof | |
| JPH1188009A (ja) | 積層誘電体フィルタ | |
| JPH0856103A (ja) | 積層型共振器 | |
| JP3402258B2 (ja) | ディレイライン | |
| JP2957041B2 (ja) | 積層型誘電体フィルタ | |
| JP2860010B2 (ja) | 積層型誘電体フィルタ | |
| JP3473893B2 (ja) | 高周波積層型回路部品 | |
| JP2004266697A (ja) | 積層型バンドパスフィルタ | |
| JP3650433B2 (ja) | アンテナスイッチ | |
| JP2710904B2 (ja) | 積層型誘電体フィルタ | |
| JP3359381B2 (ja) | 誘電体フィルター及びその周波数特性の調整方法 | |
| JPH05152803A (ja) | 誘電体フイルタ | |
| JP3173230B2 (ja) | フィルタの製造方法 | |
| JP2963835B2 (ja) | 積層型誘電体フィルタ | |
| JPH0661709A (ja) | ハイブリッドカプラ | |
| JP3492766B2 (ja) | 分布定数型ノイズフィルタ | |
| JP2577069Y2 (ja) | 誘電体ストリップライン共振器 | |
| JP2000101378A (ja) | ローパスフィルタおよび回路基板 | |
| JP3100036B2 (ja) | 多層基板を用いたｖｃｏ等の高周波回路 | |
| JPH06283903A (ja) | 誘電体フィルタ | |
| JPH09214204A (ja) | 積層フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |