JPH0864685A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPH0864685A JPH0864685A JP7240368A JP24036895A JPH0864685A JP H0864685 A JPH0864685 A JP H0864685A JP 7240368 A JP7240368 A JP 7240368A JP 24036895 A JP24036895 A JP 24036895A JP H0864685 A JPH0864685 A JP H0864685A
- Authority
- JP
- Japan
- Prior art keywords
- output
- cells
- semiconductor element
- circuit board
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】半導体素子の極端な長尺化を防ぎ、この半導体
素子を回路基板上に搭載する際の困難性を解消する。 【解決手段】略四角形の半導体素子の出力パッドをその
一辺に沿って一列あるいは疑似一列に配置し、上記出力
パッドに出力信号を出力する信号をつくるセルをその一
辺に沿って複数列に配置し、上記出力パッドへの上記セ
ルからの結線を、上記複数列のセルから順番に形成す
る。
素子を回路基板上に搭載する際の困難性を解消する。 【解決手段】略四角形の半導体素子の出力パッドをその
一辺に沿って一列あるいは疑似一列に配置し、上記出力
パッドに出力信号を出力する信号をつくるセルをその一
辺に沿って複数列に配置し、上記出力パッドへの上記セ
ルからの結線を、上記複数列のセルから順番に形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は液晶パネルを駆動す
るドライバーＩＣや、ファクスその他のラインセンサー
を駆動するＩＣの電極パッドの配置に関する。
るドライバーＩＣや、ファクスその他のラインセンサー
を駆動するＩＣの電極パッドの配置に関する。
【０００２】
【従来の技術】従来より液晶パネルを駆動するドライバ
ーＩＣは、ポリイミドやポリエチレンテレフタレート等
のフレキシブル回路基板へＴＡＢ実装したものを液晶パ
ネルの外周辺に多数配置された電極端子へ、ＴＡＢ実装
した部品のパターンピッチが合うように接続したり、あ
るいはドライバーＩＣを直接液晶パネルのガラス上へ直
接搭載する事により液晶パネルへ駆動信号を入力してい
る。このようなドライバーＩＣは多くの電極パッドを有
しており、電極パッドの多くは出力信号パッドであり８
０ピンから２００ピンクラスまであり、この数はさらに
増える傾向にある。他方、入力信号用パッドはせいぜい
１０ないし３０ピン程度の物が多い。図３は従来の液晶
パネル駆動用ＩＣを示す。また図４は上記ＩＣをポリイ
ミドテープよりなるフレキシブル回路基板上に実装した
様子を示す。図３および図４において、２１はＩＣチッ
プの外形、２２はＩＣチップの入力信号パッド、２３は
ＩＣチップの出力信号パッド、２４はフレキシブル回路
基板、２５はフレキシブル回路基板上の回路パターン、
２６は出力パッドに出力信号を出力する信号をつくるセ
ルを示す。図３中、液晶パネル駆動用ＩＣにおいて、Ｉ
Ｃ自体を駆動するための入力信号を入力パッドは上辺の
中央部に集約されて配されている。そして、液晶パネル
を駆動する出力信号をつくるセルはＩＣの中に一列に配
されている。
ーＩＣは、ポリイミドやポリエチレンテレフタレート等
のフレキシブル回路基板へＴＡＢ実装したものを液晶パ
ネルの外周辺に多数配置された電極端子へ、ＴＡＢ実装
した部品のパターンピッチが合うように接続したり、あ
るいはドライバーＩＣを直接液晶パネルのガラス上へ直
接搭載する事により液晶パネルへ駆動信号を入力してい
る。このようなドライバーＩＣは多くの電極パッドを有
しており、電極パッドの多くは出力信号パッドであり８
０ピンから２００ピンクラスまであり、この数はさらに
増える傾向にある。他方、入力信号用パッドはせいぜい
１０ないし３０ピン程度の物が多い。図３は従来の液晶
パネル駆動用ＩＣを示す。また図４は上記ＩＣをポリイ
ミドテープよりなるフレキシブル回路基板上に実装した
様子を示す。図３および図４において、２１はＩＣチッ
プの外形、２２はＩＣチップの入力信号パッド、２３は
ＩＣチップの出力信号パッド、２４はフレキシブル回路
基板、２５はフレキシブル回路基板上の回路パターン、
２６は出力パッドに出力信号を出力する信号をつくるセ
ルを示す。図３中、液晶パネル駆動用ＩＣにおいて、Ｉ
Ｃ自体を駆動するための入力信号を入力パッドは上辺の
中央部に集約されて配されている。そして、液晶パネル
を駆動する出力信号をつくるセルはＩＣの中に一列に配
されている。
【０００３】
【発明が解決しようとする課題】しかし、従来の半導体
素子は図３および図４より明らかなように幾多の問題点
を有するものであった。
素子は図３および図４より明らかなように幾多の問題点
を有するものであった。
【０００４】まず、従来の半導体素子では、ＩＣチップ
の出力信号パッドと出力パッドに出力信号を出力する信
号をつくるセルが一列に整然と並んでいるが、上記セル
は半導体素子を構成するトランジスタ、コンデンサ、抵
抗等の各種素子で形成されるが、上記素子は１個のセル
内に効率のよい並べ方が電気回路の構成によって決ま
る。従って一個のセルのピッチはおのずと最小値が決っ
てしまう。特に出力インピーダンスを低減させたり、大
きなコンデンサを入れたりする場合はセルのピッチの最
小値が大きくなってしまう。このように、一個のセルの
ピッチが大きくなってしまうと、セルを一列に並べた場
合、ＩＣの長辺サイズがとてつもなく大きくなってしま
うものであった。
の出力信号パッドと出力パッドに出力信号を出力する信
号をつくるセルが一列に整然と並んでいるが、上記セル
は半導体素子を構成するトランジスタ、コンデンサ、抵
抗等の各種素子で形成されるが、上記素子は１個のセル
内に効率のよい並べ方が電気回路の構成によって決ま
る。従って一個のセルのピッチはおのずと最小値が決っ
てしまう。特に出力インピーダンスを低減させたり、大
きなコンデンサを入れたりする場合はセルのピッチの最
小値が大きくなってしまう。このように、一個のセルの
ピッチが大きくなってしまうと、セルを一列に並べた場
合、ＩＣの長辺サイズがとてつもなく大きくなってしま
うものであった。
【０００５】さらに従来の半導体素子においては、ＩＣ
の長辺サイズが大きくなってしまった場合、フレキシブ
ル回路基板にこれを実装しようとするとボンディングツ
ールが細長すぎてツール表面の温度分布が不均一にな
り、ボンディング作業性が低減したり、歩留まりが低減
したり、あるいは接続信頼性が低減したりするものであ
った。
の長辺サイズが大きくなってしまった場合、フレキシブ
ル回路基板にこれを実装しようとするとボンディングツ
ールが細長すぎてツール表面の温度分布が不均一にな
り、ボンディング作業性が低減したり、歩留まりが低減
したり、あるいは接続信頼性が低減したりするものであ
った。
【０００６】さらに従来の半導体素子においては、ＩＣ
の長辺サイズが大きくなってしまった場合、これを実装
するフレキシブル回路基板は一般的にはリール状のフレ
キシブル回路基板に巻取っ手実装する事になるが、上記
半導体素子をリールに巻取るとき半導体素子が細長すぎ
るとリールの巻取りによってボンディングする銅箔状の
フィンガーが切れてしまうものであった。
の長辺サイズが大きくなってしまった場合、これを実装
するフレキシブル回路基板は一般的にはリール状のフレ
キシブル回路基板に巻取っ手実装する事になるが、上記
半導体素子をリールに巻取るとき半導体素子が細長すぎ
るとリールの巻取りによってボンディングする銅箔状の
フィンガーが切れてしまうものであった。
【０００７】そこで、本発明は従来のこのような欠点を
解決し半導体素子の長尺化を防ぎ、さらにこれによる作
業性の低減、歩留まりの低減、信頼性の低減を防ぐもの
である。
解決し半導体素子の長尺化を防ぎ、さらにこれによる作
業性の低減、歩留まりの低減、信頼性の低減を防ぐもの
である。
【０００８】
【課題を解決するための手段】本発明による半導体素子
は、液晶パネル駆動用ＩＣ、ラインセンサー駆動用ＩＣ
等の半導体素子において、半導体素子の出力パッドがド
ライバーＩＣの一辺近傍にのみ一列あるいは疑似一列に
配されており、上記出力パッドに出力信号を出力する信
号をつくるセルが２列に配され、上記出力パッドへの上
記セルからの結線は、上記２列のセルから互い違いに順
番になされていることを特徴とする。
は、液晶パネル駆動用ＩＣ、ラインセンサー駆動用ＩＣ
等の半導体素子において、半導体素子の出力パッドがド
ライバーＩＣの一辺近傍にのみ一列あるいは疑似一列に
配されており、上記出力パッドに出力信号を出力する信
号をつくるセルが２列に配され、上記出力パッドへの上
記セルからの結線は、上記２列のセルから互い違いに順
番になされていることを特徴とする。
【０００９】
【発明の実施の形態】以下に、本発明の実施例を図面を
用いて説明する。図１は本発明による液晶パネル駆動用
ＩＣの能動面の平面図を示す。また図２は図１のＩＣを
フレキシブル回路基板に搭載した半導体部品を示すもの
である。図１〜図２において、１は液晶パネル駆動用の
ＩＣチップすなわち半導体素子、２は上記半導体素子の
出力信号のパッドをしめし、８は半導体素子の入力信号
系のパッド、３は出力パッドに出力信号を出力する信号
をつくるセル、４は上記出力パッド２とセル３を結ぶ半
導体素子内の結線を示し、６はフレキシブル回路基板を
示し、また７はフレキシブル回路基板の配線パターンを
しめす。
用いて説明する。図１は本発明による液晶パネル駆動用
ＩＣの能動面の平面図を示す。また図２は図１のＩＣを
フレキシブル回路基板に搭載した半導体部品を示すもの
である。図１〜図２において、１は液晶パネル駆動用の
ＩＣチップすなわち半導体素子、２は上記半導体素子の
出力信号のパッドをしめし、８は半導体素子の入力信号
系のパッド、３は出力パッドに出力信号を出力する信号
をつくるセル、４は上記出力パッド２とセル３を結ぶ半
導体素子内の結線を示し、６はフレキシブル回路基板を
示し、また７はフレキシブル回路基板の配線パターンを
しめす。
【００１０】まず図１において、液晶パネル駆動用のＩ
Ｃチップはかなりアスペクト比の大きい長方形をしてい
る。出力信号用のパッドはＩＣチップの長辺の一辺に沿
って一列に配されている。他方入力信号パッドはＩＣの
チップの長辺の他の一辺に一列に配されている。また、
出力パッドに出力信号を出力する信号をつくるセル３は
半導体素子内に２列に整然と並べられている。そして、
２列のセル３は列毎に互い違いに順番に出力パッド２と
結線されている。
Ｃチップはかなりアスペクト比の大きい長方形をしてい
る。出力信号用のパッドはＩＣチップの長辺の一辺に沿
って一列に配されている。他方入力信号パッドはＩＣの
チップの長辺の他の一辺に一列に配されている。また、
出力パッドに出力信号を出力する信号をつくるセル３は
半導体素子内に２列に整然と並べられている。そして、
２列のセル３は列毎に互い違いに順番に出力パッド２と
結線されている。
【００１１】上記セル３は半導体素子を構成するトラン
ジスタ、コンデンサ、抵抗等の各種素子で形成される
が、上記素子は１個のセル内に効率のよい並べ方が電気
回路の構成によって決まる。従って一個のセルのピッチ
はおのずと最小値が決ってしまう。特に出力インピーダ
ンスを低減させたり、大きなコンデンサを入れたりする
場合はセルのピッチの最小値が大きくなってしまう。し
かし、本発明による半導体素子の場合、このようなセル
が２列に配されているため、１個のセルピッチが大きく
なっても、出力パッドのピッチをそう大きくしなくても
すむため、ＩＣの長辺サイズをあまり大きくしなくても
済む。
ジスタ、コンデンサ、抵抗等の各種素子で形成される
が、上記素子は１個のセル内に効率のよい並べ方が電気
回路の構成によって決まる。従って一個のセルのピッチ
はおのずと最小値が決ってしまう。特に出力インピーダ
ンスを低減させたり、大きなコンデンサを入れたりする
場合はセルのピッチの最小値が大きくなってしまう。し
かし、本発明による半導体素子の場合、このようなセル
が２列に配されているため、１個のセルピッチが大きく
なっても、出力パッドのピッチをそう大きくしなくても
すむため、ＩＣの長辺サイズをあまり大きくしなくても
済む。
【００１２】このようにＩＣの長辺サイズをあまり大き
くしなくてすむと、フレキシブル回路基板にこれを実装
しようとするき、ボンディングツールがあまり細長すぎ
ることがなく、従ってツール表面の温度分布が均一にな
り、ボンディング作業性が向上し、歩留まりが向上し、
あるいは接続信頼性が向上したりするものであった。さ
らに本発明による半導体素子においては、ＩＣの長辺サ
イズがあまり大きくならないため、これを実装するフレ
キシブル回路基板は一般的にはリール状のフレキシブル
回路基板に巻取っ手実装する事になるが、上記半導体素
子をリールに巻取るとき半導体素子が細長すぎるとリー
ルの巻取りによってボンディングする銅箔状のフィンガ
ーが切れてしまうことも無くなるものである。
くしなくてすむと、フレキシブル回路基板にこれを実装
しようとするき、ボンディングツールがあまり細長すぎ
ることがなく、従ってツール表面の温度分布が均一にな
り、ボンディング作業性が向上し、歩留まりが向上し、
あるいは接続信頼性が向上したりするものであった。さ
らに本発明による半導体素子においては、ＩＣの長辺サ
イズがあまり大きくならないため、これを実装するフレ
キシブル回路基板は一般的にはリール状のフレキシブル
回路基板に巻取っ手実装する事になるが、上記半導体素
子をリールに巻取るとき半導体素子が細長すぎるとリー
ルの巻取りによってボンディングする銅箔状のフィンガ
ーが切れてしまうことも無くなるものである。
【００１３】さらに本発明による半導体素子は、ＩＣチ
ップの極端な長尺化を防ぐため１枚のＩＣウエハからの
ＩＣチップの取り個数を増大させ、ＩＣのコストを実質
的に低減させる効果がある。図２は本発明による半導体
素子をフレキシブル回路基板に実装した様子をしめす。
ップの極端な長尺化を防ぐため１枚のＩＣウエハからの
ＩＣチップの取り個数を増大させ、ＩＣのコストを実質
的に低減させる効果がある。図２は本発明による半導体
素子をフレキシブル回路基板に実装した様子をしめす。
【００１４】
【発明の効果】本発明は以上説明したように、半導体素
子の駆動セルを２列に配し、このセルから半導体素子の
出力パッドの一辺近傍に互い違いに順番に結線すること
により、半導体素子の極端な長尺化を防ぎ、ボンディン
グ作業性を向上し、歩留まりを向上し、信頼性を向上
し、ひいてはＩＣチップのコストを低減する効果があ
る。
子の駆動セルを２列に配し、このセルから半導体素子の
出力パッドの一辺近傍に互い違いに順番に結線すること
により、半導体素子の極端な長尺化を防ぎ、ボンディン
グ作業性を向上し、歩留まりを向上し、信頼性を向上
し、ひいてはＩＣチップのコストを低減する効果があ
る。
【図１】 本発明の実施例における液晶パネル駆動用Ｉ
Ｃの能動面平面図。
Ｃの能動面平面図。
【図２】 本発明の実施例における液晶パネル駆動用Ｉ
Ｃをフレキシブル回路基板に搭載した半導体部品を示す
図。
Ｃをフレキシブル回路基板に搭載した半導体部品を示す
図。
【図３】 従来の液晶パネル駆動用ＩＣの能動面平面
図。
図。
【図４】 従来の液晶パネル駆動用ＩＣをフレキシブル
回路基板に搭載した半導体部品を示す図。
回路基板に搭載した半導体部品を示す図。
１ 液晶パネル駆動用のＩＣチップ ２ ＩＣチップの出力信号のパッド ３ 出力パッドに出力信号を出力するセル ４ 出力パッドとセルを結ぶ結線 ６ フレキシブル回路基板 ７ フレキシブル回路基板の配線パターン ８ ＩＣチップの入力信号パッド ２１ 従来の液晶パネル駆動用のＩＣチップ ２２ ＩＣチップの入力信号パッド ２３ ＩＣチップの出力信号パッド ２４ フレキシブル回路基板 ２５ フレキシブル回路基板の出力信号パターン ２６ 出力パッドに出力信号を出力するセル
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年９月１９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【発明の属する技術分野】本発明は、液晶パネルを駆動
したりファクシミリ等のラインセンサーを駆動したりす
るのに用いられるような半導体素子（以下、ＩＣとい
う）、そして、このような半導体素子を搭載した回路基
板に関する。
したりファクシミリ等のラインセンサーを駆動したりす
るのに用いられるような半導体素子（以下、ＩＣとい
う）、そして、このような半導体素子を搭載した回路基
板に関する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】さらに従来の半導体装置においては、ＩＣ
の長辺サイズが大きくなりすぎるので、これを回路基板
に搭載する場合、ＩＣの長辺方向に広い実装スペースが
必要であり、また、フレキシブル回路基板にこれを実装
しようとするとボンディングツールが細長すぎてツール
表面の温度分布が不均一になり、ボンディング作業性が
低減したり、歩留まりが低減したり、あるいは接続信頼
性が低減したりするものであった。
の長辺サイズが大きくなりすぎるので、これを回路基板
に搭載する場合、ＩＣの長辺方向に広い実装スペースが
必要であり、また、フレキシブル回路基板にこれを実装
しようとするとボンディングツールが細長すぎてツール
表面の温度分布が不均一になり、ボンディング作業性が
低減したり、歩留まりが低減したり、あるいは接続信頼
性が低減したりするものであった。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】そこで、本発明は、従来のこのような欠点
を解決し、半導体素子の長尺化を防ぎ、さらに、このよ
うな半導体素子を回路基板に搭載する際の作業性の低
減、歩留まりの低減、信頼性の低減を防ぐことを課題と
する。
を解決し、半導体素子の長尺化を防ぎ、さらに、このよ
うな半導体素子を回路基板に搭載する際の作業性の低
減、歩留まりの低減、信頼性の低減を防ぐことを課題と
する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】
【課題を解決するための手段】本発明は、複数の出力パ
ッドが一辺に沿って配置され、前記出力パッドに信号を
出力する複数の信号形成セルが、前記出力パッドの配置
される一辺に沿って複数列配置されてなる略四角形の半
導体素子であって、前記セルから前記出力パッドへの結
線は、前記複数列配置された複数の信号形成セルから順
番になされていることを特徴とする。また、本発明は、
液晶駆動用半導体素子が搭載された回路基板において、
前記液晶駆動用半導体素子は、複数の出力パッドが一辺
に沿って配置され、前記出力パッドに信号を出力する複
数の信号形成セルが、前記出力パッドの配置される一辺
に沿って複数列配置されてなる略四角形の半導体素子で
あって、前記セルから前記出力パッドへの結線は、前記
複数列配置された複数の信号形成セルから順番になされ
ていることを特徴とする。
ッドが一辺に沿って配置され、前記出力パッドに信号を
出力する複数の信号形成セルが、前記出力パッドの配置
される一辺に沿って複数列配置されてなる略四角形の半
導体素子であって、前記セルから前記出力パッドへの結
線は、前記複数列配置された複数の信号形成セルから順
番になされていることを特徴とする。また、本発明は、
液晶駆動用半導体素子が搭載された回路基板において、
前記液晶駆動用半導体素子は、複数の出力パッドが一辺
に沿って配置され、前記出力パッドに信号を出力する複
数の信号形成セルが、前記出力パッドの配置される一辺
に沿って複数列配置されてなる略四角形の半導体素子で
あって、前記セルから前記出力パッドへの結線は、前記
複数列配置された複数の信号形成セルから順番になされ
ていることを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】
【発明の効果】本発明は、以上説明したように、半導体
素子の複数の信号形成セルが複数列に配置され、この信
号形成セルから半導体素子の出力パッドへの結線が順番
になされることにより、半導体素子の極端な長尺化を防
ぎ、また、この半導体素子を回路基板に搭載する際の作
業性、歩留まり、信頼性を向上することができるという
効果を有するものである。
素子の複数の信号形成セルが複数列に配置され、この信
号形成セルから半導体素子の出力パッドへの結線が順番
になされることにより、半導体素子の極端な長尺化を防
ぎ、また、この半導体素子を回路基板に搭載する際の作
業性、歩留まり、信頼性を向上することができるという
効果を有するものである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 29/786 Ｈ０１Ｌ 27/04 Ｅ 9056−4Ｍ 29/78 ６１２ Ｂ 9056−4Ｍ ６１２ Ｃ
Claims (1)
- 【請求項１】液晶パネル駆動用ＩＣ、ラインセンサー駆
動用ＩＣ等の半導体素子において、半導体素子の出力パ
ッドがドライバーＩＣの一辺近傍にのみ一列あるいは疑
似一列に配されており、上記出力パッドに出力信号を出
力する信号をつくるセルが２列に配され、上記出力パッ
ドへの上記セルからの結線は、上記２列のセルから互い
違いに順番になされていることを特徴とする半導体素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7240368A JP2830797B2 (ja) | 1995-09-19 | 1995-09-19 | 半導体素子及び回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7240368A JP2830797B2 (ja) | 1995-09-19 | 1995-09-19 | 半導体素子及び回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864685A true JPH0864685A (ja) | 1996-03-08 |
| JP2830797B2 JP2830797B2 (ja) | 1998-12-02 |
Family
ID=17058460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7240368A Expired - Lifetime JP2830797B2 (ja) | 1995-09-19 | 1995-09-19 | 半導体素子及び回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830797B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7352548B2 (en) | 2001-09-06 | 2008-04-01 | Fuji Electric Co., Ltd. | Composite integrated semiconductor device |
| US7948725B2 (en) | 2001-09-06 | 2011-05-24 | Fuji Electric Systems Co., Ltd. | Composite integrated semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02300680A (ja) * | 1989-05-16 | 1990-12-12 | Seiko Epson Corp | 半導体装置 |
-
1995
- 1995-09-19 JP JP7240368A patent/JP2830797B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02300680A (ja) * | 1989-05-16 | 1990-12-12 | Seiko Epson Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7352548B2 (en) | 2001-09-06 | 2008-04-01 | Fuji Electric Co., Ltd. | Composite integrated semiconductor device |
| US7948725B2 (en) | 2001-09-06 | 2011-05-24 | Fuji Electric Systems Co., Ltd. | Composite integrated semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2830797B2 (ja) | 1998-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183142B2 (en) | Semiconductor device and a method of manufacturing the same | |
| KR100987479B1 (ko) | 반도체 칩 및 이를 이용한 반도체 칩 패키지 | |
| JP4094656B2 (ja) | 半導体装置 | |
| JPH0954333A (ja) | 表示装置及びこれに使用されるｉｃチップ | |
| EP0226433A2 (en) | High density printed wiring board | |
| JPH05160290A (ja) | 回路モジュール | |
| WO1993004500A1 (en) | Distributed clock tree scheme in semiconductor packages | |
| JP3350352B2 (ja) | 配線パターンを有する半導体装置の支持基体 | |
| JPH0864685A (ja) | 半導体素子 | |
| US5654730A (en) | Liquid crystal display device | |
| JP3199570B2 (ja) | 表示装置 | |
| US12140843B2 (en) | Driving circuit and display device | |
| JP3769979B2 (ja) | 表示パネル及びそれを備えた表示装置 | |
| JP3019497B2 (ja) | 半導体装置とその製造方法 | |
| JPH0528036U (ja) | 半導体素子 | |
| JP2665275B2 (ja) | 半導体装置 | |
| JPH08248432A (ja) | 表示パネルの実装構造 | |
| JP2694880B2 (ja) | Ｉｃカード | |
| JP2914643B2 (ja) | 画像装置 | |
| JP3175420B2 (ja) | Ｉｃチップの実装方法 | |
| JP2559945B2 (ja) | ドットデータ出力用ベアチップ | |
| KR19990006197A (ko) | 액정표시모듈의 입력 리드 배열방법 | |
| JP2005122210A (ja) | 表示装置及びこれに使用されるｉｃチップ | |
| JPH0695542B2 (ja) | テ−プキヤリア素子 | |
| JPH0521681A (ja) | 高密度表面実装用半導体パツケージ及び半導体実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100925 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100925 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110925 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |