JPH0865124A - 低電圧集積電源回路のための電気スイッチ - Google Patents
低電圧集積電源回路のための電気スイッチInfo
- Publication number
- JPH0865124A JPH0865124A JP7194623A JP19462395A JPH0865124A JP H0865124 A JPH0865124 A JP H0865124A JP 7194623 A JP7194623 A JP 7194623A JP 19462395 A JP19462395 A JP 19462395A JP H0865124 A JPH0865124 A JP H0865124A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- integrated power
- terminal
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000000295 complement effect Effects 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims 3
- 230000000694 effects Effects 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000009977 dual effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical group [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ボディ効果の欠点を除去できる簡単な回路の
ＭＯＳトランジスタを有する電気スイッチを提供する。 【解決手段】 ２つの接続端子（Ａ，Ｂ）間に直列に挿
入されたｐチャネルトランジスタ（Ｍ１，Ｍ２）のペア
と、上記ペアトランジスタの接続ノードと最小電圧基準
ＶＳＳとの間に挿入されたｎチャネルの第３トランジス
タＭ３と、上記トランジスタペア（Ｍ１，Ｍ２）と並列
に設けられたｎチャネルの第４トランジスタとを備え、
上記ペアのトランジスタの基板は、接続端子（Ａ，Ｂ）
に接続され、第３トランジスタＭ３と第４トランジスタ
Ｍ４の両方の基板は電圧基準ＶＳＳに接続される。
ＭＯＳトランジスタを有する電気スイッチを提供する。 【解決手段】 ２つの接続端子（Ａ，Ｂ）間に直列に挿
入されたｐチャネルトランジスタ（Ｍ１，Ｍ２）のペア
と、上記ペアトランジスタの接続ノードと最小電圧基準
ＶＳＳとの間に挿入されたｎチャネルの第３トランジス
タＭ３と、上記トランジスタペア（Ｍ１，Ｍ２）と並列
に設けられたｎチャネルの第４トランジスタとを備え、
上記ペアのトランジスタの基板は、接続端子（Ａ，Ｂ）
に接続され、第３トランジスタＭ３と第４トランジスタ
Ｍ４の両方の基板は電圧基準ＶＳＳに接続される。
Description
【０００１】
【発明の属する技術分野】この発明は、集積回路のため
のスイッチング回路に関し、特に、ＣＭＯＳ技術を用い
て集積された低電圧電源回路のための電気スイッチに関
するものである。
のスイッチング回路に関し、特に、ＣＭＯＳ技術を用い
て集積された低電圧電源回路のための電気スイッチに関
するものである。
【０００２】
【従来の技術】スイッチング回路は、例えば、高調波歪
みが軽減されるフィルタのためのスイッチコンデンサの
ように、種々の集積回路に欠くことができない。このよ
うなフィルタでは、ＭＯＳトランジスタで実現される電
気スイッチが、位相の重畳のない別のタイミング信号で
駆動される。
みが軽減されるフィルタのためのスイッチコンデンサの
ように、種々の集積回路に欠くことができない。このよ
うなフィルタでは、ＭＯＳトランジスタで実現される電
気スイッチが、位相の重畳のない別のタイミング信号で
駆動される。
【０００３】当業者によく使用される電気スイッチのか
なり簡単なタイプは、それぞれのソースとドレイン端子
が相互に並列に接続された２つの相補性ＣＭＯＳトラン
ジスタを有する所謂パストランジスタ（ｐａｓｓ ｔｒ
ａｎｓｉｓｔｏｒ）である。
なり簡単なタイプは、それぞれのソースとドレイン端子
が相互に並列に接続された２つの相補性ＣＭＯＳトラン
ジスタを有する所謂パストランジスタ（ｐａｓｓ ｔｒ
ａｎｓｉｓｔｏｒ）である。
【０００４】このスイッチは少なくとも５Ｖ程度の十分
に高い電源電圧を有する集積回路においては欠点を生じ
ない。
に高い電源電圧を有する集積回路においては欠点を生じ
ない。
【０００５】しかし、電源電圧が低くなり、典型的には
３Ｖ程度になると、多くの集積回路において生じる傾向
がある、技術文献でボディ（ｂｏｄｙ）効果として知ら
れる効果を考慮する必要が生じる。ここで、ボディとい
う言葉は、トランジスタの実際の基板を示している。
３Ｖ程度になると、多くの集積回路において生じる傾向
がある、技術文献でボディ（ｂｏｄｙ）効果として知ら
れる効果を考慮する必要が生じる。ここで、ボディとい
う言葉は、トランジスタの実際の基板を示している。
【０００６】実際に、どんなＣＭＯＳ製造工程において
も、２つの相補性トランジスタの内の１つはウエルまた
はタブとよばれるそれ自身の基板の中に形成される。
も、２つの相補性トランジスタの内の１つはウエルまた
はタブとよばれるそれ自身の基板の中に形成される。
【０００７】例えば、ＮウエルＣＭＯＳ製造工程におい
ては、Ｎウエルで定義される独立した基板に設けられる
のは、ｐチャネルトランジスタであり、ｐウエルＣＭＯ
Ｓ製造工程においてはその逆である。
ては、Ｎウエルで定義される独立した基板に設けられる
のは、ｐチャネルトランジスタであり、ｐウエルＣＭＯ
Ｓ製造工程においてはその逆である。
【０００８】当業者において知られているように、ＣＭ
ＯＳタイプの集積回路のトランジスタが導通するとき
に、実際のスレッショルド電圧はボディ効果に依存す
る。このボディ効果によって、トランジスタの実際のス
レッショルド電圧ＶＴＨは、トランジスタのソースとボ
ディの間の電圧ＶＳＢがゼロ以外になったとき、すなわ
ち、トランジスタ基板がソース領域に短絡されず、しか
も、ソース領域が基板から絶縁され最も高くなっている
ときに、その絶対値が増加する。
ＯＳタイプの集積回路のトランジスタが導通するとき
に、実際のスレッショルド電圧はボディ効果に依存す
る。このボディ効果によって、トランジスタの実際のス
レッショルド電圧ＶＴＨは、トランジスタのソースとボ
ディの間の電圧ＶＳＢがゼロ以外になったとき、すなわ
ち、トランジスタ基板がソース領域に短絡されず、しか
も、ソース領域が基板から絶縁され最も高くなっている
ときに、その絶対値が増加する。
【０００９】パストランジスタの最適動作のためには、
ｎチャネルトランジスタ基板が集積回路内に存在する最
低電位に維持され、一方、ｐチャネルトランジスタの基
板が最高電位に維持される。
ｎチャネルトランジスタ基板が集積回路内に存在する最
低電位に維持され、一方、ｐチャネルトランジスタの基
板が最高電位に維持される。
【００１０】電源電圧が大変低い場合は、ある電圧値に
おいて、スイッチの２端子では、ボディ効果のために、
パストランジスタを構成する２つのトランジスタの少な
くとも１つが伝導のためのスイッチを行い、こうしてス
イッチの正しい動作を行うことができなくなる可能性が
ある。
おいて、スイッチの２端子では、ボディ効果のために、
パストランジスタを構成する２つのトランジスタの少な
くとも１つが伝導のためのスイッチを行い、こうしてス
イッチの正しい動作を行うことができなくなる可能性が
ある。
【００１１】これに対し、Ｆ．Ｋｒｕｍｍｅｎａｃｈｅ
ｒ，Ｈ．Ｐｉｎｉｅｒ、そして、Ａ．Ｇｕｌｌａｕｍｅ
等による論文“Ｈｉｇｈｅｒ Ｓａｍｐｌｉｎｇ Ｒａ
ｔｅｓ ｉｎ ＳＣＣｉｒｃｕｉｔ ｂｙ Ｏｎ−Ｃｈ
ｉｐ Ｃｌｏｃｋ−Ｖｏｌｔａｇｅ Ｍｕｌｔｉｐｌｉ
ｃａｔｉｏｎ”によれば、当業者によって用いられてい
る解決方法は、反対位相の昇圧された電圧（ｂｏｌｔａ
ｇｅ−ｂｏｏｓｔｅｄ）、すなわち、この信号は電源電
圧の値に関し殆ど２倍に増幅されている電圧信号でスイ
ッチトランジスタを駆動することである。
ｒ，Ｈ．Ｐｉｎｉｅｒ、そして、Ａ．Ｇｕｌｌａｕｍｅ
等による論文“Ｈｉｇｈｅｒ Ｓａｍｐｌｉｎｇ Ｒａ
ｔｅｓ ｉｎ ＳＣＣｉｒｃｕｉｔ ｂｙ Ｏｎ−Ｃｈ
ｉｐ Ｃｌｏｃｋ−Ｖｏｌｔａｇｅ Ｍｕｌｔｉｐｌｉ
ｃａｔｉｏｎ”によれば、当業者によって用いられてい
る解決方法は、反対位相の昇圧された電圧（ｂｏｌｔａ
ｇｅ−ｂｏｏｓｔｅｄ）、すなわち、この信号は電源電
圧の値に関し殆ど２倍に増幅されている電圧信号でスイ
ッチトランジスタを駆動することである。
【００１２】スイッチの正しい動作がこうして低い電源
電圧でも確保される。しかし、この解決方法は、信号を
駆動する昇圧された電圧を発生するための複雑な回路を
必要とするという欠点がある。
電圧でも確保される。しかし、この解決方法は、信号を
駆動する昇圧された電圧を発生するための複雑な回路を
必要とするという欠点がある。
【００１３】この発明の技術課題は、ボディ効果の欠点
を除去できる簡単な回路のＭＯＳトランジスタを有する
電気スイッチを提供することにある。
を除去できる簡単な回路のＭＯＳトランジスタを有する
電気スイッチを提供することにある。
【００１４】この技術課題は上述したタイプの電気スイ
ッチで、請求項の特徴部分によって明らかにされる電気
スイッチにより解決される。
ッチで、請求項の特徴部分によって明らかにされる電気
スイッチにより解決される。
【００１５】この発明による電気スイッチの特徴と効果
が、以下に図面を参照した実施形態により説明される。
が、以下に図面を参照した実施形態により説明される。
【００１６】
実施の形態１．この発明の電気スイッチは、どんなＣＭ
ＯＳ製造工程においても、２つのトランジスタの内の１
つは、他のトランジスタが設けられる活性基板の反対の
伝導性を有するそれ自身の基板内に設けられるというこ
とを利用することによって提供される。
ＯＳ製造工程においても、２つのトランジスタの内の１
つは、他のトランジスタが設けられる活性基板の反対の
伝導性を有するそれ自身の基板内に設けられるというこ
とを利用することによって提供される。
【００１７】図に示された回路を利用し、その図に含ま
れる相補性トランジスタの基板を集積回路の最大電位基
準と最小電位基準に適当に接続することにより、ボディ
効果のないこの発明の電気スイッチを得ることができ
る。
れる相補性トランジスタの基板を集積回路の最大電位基
準と最小電位基準に適当に接続することにより、ボディ
効果のないこの発明の電気スイッチを得ることができ
る。
【００１８】図１においては、２つの接続端子Ａ，Ｂの
間のソースとドレインによって互いに直列に挿入された
第１、第２ｐチャネルトランジスタＭ１，Ｍ２が示され
ている。
間のソースとドレインによって互いに直列に挿入された
第１、第２ｐチャネルトランジスタＭ１，Ｍ２が示され
ている。
【００１９】ｎチャネルを有する第３トランジスタＭ３
は、トランジスタＭ１，Ｍ２の接続ノードとこの発明に
よる電気スイッチを有する集積回路の最小電位基準ＶＳ
Ｓの間に挿入される。
は、トランジスタＭ１，Ｍ２の接続ノードとこの発明に
よる電気スイッチを有する集積回路の最小電位基準ＶＳ
Ｓの間に挿入される。
【００２０】また、ｎチャネルを有する第４トランジス
タは、ソースとドレイン端子によって、トランジスタＭ
１，Ｍ２と並列に接続端子Ａ，Ｂ間に挿入される。
タは、ソースとドレイン端子によって、トランジスタＭ
１，Ｍ２と並列に接続端子Ａ，Ｂ間に挿入される。
【００２１】トランジスタＭ１の基板と、トランジスタ
Ｍ２の基板はそれぞれスイッチ接続端子Ａ，Ｂに接続さ
れている。
Ｍ２の基板はそれぞれスイッチ接続端子Ａ，Ｂに接続さ
れている。
【００２２】トランジスタＭ３，Ｍ４の基板は電圧基準
ＶＳＳに接続されている。トランジスタＭ４はゲート端
子を通して、φバー信号で駆動されるトランジスタＭ
１，Ｍ２の逆の位相信号φで駆動される。このφバー信
号は、トランジスタＭ１，Ｍ２のゲート端子とインバー
タを介してφ信号によって駆動されるトランジスタＭ３
に印加される。
ＶＳＳに接続されている。トランジスタＭ４はゲート端
子を通して、φバー信号で駆動されるトランジスタＭ
１，Ｍ２の逆の位相信号φで駆動される。このφバー信
号は、トランジスタＭ１，Ｍ２のゲート端子とインバー
タを介してφ信号によって駆動されるトランジスタＭ３
に印加される。
【００２３】図２は、反対の極性を有するデュアルケー
スを示す。ここにおいて基準ＶＤＤは、集積回路内にお
いて最大電圧基準である。
スを示す。ここにおいて基準ＶＤＤは、集積回路内にお
いて最大電圧基準である。
【００２４】図３に示されるように、トランジスタＭ３
はｎチャネルに代わるｐチャネルを有し、それゆえ、そ
の基板は図１に示す図とは異なり、集積回路の最大電圧
基準ＶＤＤに接続され、最小電圧基準ＶＳＳには接続さ
れていない。
はｎチャネルに代わるｐチャネルを有し、それゆえ、そ
の基板は図１に示す図とは異なり、集積回路の最大電圧
基準ＶＤＤに接続され、最小電圧基準ＶＳＳには接続さ
れていない。
【００２５】このトランジスタＭ３は、トランジスタＭ
１，Ｍ２に関して反対の位相で駆動されなければならな
い。このトランジスタＭ１，Ｍ２の基板はこれらのトラ
ンジスタＭ１，Ｍ２とトランジスタＭ３の間の接続ノー
ドに接続される。
１，Ｍ２に関して反対の位相で駆動されなければならな
い。このトランジスタＭ１，Ｍ２の基板はこれらのトラ
ンジスタＭ１，Ｍ２とトランジスタＭ３の間の接続ノー
ドに接続される。
【００２６】図４は、図３とは異なる反対極性を有する
デュアルケースを示している。図１、図２、図３及び図
４に示される回路図においては、１つのトランジスタＭ
４が他の２つのトランジスタＭ１，Ｍ２と並列に接続さ
れている。
デュアルケースを示している。図１、図２、図３及び図
４に示される回路図においては、１つのトランジスタＭ
４が他の２つのトランジスタＭ１，Ｍ２と並列に接続さ
れている。
【００２７】これは、通常のＣＭＯＳ集積製造工程につ
いての最も簡単な解決方法である。しかしながら、例え
ば、Ｂｉ−ＣＭＯＳタイプ一般のように“ツインタブ
（ｔｗｉｎ ｔｕｂ）”ＣＭＯＳ集積製造工程において
は、その１つのトランジスタＭ４は他の直列に接続され
たペアのトランジスタと、そのペアのトランジスタを介
して電圧基準に接続された接続ノードとに置き換えるこ
とができる。
いての最も簡単な解決方法である。しかしながら、例え
ば、Ｂｉ−ＣＭＯＳタイプ一般のように“ツインタブ
（ｔｗｉｎ ｔｕｂ）”ＣＭＯＳ集積製造工程において
は、その１つのトランジスタＭ４は他の直列に接続され
たペアのトランジスタと、そのペアのトランジスタを介
して電圧基準に接続された接続ノードとに置き換えるこ
とができる。
【００２８】図５と図６は、可能な実施形態を示し、そ
れぞれ請求項１２、請求項１３に対応している。この発
明の基本的な特徴は、直列に接続されたトランジスタの
基板が、全ての動作状態において、それぞれそれら自身
のトランジスタの端子に接続されることである。こうし
て、所謂ボディ効果を避け、トランジスタペアと電圧基
準との間に挿入されたトランジスタは、スイッチが開成
したときに不都合な電荷が注入されることから免れる。
れぞれ請求項１２、請求項１３に対応している。この発
明の基本的な特徴は、直列に接続されたトランジスタの
基板が、全ての動作状態において、それぞれそれら自身
のトランジスタの端子に接続されることである。こうし
て、所謂ボディ効果を避け、トランジスタペアと電圧基
準との間に挿入されたトランジスタは、スイッチが開成
したときに不都合な電荷が注入されることから免れる。
【００２９】信号φバーではなく、信号φで駆動される
後者のトランジスタＭ３のために、インバータの使用は
不可欠ではないが、直列のトランジスタペアをオフした
後のみそれが駆動されるのを確実にさせることができ
る。
後者のトランジスタＭ３のために、インバータの使用は
不可欠ではないが、直列のトランジスタペアをオフした
後のみそれが駆動されるのを確実にさせることができ
る。
【００３０】明らかに、この発明の範囲から逸脱しない
範囲で、上述した実施例の回路の変形を行うことができ
る。
範囲で、上述した実施例の回路の変形を行うことができ
る。
【図１】伝統的なＣＭＯＳ製造工程により製造される集
積回路に適用される、この発明の電気スイッチの回路図
である。
積回路に適用される、この発明の電気スイッチの回路図
である。
【図２】伝統的なＣＭＯＳ製造工程により製造される集
積回路に適用される、この発明の電気スイッチの回路図
である。
積回路に適用される、この発明の電気スイッチの回路図
である。
【図３】伝統的なＣＭＯＳ製造工程により製造される集
積回路に適用される、この発明の電気スイッチの回路図
である。
積回路に適用される、この発明の電気スイッチの回路図
である。
【図４】伝統的なＣＭＯＳ製造工程により製造される集
積回路に適用される、この発明の電気スイッチの回路図
である。
積回路に適用される、この発明の電気スイッチの回路図
である。
【図５】請求項１２に対応するツインタブタイプのＣＭ
ＯＳ製造工程により製造される集積回路に適用される、
この発明の電気スイッチの回路図である。
ＯＳ製造工程により製造される集積回路に適用される、
この発明の電気スイッチの回路図である。
【図６】請求項１３に対応するツインタブタイプのＣＭ
ＯＳ製造工程により製造される集積回路に適用される、
この発明の電気スイッチの回路図である。
ＯＳ製造工程により製造される集積回路に適用される、
この発明の電気スイッチの回路図である。
Ｍ１ 第１トランジスタ、Ｍ２ 第２トランジスタ、Ｍ
３ 第３トランジスタ、Ｍ４ 第４トランジスタ、Ｍ５
第５トランジスタ、Ｍ６ 第６トランジスタ、ＶＳＳ
電圧基準、ＶＤＤ 電圧基準、Ａ 第１接続端子、Ｂ
第２接続端子。
３ 第３トランジスタ、Ｍ４ 第４トランジスタ、Ｍ５
第５トランジスタ、Ｍ６ 第６トランジスタ、ＶＳＳ
電圧基準、ＶＤＤ 電圧基準、Ａ 第１接続端子、Ｂ
第２接続端子。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8238 27/092 Ｈ０１Ｌ 27/08 ３２１ Ｂ (72)発明者 ジェルマーノ・ニコッリニ イタリア国、29100 ピアチェンツァ、ヴ ィア・ア・パヴェッシ ６
Claims (15)
- 【請求項１】 ＣＭＯＳ半導体基板上で、少なくとも第
１接続端子（Ａ）、第２接続端子（Ｂ）を有し、さら
に、第１、第２端子と制御端子を備えてこれら第１、第
２端子が、上記第１、第２接続端子に接続される第４ト
ランジスタ（Ｍ４）を有する低電圧集積電源回路のため
の電気スイッチにおいて、 第１トランジスタ（Ｍ１）と、第２トランジスタ（Ｍ
２）と、第３トランジスタ（Ｍ３）を備え、これら各ト
ランジスタは、第１、第２端子と制御端子を有し、第１
トランジスタ（Ｍ１）と第２トランジスタ（Ｍ２）は、
第４トランジスタ（Ｍ４）と相補性のタイプであり、上
記第１、第２接続端子の間に、それらの第１、第２端子
により互いに直列に挿入され、第３トランジスタ（Ｍ
３）は、その第１、第２端子により第１、第２トランジ
スタと第１電圧基準（ＶＳＳ）との間に挿入され、第３
トランジスタ（Ｍ３）は、上記第１電圧基準（ＶＳＳ）
に接続される基板を有し、上記第１トランジスタ（Ｍ
１）、第２トランジスタ（Ｍ２）は、それらトランジス
タの第１端子に接続される基板を有することを特徴とす
る低電圧集積電源回路のための電気スイッチ。 - 【請求項２】 請求項１の低電圧集積電源回路のための
電気スイッチにおいて、 上記第３トランジスタ（Ｍ３）は、上記第４トランジス
タ（Ｍ４）と同じタイプであり、上記第１トランジスタ
（Ｍ１）と上記第２トランジスタ（Ｍ２）は、それらの
第２端子が共に接続されることを特徴とする低電圧集積
電源回路のための電気スイッチ。 - 【請求項３】 請求項２の低電圧集積電源回路のための
電気スイッチにおいて、 上記第４トランジスタと第３トランジスタはｎチャネル
であり、上記第１トランジスタ、上記第２トランジスタ
はｐチャネルであり、第１電圧基準の電圧は、上記集積
回路内の最低電圧に等しいことを特徴とする低電圧集積
電源回路のための電気スイッチ。 - 【請求項４】 請求項２の低電圧集積電源回路のための
電気スイッチにおいて、 上記第４トランジスタと上記第３トランジスタはｐチャ
ネルであり、上記第１トランジスタと上記第２トランジ
スタはｎチャネルであり、上記第１電圧基準の電圧は上
記集積回路内の最高電圧に等しいことを特徴とする低電
圧集積電源回路のための電気スイッチ。 - 【請求項５】 請求項１の低電圧集積電源回路のための
電気スイッチにおいて、 上記第３トランジスタ（Ｍ３）は、上記第４トランジス
タ（Ｍ４）と相補性のタイプであり、上記第１トランジ
スタ（Ｍ１）と上記第２トランジスタ（Ｍ２）はそれら
の第１端子によって接続されていることを特徴とする低
電圧集積電源回路のための電気スイッチ。 - 【請求項６】 請求項５の低電圧集積電源回路のための
電気スイッチにおいて、 上記第４トランジスタはｎチャネルであり、上記第１、
第２、第３トランジスタはｐチャネルであり、上記第１
電圧基準の電圧は、上記集積回路内の最高電圧に等しい
ことを特徴とする低電圧集積電源回路のための電気スイ
ッチ。 - 【請求項７】 請求項５の低電圧集積電源回路のための
電気スイッチにおいて、 上記第４トランジスタはｐチャネルであり、上記第１、
第２、第３トランジスタはｎチャネルであり、上記第１
電圧基準の電圧は、上記集積回路内の最低電圧に等しい
ことを特徴とする低電圧集積電源回路のための電気スイ
ッチ。 - 【請求項８】 請求項２乃至請求項４のいずれかの低電
圧集積電源回路のための電気スイッチにおいて、 上記第４トランジスタは、上記第１、第２、第３トラン
ジスタが駆動される信号とは反対位相の信号で駆動され
ることを特徴とする低電圧集積電源回路のための電気ス
イッチ。 - 【請求項９】 請求項８の低電圧集積電源回路のための
電気スイッチにおいて、 インバータ回路を備え、上記インバータ回路の出力が上
記第３トランジスタの制御端子に接続され、上記インバ
ータ回路の入力に、上記第４トランジスタが駆動される
信号と同じ信号が印加されることを特徴とする低電圧集
積電源回路のための電気スイッチ。 - 【請求項１０】 請求項５乃至請求項７のいずれかの低
電圧集積電源回路のための電気スイッチにおいて、 上記第４、第３トランジスタは、上記第１、第２トラン
ジスタが駆動される信号と反対位相の信号により駆動さ
れることを特徴とする低電圧集積電源回路のための電気
スイッチ。 - 【請求項１１】 請求項１０の低電圧集積電源回路のた
めの電気スイッチにおいて、 インバータ回路を備え、上記インバータ回路の出力が上
記第３トランジスタの制御端子に接続され、上記インバ
ータ回路の入力に、上記第１、第２トランジスタが駆動
される信号と同じ信号が印加されることを特徴とする低
電圧集積電源回路のための電気スイッチ。 - 【請求項１２】 ＣＭＯＳ半導体基板上で、少なくとも
第１接続端子（Ａ）、第２接続端子（Ｂ）を有する低電
圧集積電源回路のための電気スイッチにおいて、 それぞれ第１端子、第２端子と制御端子を有し、それら
第１端子と第２端子により、上記第１、第２接続端子の
間で直列に接続された第１トランジスタ（Ｍ１）、第２
トランジスタ（Ｍ２）と、 それぞれ第１、第２端子と制御端子を有し、上記第１、
第２トランジスタと相補性のタイプであり、それら第１
端子と第２端子により、上記第１、第２接続端子の間で
直列に接続された第３トランジスタ（Ｍ３）、第４トラ
ンジスタ（Ｍ４）と、 上記第３トランジスタ、第１トランジスタそれぞれと同
じタイプであり、それぞれ、第１、第２端子と制御端子
を有する第５トランジスタ（Ｍ５）、第６トランジスタ
（Ｍ６）とを備え、 上記第５トランジスタは、上記第１、第２端子により、
第１電圧基準（ＶＤＤ）と上記第１、第２トランジスタ
の間の接続用第１回路ノードとの間に接続され、上記第
６トランジスタは上記第１、第２端子により、上記第
３、第４トランジスタの間の接続用第２回路ノードと第
２電圧基準（ＶＳＳ）との間に接続され、 上記第１、第３トランジスタは、上記第１接続端子に接
続された基板を有し、上記第２、第４トランジスタは、
上記第２接続端子に接続された基板を有し、上記第５、
第６トランジスタは、それぞれ、第１、第２電圧基準に
接続された基板を有することを特徴とする低電圧集積電
源回路のための電気スイッチ。 - 【請求項１３】 ＣＭＯＳ半導体基板上で、少なくとも
第１接続端子（Ａ）、第２接続端子（Ｂ）を有する低電
圧集積電源回路のための電気スイッチにおいて、 それぞれ第１端子、第２端子と制御端子を有し、それら
第１端子と第２端子により、上記第１、第２接続端子の
間で直列に接続された第１トランジスタ（Ｍ１）、第２
トランジスタ（Ｍ２）と、 それぞれ第１、第２端子と制御端子を有し、上記第１、
第２トランジスタと相補性のタイプであり、上記第１端
子と第２端子により、上記第１、第２接続端子の間で直
列に接続された第３トランジスタ（Ｍ３）、第４トラン
ジスタ（Ｍ４）と、 上記第３トランジスタ、第１トランジスタそれぞれと同
じタイプであり、それぞれ、第１、第２端子と制御端子
を有する第５トランジスタ（Ｍ５）、第６トランジスタ
（Ｍ６）とを備え、 上記第５トランジスタは、上記第１、第２端子により、
第１電圧基準（ＶＳＳ）と上記第１、第２トランジスタ
の間の接続用第１回路ノードとの間に接続され、上記第
６トランジスタは上記第１、第２端子により、上記第
３、第４トランジスタの間の接続用第２回路ノードと第
２電圧基準（ＶＤＤ）との間に接続され、 上記第１、第２トランジスタは、上記第１接続回路ノー
ドに接続された基板を有し、上記第３、第４トランジス
タは、上記第２接続回路ノードに接続された基板を有
し、上記第５、第６トランジスタは、それぞれ、第１、
第２電圧基準に接続された基板を有することを特徴とす
る低電圧集積電源回路のための電気スイッチ。 - 【請求項１４】 請求項１２の低電圧集積電源回路のた
めの電気スイッチにおいて、 上記第１、第２、第５トランジスタは、上記第３、第
４、第６トランジスタが駆動される信号と反対位相の信
号により駆動されることを特徴とする低電圧集積電源回
路のための電気スイッチ。 - 【請求項１５】 請求項１３の低電圧集積電源回路のた
めの電気スイッチにおいて、 上記第１、第２、第６トランジスタは、上記第３、第
４、第５トランジスタが駆動される信号と反対位相の信
号により駆動されることを特徴とする低電圧集積電源回
路のための電気スイッチ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP94830387A EP0698966B1 (en) | 1994-07-29 | 1994-07-29 | MOS transistor switch without body effect |
| IT94830387.0 | 1994-07-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0865124A true JPH0865124A (ja) | 1996-03-08 |
| JP3449830B2 JP3449830B2 (ja) | 2003-09-22 |
Family
ID=8218497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19462395A Expired - Fee Related JP3449830B2 (ja) | 1994-07-29 | 1995-07-31 | 低電圧集積電源回路のための電気スイッチ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5617055A (ja) |
| EP (1) | EP0698966B1 (ja) |
| JP (1) | JP3449830B2 (ja) |
| DE (1) | DE69413814T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127612A (ja) * | 1999-10-27 | 2001-05-11 | Nec Corp | アナログスイッチ及びこれを用いたａ／ｄコンバータ |
| JP2010243484A (ja) * | 2009-03-31 | 2010-10-28 | Advantest Corp | 試験装置およびドライバ回路 |
| JP2014145743A (ja) * | 2013-01-30 | 2014-08-14 | Hitachi Power Semiconductor Device Ltd | 半導体スイッチ回路、超音波画像診断装置及び半導体テスタ |
| WO2020255501A1 (ja) * | 2019-06-21 | 2020-12-24 | ソニーセミコンダクタソリューションズ株式会社 | 電子回路 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3258930B2 (ja) * | 1997-04-24 | 2002-02-18 | 東芝マイクロエレクトロニクス株式会社 | トランスミッション・ゲート |
| US6140859A (en) * | 1998-09-04 | 2000-10-31 | National Instruments Corporation | Analog switch comprising connected bipolar junction transistors |
| US6154085A (en) * | 1998-09-08 | 2000-11-28 | Maxim Integrated Products, Inc. | Constant gate drive MOS analog switch |
| JP3239867B2 (ja) * | 1998-12-17 | 2001-12-17 | 日本電気株式会社 | 半導体装置 |
| US6163199A (en) * | 1999-01-29 | 2000-12-19 | Fairchild Semiconductor Corp. | Overvoltage/undervoltage tolerant transfer gate |
| US6492860B1 (en) * | 2000-07-26 | 2002-12-10 | Maxim Integrated Products, Inc. | Low voltage CMOS analog switch |
| US6700431B1 (en) * | 2002-09-10 | 2004-03-02 | Exar Corporation | I/O pad overvoltage protection circuitry |
| ES2220209B1 (es) * | 2003-04-25 | 2006-01-16 | Universidad De Sevilla | Metodo para conmutar interruptores bajo condiciones de baja tension de alimentacion e interruptor para la puesta en practica del mismo. |
| US7890063B2 (en) * | 2006-10-03 | 2011-02-15 | Samsung Electro-Mechanics | Systems, methods, and apparatuses for complementary metal oxide semiconductor (CMOS) antenna switches using body switching in multistacking structure |
| US7982521B2 (en) * | 2006-10-03 | 2011-07-19 | Freescale Semiconductor, Inc. | Device and system for reducing noise induced errors |
| US7843280B2 (en) * | 2006-12-01 | 2010-11-30 | Samsung Electro-Mechanics Company | Systems, methods, and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and substrate junction diode controlling in multistacking structure |
| US9209784B2 (en) | 2010-04-27 | 2015-12-08 | Rf Micro Devices, Inc. | Switchable capacitive elements for programmable capacitor arrays |
| US10056895B2 (en) * | 2010-04-27 | 2018-08-21 | Qorvo Us, Inc. | High power FET switch |
| US8330519B2 (en) * | 2010-07-09 | 2012-12-11 | Sige Semiconductor Inc. | System and method of transistor switch biasing in a high power semiconductor switch |
| US20120056661A1 (en) * | 2010-09-08 | 2012-03-08 | Ayman Shabra | High voltage multiplexer element and multiplexer system using same |
| DE112012001788B4 (de) | 2011-04-19 | 2016-05-04 | Elmos Semiconductor Aktiengesellschaft | Schalteranordnung |
| US9520880B2 (en) * | 2014-01-31 | 2016-12-13 | Texas Instruments Deutschland Gmbh | Configurable analog front ends for circuits with substantially gate enclosed inner electrode MOSFET switch |
| DE102015011396A1 (de) * | 2015-08-31 | 2017-03-02 | Hochschule Reutlingen | Vorrichtung und Verfahren zum elektrischen Verbinden und Trennen zweier elektrischer Potentiale sowie Verwendung der Vorrichtung |
| US11296716B1 (en) * | 2020-12-04 | 2022-04-05 | Nxp Usa, Inc. | Analog multiplexer with current injection protection |
| EP4329198A1 (en) * | 2022-08-23 | 2024-02-28 | Nexperia B.V. | Area efficient bidirectional switch with off state injection current control |
| US20250373247A1 (en) * | 2024-05-31 | 2025-12-04 | Texas Instruments Incorporated | Analog switch |
| CN119561529B (zh) * | 2025-01-24 | 2025-05-13 | 合肥市山海半导体技术有限公司 | 一种cmos开关电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3569729A (en) * | 1966-07-05 | 1971-03-09 | Hayakawa Denki Kogyo Kk | Integrated fet structure with substrate biasing means to effect bidirectional transistor operation |
| JPS601781B2 (ja) * | 1979-04-26 | 1985-01-17 | 日本電気株式会社 | 双方向スイツチ |
| JPS58186224A (ja) * | 1982-04-24 | 1983-10-31 | Toshiba Corp | Ｃｍｏｓアナログスイツチ |
| JP2600753B2 (ja) * | 1988-02-03 | 1997-04-16 | 日本電気株式会社 | 入力回路 |
| JPH07105447B2 (ja) * | 1988-12-15 | 1995-11-13 | 株式会社東芝 | 伝送ゲート |
| JP2642465B2 (ja) * | 1989-01-17 | 1997-08-20 | 株式会社東芝 | アナログ信号入力回路 |
| US5506528A (en) * | 1994-10-31 | 1996-04-09 | International Business Machines Corporation | High speed off-chip CMOS receiver |
-
1994
- 1994-07-29 EP EP94830387A patent/EP0698966B1/en not_active Expired - Lifetime
- 1994-07-29 DE DE69413814T patent/DE69413814T2/de not_active Expired - Fee Related
-
1995
- 1995-07-31 US US08/509,304 patent/US5617055A/en not_active Expired - Lifetime
- 1995-07-31 JP JP19462395A patent/JP3449830B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127612A (ja) * | 1999-10-27 | 2001-05-11 | Nec Corp | アナログスイッチ及びこれを用いたａ／ｄコンバータ |
| JP2010243484A (ja) * | 2009-03-31 | 2010-10-28 | Advantest Corp | 試験装置およびドライバ回路 |
| JP2014145743A (ja) * | 2013-01-30 | 2014-08-14 | Hitachi Power Semiconductor Device Ltd | 半導体スイッチ回路、超音波画像診断装置及び半導体テスタ |
| WO2020255501A1 (ja) * | 2019-06-21 | 2020-12-24 | ソニーセミコンダクタソリューションズ株式会社 | 電子回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5617055A (en) | 1997-04-01 |
| EP0698966A1 (en) | 1996-02-28 |
| JP3449830B2 (ja) | 2003-09-22 |
| DE69413814T2 (de) | 1999-02-25 |
| DE69413814D1 (de) | 1998-11-12 |
| EP0698966B1 (en) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3449830B2 (ja) | 低電圧集積電源回路のための電気スイッチ | |
| US5095223A (en) | Dc/dc voltage multiplier with selective charge/discharge | |
| JP3947264B2 (ja) | 集積回路直流分離装置およびその方法 | |
| JPH07105448B2 (ja) | Ｍｏｓ型集積回路 | |
| JPS60120420A (ja) | 電力用マルチプレクサ・スイツチ | |
| US7129766B2 (en) | CMOS analog switch | |
| US7671660B2 (en) | Single threshold and single conductivity type logic | |
| JPS63240126A (ja) | ＢｉＭＯＳ論理回路 | |
| US5748029A (en) | MOS transistor switching circuit without body effect | |
| US6239639B1 (en) | Latch circuit | |
| JP2749185B2 (ja) | 複合論理回路 | |
| JP3540401B2 (ja) | レベルシフト回路 | |
| JPH0543212B2 (ja) | ||
| JPH0234022A (ja) | パルス出力回路 | |
| KR0154811B1 (ko) | 충분한 출력전압 변동폭을 주는 부트스트랩 인버터 | |
| JPS6382019A (ja) | 相補形ｍｏｓ高インピ−ダンス回路 | |
| JPH0320960Y2 (ja) | ||
| JPS59200524A (ja) | Ｃｍｏｓマルチプレクサ | |
| JP2601399Y2 (ja) | 昇圧回路 | |
| KR20040095886A (ko) | 부트스트랩회로 | |
| JPH04104509A (ja) | 出力回路 | |
| JPH04361421A (ja) | ２相クロック発生回路 | |
| JPH0558289B2 (ja) | ||
| KR20010054898A (ko) | 크리스탈 오실레이터 | |
| JPH03247013A (ja) | 集積回路用出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |