JPH086540A

JPH086540A - 画素を有する表示装置用ビデオ信号のクロック再生方式

Info

Publication number: JPH086540A
Application number: JP6135981A
Authority: JP
Inventors: Haruyasu Nishiyama; 治康西山; Takahisa Tajika; 隆寿多鹿
Original assignee: Fujitsu Ltd; Fujitsu Peripherals Ltd
Current assignee: Fujitsu Ltd; Fujitsu Peripherals Ltd
Priority date: 1994-06-17
Filing date: 1994-06-17
Publication date: 1996-01-12

Abstract

(57)【要約】【目的】パーソナルコンピューターおよびワークステ
ーションの液晶パネルまたはプラズマディスプレイが制
御部と分離して設置される場合でも、ビデオ信号作成側
で使用したドットクロックと同じ位相のドットクロック
を表示装置側で正確に再現して、ビデオ信号の各ドット
を確実に表示装置の各画素と対応させるドットクロック
再生方式を提供する。【構成】画素を有する制御部１と表示装置２との間の
表示用ビデオ信号インターフェイス３において、該制御
部１が、ビデオ信号を作成するビデオ信号作成手段１Ａ
および該ビデオ信号の作成に用いられるドットクロック
と同一のまたは該ドットクロックのｎ分周（ｎは任意の
自然数）のクロック信号を作成するドットクロック作成
手段１Ｂを有し、前記表示装置２が該クロック信号から
前記ドットクロックを再生する手段を備える構成とす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画素を有する表示装置
が制御部と分離して設置される場合でも、表示データを
確実に取り込むドットクロック再生方式に関する。詳し
くは、パーソナルコンピューターおよびワークステーシ
ョンの表示装置として、液晶パネルまたはプラズマパネ
ルを制御部から分離して用いる際、ビデオ信号の各ドッ
トを表示装置の各画素と対応させるために、ビデオ信号
作成側で使用したドットクロックと同じ位相のドットク
ロックを表示装置側で正確に再現するための方式を提供
する。

【０００２】

【従来の技術】近年、パーソナルコンピューターおよび
ワークステーションの普及は著しい。これらパーソナル
コンピュータ等の表示装置およびその設置方式に限って
みても多様なものが知られているが、一般的にはそれら
表示装置にはＣＲＴが用いられ、分離された制御部と表
示装置との間がＣＲＴビデオ信号インターフェイスで接
続されている。このＣＲＴでは、表示すべきドットの位
置が予め定まっているわけではないために、制御部すな
わちビデオ信号を作成する側で使用されるドットクロッ
クは、ビデオ信号インターフェイスを通して表示装置に
送出される必要がない。しかし、このＣＲＴディスプレ
イに代えて液晶パネルまたはプラズマディスプレイを用
いると、ビデオ信号のドットを表示装置の各画素ドット
と正確に対応させなければならず、そのためにパーソナ
ルコンピュータおよびワークステーション等の制御部で
使用されるドットクロックと同位相のドットクロックを
表示装置側で再生する必要が生じる。このための技術と
して、従来、特開平４−１１３３９１号公報に記載され
ているものが知られている。この公報の記載内容は、映
像信号としてのＲＧＢ（赤、緑、青）信号と同期信号と
からなるビデオ信号インターフェイスを利用するもので
あるが、次に図１０を用いてそのような従来技術の概略
を説明する。

【０００３】図１０に示される方法では、制御部４１内
のビデオ信号作成手段で作成されるビデオ信号と同期信
号とが、表示装置４２にビデオ信号インターフェイス４
３を通して、複合同期信号として送られる。一方、表示
装置４２内には大きくは、ＰＬＬ(phase-locked loop)
４４とビデオ信号サンプリング部４５が、更にＰＬＬ４
４内には位相比較器４４ａ、ローパスフィルタ４４ｂ、
電圧制御発振器４４ｃ、内部水平同期信号作成部４４ｄ
およびカウンタ４４ｅが設けられており、ＰＬＬ４４を
通じて発生する表示用ドットクロックにフィードバック
がかけられて内部水平同期信号が新たに作成されるよう
になっている。こうして、制御部４１から送られてきた
複合同期信号は、ＰＬＬ４４内で同期分離され、その水
平同期信号（セパレートの水平同期信号）の立ち上が
り、もしくは立ち下がりが、前記内部水平同期信号と位
相比較器４４ａで位相比較され、表示用ドットクロック
の周期を調節し続けるものとしていた。この表示用ドッ
トクロックを用いて、ビデオ信号の１ドットを液晶パネ
ルまたはプラズマディスプレイの１ドットに対応させて
いた。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うに水平同期信号からドットクロックを再生する場合、
ＰＬＬループ内の位相比較が１水平周期につき１回しか
できないために、ＰＬＬループが安定するまで多くの時
間を要したり、再生したクロックにジッタが多いなどの
問題があった。

【０００５】本発明は、この問題を解消するためになさ
れたもので、パーソナルコンピューターおよびワークス
テーションの液晶パネルまたはプラズマディスプレイが
制御部と分離して設置される場合でも、ビデオ信号作成
側で使用したドットクロックと同じ位相のドットクロッ
クを表示装置側で正確に再現して、ビデオ信号の各ドッ
トを確実に表示装置の各画素と対応させる表示装置用ビ
デオ信号のドットクロック再生方式を提供することを目
的とする。

【０００６】

【課題を解決するための手段】本発明による画素を有す
る表示装置用ビデオ信号のクロック再生方式は、前述さ
れた目的を達成するために図１の発明原理図に示されて
いるように、制御部（１）と画素を有する表示装置
（２）との間の表示用ビデオ信号インターフェイス
（３）において、該制御部（１）が、ビデオ信号を作成
するビデオ信号作成手段（１Ａ）および該ビデオ信号の
作成に用いられるドットクロックと同一のまたは該ドッ
トクロックのｎ分周（ｎは任意の自然数）のクロック信
号を作成するクロック信号作成手段（１Ｂ）を有し、前
記表示装置（２）が該クロック信号から前記ドットクロ
ックを再生する手段を備えてなる。

【０００７】ここで、前記クロック信号は、前記制御部
（１）と前記表示装置（２）とを結合するビデオ信号イ
ンターフェイス（３）に付加される信号であってもよい
し、前記ビデオ信号のブランキング部分に重畳される
か、前記ビデオ信号の必要帯域以上の周波数で、前記ビ
デオ信号の一部または全部に重畳されるか、または前記
表示装置（２）が備えるＴＴＬ回路の動作信号レベルに
満たない低レベルで、前記制御部（１）の作成する同期
信号の一部または全部に重畳されてもよいものである。

【０００８】また、それに加えて、前記表示装置（２）
が、前記ドットクロックを再生するドットクロック再生
手段（４）として、前記ドットクロックと同一周波数の
信号を発生させる発振器（４Ａ）と、該発振器（４Ａ）
の出力を微小時間間隔で遅延させて、複数の異なる位相
の発振器出力を得る遅延手段（４Ｂ）と、前記クロック
信号を該複数の異なる位相の発振器出力の各々と比較し
て、該クロック信号と同位相もしくは最も近い位相の発
振器出力を選択する比較選択手段（４Ｃ）とを有してい
てもよい。この構成によると、１水平周期毎に最適な位
相が選択され、容易に再生用ドットクロックが得られ
る。

【０００９】

【作用】本発明は、典型的には、制御部（１）で作成さ
れるビデオ信号とクロック信号とは、表示装置（２）に
ビデオ信号インターフェイス（３）を通じて送られる。
このクロック信号は、ビデオ信号の作成に用いられたド
ットクロックと同一のまたは該ドットクロックのｎ分周
（ｎは任意の自然数）のものとして作成される。また、
表示装置（２）内に備えられるビデオ信号サンプリング
部は、ビデオ信号をドットクロックに基づいて個別の表
示画素に割り当てる。このドットクロックは、ドットク
ロック再生手段（４）から出力されるものであるが、あ
くまで、ビデオ信号インターフェイス（３）を通じて制
御部（１）から送られてくるクロック信号によって、そ
の周期および位相がコントロールされるものである。

【００１０】このような本発明の構成により、制御部
（１）側で使用したドットクロックと同じ位相のドット
クロックを表示装置（２）側で正確に再現して、ビデオ
信号の各ドットを確実に表示装置の各画素と対応させる
ことができる。

【００１１】

【実施例】次に、本発明による画素を有する表示装置用
ビデオ信号のクロック再生方式の具体的実施例につい
て、図面を参照しつつ説明する。

【００１２】（第１実施例）図２に本発明の一実施例が
示されている。本実施例では、制御部２１で、表示用ド
ットクロックと同一またはｎ分周（ｎは自然数）のクロ
ック信号を作成し、表示装置２２内のドットクロック再
生手段２４にビデオ信号インターフェイス２３を通じて
そのままの形で伝送する。ここで、ドットクロック再生
手段２４は、位相比較器２６、ローパスフィルタ２７、
電圧制御発振器２８からなるＰＬＬであり、この制御部
２１から伝送されるクロック信号から、ドットクロック
を再生しビデオ信号サンプリング部２５に送られる。

【００１３】（第２実施例）図３に本発明の他の実施例
が示されている。この図３において、図２と同一もしく
は対応する部分には同一の番号が付与されている。本実
施例では、制御部２１で作成されるクロック信号は、ビ
デオ信号のブランキング部分に重畳され、ビデオ信号イ
ンターフェイスによって表示装置２２に伝送されてか
ら、同期信号を用いて、そのビデオ信号から取り出され
る。その後は、第１実施例と同様にＰＬＬ２４に送られ
てドットクロックの再生に用いられる。

【００１４】（第３実施例）図４に本発明の他の実施例
が示されている。この図４において、図２および３と同
一もしくは対応する部分には同一の番号が付与されてい
る。本実施例では、制御部２１で作成されるクロック信
号は、ビデオ信号の必要帯域以上の周波数とされ、その
ビデオ信号の一部または全体に重畳されて表示装置２２
に伝送される。この表示装置２２内には、ローパスフィ
ルタ２９とハイパスフィルタ３０とが備えられ、これら
フィルタ２９，３０の各々が、ビデオ信号、クロック信
号を分離抽出する。この抽出されたビデオ信号は直接
に、クロック信号は、ＰＬＬ２４でドットクロックに変
換されて、それぞれ、ビデオ信号サンプリング部２５に
送られる。

【００１５】（第４実施例）図５に本発明の他の実施例
が示されている。この図５において、図２〜４と同一も
しくは対応する部分には同一の番号が付与されている。
本実施例では、制御部２１で作成されるクロック信号
は、表示装置２２が備えるＴＴＬ回路の動作信号レベル
に満たない低レベルで、制御部２１の作成する同期信号
の一部または全部に重畳されて表示装置２２に伝送され
る。この表示装置２２側で、コンパレータ３１を用いて
クロック信号を取り出し、第１〜３実施例と同様に、ド
ットクロックを再生する。

【００１６】（第５実施例）図６に本発明の他の実施例
が示されている。この図６において、図２〜５と同一も
しくは対応する部分には同一の番号が付与されている。
本実施例では、表示装置２２内にドットクロックと同一
周波数の発振器３２およびディレイライン３３が内蔵さ
れており、発振器３２で発生させられる信号をディレイ
ライン３３である微小時間間隔ずつ遅延してドットクロ
ックと同一周波数の信号を異なる位相で複数発生させバ
ッファ３４に入力される。また、第１〜５のいずれかの
実施例と同様にして、制御部２１内で作成したクロック
信号を表示装置２２内で再生し、これと同じ位相または
最も近い位相の信号を選択する。このクロック信号と同
位相または最も近い位相の発振器出力を選択する比較選
択手段３５は、フリップフロップ３５ａ、レジスタ３５
ｂ、プライオリティエンコーダ３５ｃおよびマルチプレ
クサ３５ｄ等からなる。なお、図６のａで示される部分
が制御部２１内で作成されるクロック信号の再生箇所で
あるが、制御部２１内での発生箇所からそのａまでの伝
達方法については、図２〜５のいずれに記載された方法
を使用してもよい。これら図２〜５のそれぞれに、対応
するクロック信号の再生箇所ａの位置が記載されてい
る。一方、発振器出力を遅延した信号ＤＬ１〜５の各位
相と同期信号とを比較するタイミング例が、図７に示さ
れる。そのときプライオリティエンコーダ３５ｃ用デー
タに基づいてエンコードされた信号がマルチプレクサ３
５ｄに入力され、再生されたクロック信号に対応させ
て、ＤＬ１〜４のいずれかを選択するときのデータの対
応例が図８に示される。また、位相比較用ゲートを導く
回路３５ｅに代えて信号ＤＬ５が直接レジスタ３５ｂに
接続されてもよく、この場合は、発振器出力を遅延した
信号ＤＬ１〜５の各位相は、例えば図９のタイミング
で、ドットクロックと比較されるが、やはり図８に示さ
れるようなデータの対応によって、ＤＬ１〜４のいずれ
かが選択される。また、フリップフロップ３５ａのデー
タラッチタイミングを与える信号は、同期信号またはク
ロック信号が実施例に応じて制御部２１より与えられ
る。

【００１７】なお、以上第１〜５実施例の各々につい
て、制御部２１、表示装置２２、ビデオ信号インターフ
ェイス２３、ＰＬＬ２４、ビデオ信号サンプリング部２
５は、それぞれ本発明における制御部（１）、表示装置
（２）、ビデオ信号インターフェイス（３）、ドットク
ロック再生手段（４）、ビデオ信号サンプリング部
（５）に対応する。

【００１８】

【発明の効果】以上に説明したように、本発明によれ
ば、水平周期の全般に渡って表示装置内でビデオ信号の
位相比較が可能となる。さらに、この位相比較は、１水
平周期内で複数回行われるものとすることもでき、液晶
パネルまたはプラズマディスプレイ等の画素を有する表
示装置が内蔵するＰＬＬループの早期引き込み、再生ク
ロック信号の安定化、低ジッタ化が達成され、表示品質
が大きく向上する。

【図面の簡単な説明】

【図１】図１は、本発明による画素を有する表示装置用
ビデオ信号のクロック再生方式の原理構成を示す発明原
理図である。

【図２】図２は、本発明の第１実施例による画素を有す
る表示装置用ビデオ信号のクロック再生方式の要部構成
図である。

【図３】図３は、本発明の第２実施例による画素を有す
る表示装置用ビデオ信号のクロック再生方式の要部構成
図である。

【図４】図４は、本発明の第３実施例による画素を有す
る表示装置用ビデオ信号のクロック再生方式の要部構成
図である。

【図５】図５は、本発明の第４実施例による画素を有す
る表示装置用ビデオ信号のクロック再生方式の要部構成
図である。

【図６】図６は、本発明の第５実施例による画素を有す
る表示装置用ビデオ信号のクロック再生方式の要部構成
図である。

【図７】図７は、本発明の第５実施例による画素を有す
る表示装置用ビデオ信号のクロック再生方式内で、同期
信号と複数の遅延出力が用意された発振器出力との位相
を比較するタイミング例である。

【図８】図８は、本発明の第５実施例による画素を有す
る表示装置用ビデオ信号のクロック再生方式におけるマ
ルチプレクサ内でのエンコードデータと再生されるクロ
ック信号との対応図である。

【図９】図９は、本発明の第５実施例による画素を有す
る表示装置用ビデオ信号のクロック再生方式内で、ドッ
トクロックと複数の遅延出力が用意された発振器出力と
の位相を比較するタイミング例である。

【図１０】図１０は、従来のビデオ信号のクロック再生
方式の要部構成図である。

【符号の説明】

１、２１、４１制御部２、２２、４２表示装置３、２３、４３ビデオ信号インターフェイス４、２４、４４ドットクロック再生手段（ＰＬＬ(pha
se-locked loop) ）５、２５、４５ビデオ信号サンプリング部２６位相比較器２７、２９ローパスフィルタ（ＬＰＦ）２８電圧制御発振器（ＶＣＯ）３０ハイパスフィルタ（ＨＰＦ）３１コンパレータ３２発振器３３ディレイライン３４バッファ３５クロック信号と同位相または最も近い
位相の発振器出力を選択する比較選択手段

Claims

【特許請求の範囲】

【請求項１】制御部（１）と画素を有する表示装置
（２）との間の表示用ビデオ信号インターフェイス
（３）において、該制御部（１）がビデオ信号を作成す
るビデオ信号作成手段（１Ａ）および該ビデオ信号の作
成に用いられるドットクロックと同一のまたは該ドット
クロックのｎ分周（ｎは任意の自然数）のクロック信号
を作成するクロック信号作成手段（１Ｂ）を有し、前記
表示装置（２）が該クロック信号から前記ドットクロッ
クを再生するクロック再生手段（４）を備えてなるビデ
オ信号のクロック再生方式。
【請求項２】前記クロック信号が、前記制御部（１）
と前記表示装置（２）とを結合するビデオ信号インター
フェイス（３）に付加される信号となる請求項１のビデ
オ信号のクロック再生方式。
【請求項３】前記クロック信号が、前記ビデオ信号の
ブランキング部分に重畳される請求項１のビデオ信号の
クロック再生方式。
【請求項４】前記クロック信号が、前記ビデオ信号の
必要帯域以上の周波数で、前記ビデオ信号の一部または
全部に重畳される請求項１のビデオ信号のクロック再生
方式。
【請求項５】前記クロック信号が、前記表示装置
（２）が備えるＴＴＬ回路の動作信号レベルに満たない
低レベルで、前記制御部（１）の作成する同期信号の一
部または全部に重畳される請求項１のビデオ信号のクロ
ック再生方式。
【請求項６】前記表示装置（２）が、前記ドットクロ
ックを再生するドットクロック再生手段（４）として前
記ドットクロックと同一周波数の信号を発生させる発振
器（４Ａ）と、該発振器（４Ａ）の出力を微小時間間隔
で遅延させて、複数の異なる位相の発振器出力を得る遅
延手段（４Ｂ）と、前記クロック信号を該複数の異なる
位相の発振器出力の各々と比較して、該クロック信号と
同位相もしくは最も近い位相の発振器出力を選択する比
較選択手段（４Ｃ）とを有する請求項１のビデオ信号の
クロック再生方式。