JPH0865754A - 単動入力信号用増幅回路 - Google Patents
単動入力信号用増幅回路Info
- Publication number
- JPH0865754A JPH0865754A JP19168294A JP19168294A JPH0865754A JP H0865754 A JPH0865754 A JP H0865754A JP 19168294 A JP19168294 A JP 19168294A JP 19168294 A JP19168294 A JP 19168294A JP H0865754 A JPH0865754 A JP H0865754A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- circuit
- signal
- input
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 abstract description 13
- 230000003321 amplification Effects 0.000 abstract description 9
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 9
- 230000002265 prevention Effects 0.000 abstract description 3
- 238000012544 monitoring process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】
【目的】 信号増幅及び論理変換を統合した安価な構成
の単動入力信号用増幅回路を提供する。 【構成】 外部から入力端子１１〜１ｎに入力された無
電圧ＯＮ／ＯＦＦ信号に応じてフォトカプラ２１〜２ｎ
をＯＮ／ＯＦＦし、ＤＣ５Ｖに基づく論理信号を内部回
路に出力する。他方、無電圧ＯＮ／ＯＦＦ信号を信号電
流回り込み防止用ダイオード５１〜５ｎを介してＯＲ論
理部７に分岐入力する。ＯＲ論理部７では回路のストラ
ップ配線により任意に複数のＯＲ論理を生成してその出
力をＭＯＳリレー８１〜８ｎを介してＡＮＤ論理部１０
に導く。ＡＮＤ論理部１０では、ストラップ配線により
任意に複数のＡＮＤ論理を生成して出力端子１１１〜１
１ｎを介して外部回路へ出力する。
の単動入力信号用増幅回路を提供する。 【構成】 外部から入力端子１１〜１ｎに入力された無
電圧ＯＮ／ＯＦＦ信号に応じてフォトカプラ２１〜２ｎ
をＯＮ／ＯＦＦし、ＤＣ５Ｖに基づく論理信号を内部回
路に出力する。他方、無電圧ＯＮ／ＯＦＦ信号を信号電
流回り込み防止用ダイオード５１〜５ｎを介してＯＲ論
理部７に分岐入力する。ＯＲ論理部７では回路のストラ
ップ配線により任意に複数のＯＲ論理を生成してその出
力をＭＯＳリレー８１〜８ｎを介してＡＮＤ論理部１０
に導く。ＡＮＤ論理部１０では、ストラップ配線により
任意に複数のＡＮＤ論理を生成して出力端子１１１〜１
１ｎを介して外部回路へ出力する。
Description
【０００１】
【産業上の利用分野】本発明は、遠方監視制御装置のよ
うな電気制御回路を有する装置に用いられる単動入力信
号用増幅回路に関し、特に外部から取り込んだ単動入力
信号を制御監視用の内部回路及び他の外部回路に転送す
る機能と単動入力信号の増幅論理変換機能とを併有する
単動入力信号用増幅回路に関する。
うな電気制御回路を有する装置に用いられる単動入力信
号用増幅回路に関し、特に外部から取り込んだ単動入力
信号を制御監視用の内部回路及び他の外部回路に転送す
る機能と単動入力信号の増幅論理変換機能とを併有する
単動入力信号用増幅回路に関する。
【０００２】
【従来の技術】電気制御回路を有する遠方監視制御装置
において、外部から取り込んだ単動入力信号を制御監視
用の内部回路や他の外部回路に導く際に、単動入力信号
の増幅論理変換を要する場合がある。従来のこの種の装
置では、増幅論理変換を行うための信号増幅部と論理変
換部は各々別々のユニットに分けて構成されており、論
理変換自体も殆ど固定的で、容易に変更できる構成にな
っていない（特開平２−７０２４３号公報参照）。
において、外部から取り込んだ単動入力信号を制御監視
用の内部回路や他の外部回路に導く際に、単動入力信号
の増幅論理変換を要する場合がある。従来のこの種の装
置では、増幅論理変換を行うための信号増幅部と論理変
換部は各々別々のユニットに分けて構成されており、論
理変換自体も殆ど固定的で、容易に変更できる構成にな
っていない（特開平２−７０２４３号公報参照）。
【０００３】
【発明が解決しようとする課題】上述のように、従来は
信号増幅部と論理変換部が別々のユニットにて構成され
ているため、遠方監視制御装置等における実装スペース
やコストの節約が図れず、しかも論理変換が固定的であ
ることからその都度論理の組み替えが必要となり、汎用
性に欠ける問題があった。
信号増幅部と論理変換部が別々のユニットにて構成され
ているため、遠方監視制御装置等における実装スペース
やコストの節約が図れず、しかも論理変換が固定的であ
ることからその都度論理の組み替えが必要となり、汎用
性に欠ける問題があった。
【０００４】本発明は、かかる問題点に鑑み、信号増幅
及び論理変換を統合し、且つ論理変換が容易な構成の単
動入力信号用増幅回路を提供することにある。
及び論理変換を統合し、且つ論理変換が容易な構成の単
動入力信号用増幅回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明の単動入力信号用
増幅回路は、ｎ（自然数）個の単動入力信号を並列に取
り込む入力端子と、入力端子から取り込んだ前記単動入
力信号を各々電気的にアイソレーションして内部回路に
導くｎ個のアイソレーション素子と、入力端子から取り
込んだ単動入力信号を各々分岐入力してｍ（≦ｎ）個の
第１の論理信号を生成し、これを並列に出力する第１の
論理回路と、この第１の論理回路の出力信号を各々電気
的にアイソレーションして並列出力する半導体リレー回
路と、この半導体リレー回路の出力信号に基づいて前記
第１の論理信号と異なる論理のｋ（≦ｍ）個の第２の論
理信号を生成し、これを並列出力する第２の論理回路
と、この第２の論理回路の出力信号を外部回路に並列出
力する出力端子とを有し、信号増幅と論理変換機能とを
統合したことを特徴とする。
増幅回路は、ｎ（自然数）個の単動入力信号を並列に取
り込む入力端子と、入力端子から取り込んだ前記単動入
力信号を各々電気的にアイソレーションして内部回路に
導くｎ個のアイソレーション素子と、入力端子から取り
込んだ単動入力信号を各々分岐入力してｍ（≦ｎ）個の
第１の論理信号を生成し、これを並列に出力する第１の
論理回路と、この第１の論理回路の出力信号を各々電気
的にアイソレーションして並列出力する半導体リレー回
路と、この半導体リレー回路の出力信号に基づいて前記
第１の論理信号と異なる論理のｋ（≦ｍ）個の第２の論
理信号を生成し、これを並列出力する第２の論理回路
と、この第２の論理回路の出力信号を外部回路に並列出
力する出力端子とを有し、信号増幅と論理変換機能とを
統合したことを特徴とする。
【０００６】上記構成において、前記半導体リレー回路
は、例えば前記第１の論理信号を入力してこれを選択的
に出力する複数のＭＯＳ（metal oxide semiconductor
）リーを含んで成るものであり、これにより、簡易に
信号増幅を行うことが可能となる。また、前記第１の論
理回路及び第２の論理回路は、前段回路から導かれた信
号をストラップ配線により任意に組み合わせて論理信号
を生成出力する構成であり、これにより論理変換を容易
に変更することが可能となる。
は、例えば前記第１の論理信号を入力してこれを選択的
に出力する複数のＭＯＳ（metal oxide semiconductor
）リーを含んで成るものであり、これにより、簡易に
信号増幅を行うことが可能となる。また、前記第１の論
理回路及び第２の論理回路は、前段回路から導かれた信
号をストラップ配線により任意に組み合わせて論理信号
を生成出力する構成であり、これにより論理変換を容易
に変更することが可能となる。
【０００７】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【０００８】図１は、本発明の一実施例に係る単動入力
信号用増幅回路の構成図であり、アイソレーション素子
としてフォトカプラを用いるとともに、半導体リレー回
路をＭＯＳリレーを含んで構成した場合の例を示す。
信号用増幅回路の構成図であり、アイソレーション素子
としてフォトカプラを用いるとともに、半導体リレー回
路をＭＯＳリレーを含んで構成した場合の例を示す。
【０００９】図１において、１１〜１ｎは入力端子、２
１〜２ｎはフォトカプラ、３１〜３ｎはフォトカプラ入
力電流制限用抵抗器、４１〜４ｎはフォトカプラ出力プ
ルアップ用抵抗器、５１〜５ｎは信号電流回り込み防止
用ダイオード、６は外部出力部、７はＯＲ論理部、８１
〜８ｎはＭＯＳリレー、９１〜９ｎはＭＯＳリレー入力
電流制限用抵抗器、１０はＡＮＤ論理部、１１１〜１１
ｎは出力端子である。
１〜２ｎはフォトカプラ、３１〜３ｎはフォトカプラ入
力電流制限用抵抗器、４１〜４ｎはフォトカプラ出力プ
ルアップ用抵抗器、５１〜５ｎは信号電流回り込み防止
用ダイオード、６は外部出力部、７はＯＲ論理部、８１
〜８ｎはＭＯＳリレー、９１〜９ｎはＭＯＳリレー入力
電流制限用抵抗器、１０はＡＮＤ論理部、１１１〜１１
ｎは出力端子である。
【００１０】ｎ個の入力端子１１〜１ｎには、各々フォ
トカプラ２１〜２ｎ、フォトカプラ入力電流制限用抵抗
器３１〜３ｎを介して第１の直流電圧（ＤＣ２４Ｖ）が
接続されており、無電圧ＯＮ信号入力時に当該入力端子
につながるフォトカプラがＯＮとなってその二次側（出
力側）が導通し、他方、無電圧ＯＦＦ信号入力時に当該
フォトカプラがＯＦＦとなってフォトカプラが遮断する
ようになっている。
トカプラ２１〜２ｎ、フォトカプラ入力電流制限用抵抗
器３１〜３ｎを介して第１の直流電圧（ＤＣ２４Ｖ）が
接続されており、無電圧ＯＮ信号入力時に当該入力端子
につながるフォトカプラがＯＮとなってその二次側（出
力側）が導通し、他方、無電圧ＯＦＦ信号入力時に当該
フォトカプラがＯＦＦとなってフォトカプラが遮断する
ようになっている。
【００１１】フォトカプラ２１〜２ｎの二次側には、各
々フォトカプラ出力プルアップ用抵抗器４１〜４ｎを介
して第２の直流電圧（ＤＣ５Ｖ）が接続されており、二
次側が導通状態のときに論理”１”、遮断状態のときに
論理”０”の信号が内部回路に導かれるようになってい
る。
々フォトカプラ出力プルアップ用抵抗器４１〜４ｎを介
して第２の直流電圧（ＤＣ５Ｖ）が接続されており、二
次側が導通状態のときに論理”１”、遮断状態のときに
論理”０”の信号が内部回路に導かれるようになってい
る。
【００１２】このような構成の単動入力信号増幅回路で
は、外部から入力端子１１〜１ｎに並列入力された無電
圧ＯＮ／ＯＦＦ信号（単動入力信号）により、該当する
フォトカプラ２１〜２ｎがＯＮ／ＯＦＦし、これら単動
入力信号に対応する論理信号が監視用内部回路へ導かれ
る。これら単動入力信号は、信号電流回り込み防止用ダ
イオード５１〜５ｎを介して外部出力部６にも分岐入力
されており、ここで増幅論理変換されて出力端子１１１
〜１１ｎに出力される。
は、外部から入力端子１１〜１ｎに並列入力された無電
圧ＯＮ／ＯＦＦ信号（単動入力信号）により、該当する
フォトカプラ２１〜２ｎがＯＮ／ＯＦＦし、これら単動
入力信号に対応する論理信号が監視用内部回路へ導かれ
る。これら単動入力信号は、信号電流回り込み防止用ダ
イオード５１〜５ｎを介して外部出力部６にも分岐入力
されており、ここで増幅論理変換されて出力端子１１１
〜１１ｎに出力される。
【００１３】外部出力部６の初段のＯＲ論理部７は、回
路のストラップ配線により任意に複数のＯＲ論理を生成
できるもので、その出力端が各々ＭＯＳリレー８１〜８
ｎの一次側の一端に接続されている。図示の破線は、Ｏ
Ｒ論理の一例を示すものである。各ＭＯＳリレー８１〜
８ｎの一次側の他端には前述の第１の直流電圧が接続さ
れており、無電圧信号がＯＮとなる入力端子につながる
ＯＲ論理出力と導通するＭＯＳリレーのみがＯＮして論
理”１”の信号を後段のＡＮＤ論理部１０に出力するよ
うになっている。
路のストラップ配線により任意に複数のＯＲ論理を生成
できるもので、その出力端が各々ＭＯＳリレー８１〜８
ｎの一次側の一端に接続されている。図示の破線は、Ｏ
Ｒ論理の一例を示すものである。各ＭＯＳリレー８１〜
８ｎの一次側の他端には前述の第１の直流電圧が接続さ
れており、無電圧信号がＯＮとなる入力端子につながる
ＯＲ論理出力と導通するＭＯＳリレーのみがＯＮして論
理”１”の信号を後段のＡＮＤ論理部１０に出力するよ
うになっている。
【００１４】ＡＮＤ論理部１０は、回路のストラップ配
線により任意に複数のＡＮＤ論理を生成できるものであ
る。図示の破線は、ＡＮＤ論理の一例を示すもので、こ
の論理信号が出力端子１１１〜１１ｎを介して外部回路
に導かれる。
線により任意に複数のＡＮＤ論理を生成できるものであ
る。図示の破線は、ＡＮＤ論理の一例を示すもので、こ
の論理信号が出力端子１１１〜１１ｎを介して外部回路
に導かれる。
【００１５】このように、本実施例の単動入力信号用増
幅回路は、外部より入力された無電圧ＯＮ／０ＦＦ信号
を、内部回路用と外部回路用にそれぞれ電気的にアイソ
レーションされた信号増幅を行うと共に、回路のストラ
ップ配線により容易に変更可能なＯＲ論理部７とＡＮＤ
論理部１０を有することにより、信号増幅及び論理変換
機能を統合した安価な回路を実現することができる。
幅回路は、外部より入力された無電圧ＯＮ／０ＦＦ信号
を、内部回路用と外部回路用にそれぞれ電気的にアイソ
レーションされた信号増幅を行うと共に、回路のストラ
ップ配線により容易に変更可能なＯＲ論理部７とＡＮＤ
論理部１０を有することにより、信号増幅及び論理変換
機能を統合した安価な回路を実現することができる。
【００１６】なお、本実施例では、ＭＯＳリレー８１〜
８ｎの前段にＯＲ論理部７を配し、後段にＡＮＤ論理部
１０を配した例について説明したが、これら論理部を逆
にすることもできる。また、本実施例では、入力端子１
１〜１ｎ、フォトカプラ２１〜２ｎ、ＭＯＳリレー８１
〜８ｎ、出力端子１１１〜１１ｎをそれぞれｎ個ずつ配
した例について説明したが、これらの数は必ずしも同一
でなくとも良い。
８ｎの前段にＯＲ論理部７を配し、後段にＡＮＤ論理部
１０を配した例について説明したが、これら論理部を逆
にすることもできる。また、本実施例では、入力端子１
１〜１ｎ、フォトカプラ２１〜２ｎ、ＭＯＳリレー８１
〜８ｎ、出力端子１１１〜１１ｎをそれぞれｎ個ずつ配
した例について説明したが、これらの数は必ずしも同一
でなくとも良い。
【００１７】
【発明の効果】以上の説明から明かなように、本発明の
単動入力信号用増幅回路は、ＭＯＳリレーのような半導
体リレーを用いて外部入力信号を内部回路用と外部回路
用にそれぞれ電気的にアイソレーションされた信号増幅
を行うと共に、回路のストラップ配線により容易に変更
可能な第１の論理部と第２の論理部を有するので、信号
増幅及び論理変換機能が統合され、遠方監視制御装置等
の実装スペースの有効活用が図れる効果がある。また、
論理変換を容易に変更できるため、汎用性に富む単動信
号用増幅回路を実現することができる。
単動入力信号用増幅回路は、ＭＯＳリレーのような半導
体リレーを用いて外部入力信号を内部回路用と外部回路
用にそれぞれ電気的にアイソレーションされた信号増幅
を行うと共に、回路のストラップ配線により容易に変更
可能な第１の論理部と第２の論理部を有するので、信号
増幅及び論理変換機能が統合され、遠方監視制御装置等
の実装スペースの有効活用が図れる効果がある。また、
論理変換を容易に変更できるため、汎用性に富む単動信
号用増幅回路を実現することができる。
【図１】本発明の一実施例に係る単動入力信号用増幅回
路の構成図である。
路の構成図である。
１１〜１ｎ 入力端子 ２１〜２ｎ フォトカプラ ３１〜３ｎ フォトカプラ入力電流制限抵抗器 ４１〜４ｎ フォトカプラ出力電流制限抵抗器 ５１〜５ｎ 信号電流回り込み防止ダイオード ６ 外部出力部 ７ ＯＲ論理部 ８１〜８ｎ ＭＯＳリレー ９１〜９ｎ ＭＯＳリレー入力電流制限抵抗 １０ ＡＮＤ論理部 １１１〜１１ｎ 出力端子
Claims (3)
- 【請求項１】 ｎ（自然数）個の単動入力信号を並列に
取り込む入力端子と、入力端子から取り込んだ前記単動
入力信号を各々電気的にアイソレーションして内部回路
に導くｎ個のアイソレーション素子と、入力端子から取
り込んだ単動入力信号を各々分岐入力してｍ（≦ｎ）個
の第１の論理信号を生成し、これを並列に出力する第１
の論理回路と、この第１の論理回路の出力信号を各々電
気的にアイソレーションして並列出力する半導体リレー
回路と、この半導体リレー回路の出力信号に基づいて前
記第１の論理信号と異なる論理のｋ（≦ｍ）個の第２の
論理信号を生成し、これを並列出力する第２の論理回路
と、この第２の論理回路の出力信号を外部回路に並列出
力する出力端子と、を有することを特徴とする単動入力
信号用増幅回路。 - 【請求項２】 前記半導体リレー回路は、前記第１の論
理信号を入力してこれを選択的に出力する複数のＭＯＳ
リレーを含んで成ることを特徴とする単動入力信号用増
幅回路。 - 【請求項３】 前記第１の論理回路及び第２の論理回路
は、前段回路から導かれた信号をストラップ配線により
任意に組み合わせて論理信号を生成出力する構成である
ことを特徴とする単動入力信号用増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19168294A JPH0865754A (ja) | 1994-08-16 | 1994-08-16 | 単動入力信号用増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19168294A JPH0865754A (ja) | 1994-08-16 | 1994-08-16 | 単動入力信号用増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0865754A true JPH0865754A (ja) | 1996-03-08 |
Family
ID=16278707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19168294A Withdrawn JPH0865754A (ja) | 1994-08-16 | 1994-08-16 | 単動入力信号用増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0865754A (ja) |
-
1994
- 1994-08-16 JP JP19168294A patent/JPH0865754A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960015196A (ko) | 반도체 장치, 및 이 반도체 장치를 이용하는 연산 장치, 신호 변환기 및 신호 처리 시스템 | |
| US6041415A (en) | Field bus arrangement having independent power circuits and control circuits | |
| JPS58172030A (ja) | 広帯域信号の分配装置 | |
| CA2065373A1 (en) | Switching devices | |
| JPH0865754A (ja) | 単動入力信号用増幅回路 | |
| US20030185409A1 (en) | Noise reduction method | |
| JP2968887B2 (ja) | クロスポイントスイッチ | |
| JP3554714B2 (ja) | 蓄電素子の電流遮断回路 | |
| JPH02125518A (ja) | 半導体集積回路 | |
| EP1518322A1 (en) | Fast cascaded class ab output stage with fet devices | |
| JPH079468Y2 (ja) | 信号入力装置 | |
| JPH079448Y2 (ja) | ミューティング回路 | |
| JPH0336097Y2 (ja) | ||
| JPH02212903A (ja) | 出力回路装置 | |
| RU2117381C1 (ru) | Усилитель мощности радиопередатчика | |
| JP2004220358A (ja) | 交流信号切換回路 | |
| IL43332A (en) | Voltage adapting arrangement between switching units of switch circuit series and outer circuits | |
| AU2001279914A1 (en) | Electronic circuit for converting a signal and amplifier incorporating same | |
| SU1748222A1 (ru) | Двухтактный усилитель с защитой | |
| JP2751387B2 (ja) | Ｅｃｌ回路の入力回路 | |
| JPH0519960Y2 (ja) | ||
| JP2503299Y2 (ja) | 電源盤起動制御回路 | |
| JP2510088Y2 (ja) | マトリクススイツチ回路 | |
| JPH10224984A (ja) | 小電力パワー負荷駆動用シーケンサ出力ユニット | |
| JPH0643222A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |