JPH0535889B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置に関し、例えばメモリ
バツクアツプ用ないし駆動用の電池を有する携帯
型のパーソナルコンピユータ等データ端末装置の
形態の情報処理装置に関するものである。

〔従来の技術〕

この種の情報処理装置において、電源スイツチ
によつて直接システムの電源が遮断されるのでは
なく、電源スイツチが切られた事を制御部に通知
し、そのソフトウエアによつてシステムの電源を
切るように構成したものがある。すなわち、この
ような従来の情報処理装置では、電源スイツチが
切られた事を制御部に割込み信号で通知し、制御
部の動作を規定する制御プログラムがその割込み
信号を受け付け、システムの停止に必要な処理を
行つた後にシステムの電源が遮断されるようにし
ていた。

〔発明が解決しようとする問題点〕

しかしながら、このような構成では、装置を動
作させるアプリケーシヨンプログラムにまでは電
源スイツチが切られたことが通知されないので、
例えば次に電源が投入されたときにアプリケーシ
ヨンプログラムを電源遮断時点から継続して実行
させることを所望する場合等において、充分に対
応をとることは極めて困難であつた。

〔問題点を解決するための手段〕

本発明は、かかる問題点を解決して、電源遮断
時に中断したアプリケーシヨンプログラムの実行
を電源の再投入時に直ちに継続できるようにする
ことにより、操作性の高い情報処理装置を提供す
ることを目的とする。

そのため、本発明では、電源スイツチと、該電
源スイツチの状態を検知する検知手段と、電源供
給を停止可能な電源制御手段と、前記電源制御手
段による電源供給の停止に関わりなくデータ保存
が可能な保存手段と、アプリケーシヨンプログラ
ムに従つてデータ処理を行うデータ処理手段と、
当該データ処理の過程で前記電源スイツチのオフ
が検知されたときの割込み処理によつて、前記ア
プリケーシヨンプログラム中に書き込まれた割込
み時処理の登録指示にしたがい、電源再投入時に
前記アプリケーシヨンプログラムのデータ処理継
続を行うためのデータを前記保存手段に格納し、
当該格納後に前記電源制御手段による電源供給の
停止を指令する継続準備手段とを備えたことを特
徴とする。

〔作用〕

すなわち、本発明によれば、アプリケーシヨン
プログラムの実行中に電源スイツチ100がオフと
されたとき、電源再投入時による実行継続を可能
とするために必要なデータを保存してから電源供
給が停止されるので、電源再投入後には速かにデ
ータ処理を継続できることになる。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細か
つ具体的に説明する。

第２図は本発明情報処理装置の一実施例であ
る。ここで、１は第４図ないし第６図示の処理手
順等に従つて各部を制御するマイクロプロセツサ
形態のCPU、２は主記憶であるメインメモリ、
３は補助記憶であるメモリパツクである。４は第
４図等の制御プログラムが置かれるシステムメモ
リであり、ROMで構成される。５は各種データ
入力用のキーを配置したキーボード、６はCRT
やLCD等の表示器、７は第３図につき後述する
電源コントロール回路、８は電源としての電池、
９は電源スイツチ、Ｂは各部１〜７を継続するバ
スラインである。電池で駆動されるコンピユータ
と同じ構成である。

第３図は第２図における電源コントロール回路
７の一構成例である。ここで、１０はCPU１か
らの電源遮断指示信号、１１はトランジスタを含
むワンシヨツトパルス回路、１２は電源制御用フ
リツプフロツプ、１３は電源遮断指示信号を受付
けるフリツプフロツプ、１４は電源をオン／オフ
するトランジスタ、１５はシステムの電源となる
Vcc出力、１６は電源スイツチ９の押下をCPUに
通知する割込み要求信号（IRQ）出力、１７は電
源遮断時にメモリパツク３の内容をバツクアツプ
するための電源ラインである。

第３図において、ワンシヨツトパルス回路１１
は常に動作しており、電源スイツチ９が押される
毎に１個のパルスを発生させ、それを電源制御用
フリツプフロツプ１２とのCK入力端に供給する
とともに、CPU１へのIRQ信号１６として出力
する。

この回路に電池８を接続した時、フリツプフロ
ツプ１２の出力は“０”となり、電源制御用ト
ランジスタ１４はオフとなつている。この状態で
電源スイツチ９を押下すると、ワンシヨツトパル
ス回路１１によりパルスが発生し、これがフリツ
プフロツプ１２のCK入力に送られ、フリツプフ
ロツプ１２の出力が“１”となり、従つてトラ
ンジスタ１４がオンとなるので、システムに電源
Vcc１５が供給される。

次にこの状態で再び電源スイツチ９を押下する
と、ワンシヨツトパルス回路１１が発生するパル
スがフリツプフロツプ１２へ供給されるが、その
Ｄ入力が“１”となつているので出力は変化せ
ず、従つてこのときにはまだシステムにはVcc１
５が供給されている。一方、パルスは割込み要求
信号IRQ１６としてCPU１に転送され、電源ス
イツチ９が押下された事を通知する。

Vcc１５がオンであり、システムが動作してい
る時に、CPU１からの電源遮断指示信号１０が
供給されると、フリツプフロツプ１３のＱ出力お
よびCL入力が“０”となり、従つて出力が
“０”となつてトランジスタ１４がオフし、この
とき始めてVcc１５の供給が停止してシステムの
電源が切れる。

このように、第３図に示す回路を使用すれば、
システムの電源のオン／オフをソフトウエアで管
理ないし制御する事が可能となる。

第４図は本例に係る電源遮断処理手順の一例を
示し、この手順はシステムメモリ４に格納された
ものである。また、第５図は本例に適用可能なア
プリケーシヨンプログラムの処理例、第６図はア
プリケーシヨンプログラムに対する割込み時の処
理例であり、これらは例えば第２図示の装置の起
動時に、不図示の外部記憶よりバスラインＢを介
してメインメモリ２に展開されるもの、あるいは
メモリパツク３の適当な記憶領域に展開されたも
のとすることができる。あるいはさらに、固定の
ものであれば、システムメモリ４と同様ROMに
よつて構成されたメモリに展開されたものであつ
てもよい。

これら図を用いて本実施例の電源遮断時の処理
を説明する。

まず、第２図示の装置の稼動中に電源スイツチ
９が押下され、IRQ信号１６がCPU１に供給さ
れると第４図示の処理が起動され、その時の実行
中のアプリケーシヨンプログラム（第５図）の処
理において割込み時処理が登録されているか否か
を判定する（ステツプS1）。この判定には、例え
ば第２図のメモリパツク３の記憶領域（割込み時
処理登録エリア）を参照することによつて行うこ
とができる。ここで、肯定判定された場合には第
６図示の割込み時処理ルーチンを起動し（ステツ
プS3）、本手順を終了する。

一方、未登録であれば電源遮断処理手順にジヤ
ンプし、適宜のシステム終了処理（ステツプS5）
を行つた後、電源遮断指示信号を第３図示のフリ
ツプフロツプ１３に出力する（ステツプS7）。こ
れによりシステムので電源が遮断される。

割込み時処理（第６図）の登録は、第５図に示
すように、アプリケーシヨンプログラムにおける
重要なデータ処理（ステツプS13）の前に、例え
ば割込み時処理手順を格納した記憶領域の先頭ア
ドレスを割込み時処理登録エリアに格納すること
によつて行うことができる（ステツプS11）。そ
して、重要なデータ処理後にはその登録がキヤン
セルされるようにすればよい（ステツプS15）。

ここで、ステツプS11およびS15の処理は、ユ
ーザが所望するデータ処理の前後におくことがで
きる。このデータ処理としては、例えば、アプリ
ケーシヨンプログラム実行時に操作者がキーボー
ド５を用いて数値情報等を入力し、それに従つて
関連したマスタデータ等を書換えるような処理で
あつてよい。

而して、このような重要データ処理中（ステツ
プS13）にスイツチ９が押下されたときには、第
６図示の割込み時処理において、操作者による入
力情報やそれに基づいて書換えられたデータをメ
モリパツク３内のデータエリアに適切に展開した
り、あるいはさらに必要であれば、スイツチ９押
下時点に実行中のアプリケーシヨンプログラムの
アドレスをプログラムアドレス格納エリアに登録
する（ステツプS21）。メモリパツク３は電池８
によりバツクアツプされているので、電源再投入
時の継続に備えることができる。このような継続
のための処理後には第４図示の電源遮断処理を起
動し（ステツプS23）、手順を終了する。当該起
動に応じてシステムの電源が遮断される態様は前
述の通りである。

なお、本発明は、図示の構成にのみ限られるこ
となく、いかなる形態の情報処理装置にも極めて
有効かつ容易に適用できる。例えば上例では、電
源コントロール回路を第３図示の構成としたが、
電源スイツチがオフとされたことが割込みで制御
部に通知でき、ソフトウエアによつてシステムの
電源が遮断されるものであれば、いかなる構成と
することができるのは勿論である。

また、上例ではメモリバツクアツプおよびシス
テム駆動用に電池８を共用したが、システムの駆
動は商用電源を用いて行うものであつてもよい。

さらに、バツクアツプされるメモリは、RAM
等で構成されたメモリパツクの形態としたが、磁
気的な記憶を行う装置の形態としてもよい。

〔発明の効果〕

以上説明したように、本発明によれば、電源オ
フ時に中断したアプリケーシヨンプログラムの実
行を、電源の再投入時に直ちに継続できるように
なり、以つて操作性の高い情報処理装置を実現で
きる。また、予測できない電源スイツチのオフ時
におけるデータ（電源再投入時の継続処理のため
に必要なデータ）の保存の要否を、アプリケーシ
ヨンプログラムにより自動的に指示することがで
きる。

【図面の簡単な説明】

第１図は本発明の全体構成図、第２図は本発明
情報処理装置の一実施例を示すブロツク図、第３
図は第２図における電源コントロール回路の一構
成例を示す回路図、第４図は第２図示の装置によ
る電源遮断処理手順の一例を示すフローチヤー
ト、第５図は本例に適用可能なアプリケーシヨン
プログラムの一例を示すフローチヤート、第６図
はアプリケーシヨンプログラムに対する中断処理
手順の一例を示すフローチヤートである。 １……CPU、２……メインメモリ、３……メ
モリパツク、４……システムメモリ、５……キー
ボード、６……表示器、７……電源コントロール
回路、８……電池、９……電源スイツチ。

Claims (1)

1. 【特許請求の範囲】 １ 電源スイツチと、 該電源スイツチの状態を検知する検出手段と、 電源供給を停止可能な電源制御手段と、 前記電源制御手段による電源供給の停止に関わ
   りなくデータ保存が可能な保存手段と、 アプリケーシヨンプログラムに従つてデータ処
   理を行うデータ処理手段と、 当該データ処理の過程で前記電源スイツチのオ
   フが検知されたときの割込み処理によつて、前記
   アプリケーシヨンプログラム中に書き込まれた割
   込み時処理の登録指示にしたがい、電源再投入時
   に前記アプリケーシヨンプログラムのデータ処理
   継続を行うためのデータを前記保存手段に格納
   し、当該格納後に前記電源制御手段による電源供
   給の停止を指令する継続準備手段と を具えたことを特徴とする情報処理装置。 ２ 前記継続準備手段は、前記アプリケーシヨン
   プログラム中に割込み時処理が登録されているか
   否かを判定して、それが登録されているときは、
   前記保存手段に前記データを格納させた後に前記
   電源供給の停止を指令し、またそれが登録されて
   いないときは、前記保存手段に前記データを格納
   させずに前記電源供給の停止を指令するものであ
   ることを特徴とする特許請求の範囲第１項に記載
   の情報処理装置。 ３ 前記継続準備手段は、前記アプリケーシヨン
   プログラム中に書き込まれた割込み時処理の登録
   のキヤンセル指示にしたがい、前記保存手段への
   前記データの格納処理をキヤンセルするものであ
   ることを特徴とする特許請求の範囲第１項または
   第２項に記載の情報処理装置。