JPH086844A - メモリシステム、内容アドレスメモリシステムおよびスケジューリングシステムならびにフェッチ方法 - Google Patents
メモリシステム、内容アドレスメモリシステムおよびスケジューリングシステムならびにフェッチ方法Info
- Publication number
- JPH086844A JPH086844A JP7070197A JP7019795A JPH086844A JP H086844 A JPH086844 A JP H086844A JP 7070197 A JP7070197 A JP 7070197A JP 7019795 A JP7019795 A JP 7019795A JP H086844 A JPH086844 A JP H086844A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- memory
- cam
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/16—Analogue secrecy systems; Analogue subscription systems
- H04N7/173—Analogue secrecy systems; Analogue subscription systems with two-way working, e.g. subscriber sending a programme selection signal
- H04N7/17309—Transmission or handling of upstream communications
- H04N7/17336—Handling of requests in head-ends
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/903—Querying
- G06F16/90335—Query processing
- G06F16/90339—Query processing by using parallel associative memories or content-addressable memories
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Databases & Information Systems (AREA)
- Computational Linguistics (AREA)
- Signal Processing (AREA)
- Data Mining & Analysis (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
(57)【要約】
【目的】スケジューリングシステムのための、内容アド
レスメモリを提供し、特にビデオスケジューリングシス
テムの自動化に適した内容アドレスメモリを提供する。 【構成】キー部分と、拡張部分を有する複数のデータブ
ロックを保持し、サーチキーに対応して拡張部分をフェ
ッチするメモリシステムであって、キー部分を内容アド
レスメモリ（ＣＡＭ）に記憶する手段と、拡張部分を別
のメモリに記憶する手段と、ＣＡＭをサーチキーによっ
てサーチした結果、対応するアドレス値を与え、そのア
ドレス値から別のメモリの対応する開始アドレスを生成
し、別のメモリの開始アドレスに記憶されている拡張部
分をフェッチする手段とを備えている。
レスメモリを提供し、特にビデオスケジューリングシス
テムの自動化に適した内容アドレスメモリを提供する。 【構成】キー部分と、拡張部分を有する複数のデータブ
ロックを保持し、サーチキーに対応して拡張部分をフェ
ッチするメモリシステムであって、キー部分を内容アド
レスメモリ（ＣＡＭ）に記憶する手段と、拡張部分を別
のメモリに記憶する手段と、ＣＡＭをサーチキーによっ
てサーチした結果、対応するアドレス値を与え、そのア
ドレス値から別のメモリの対応する開始アドレスを生成
し、別のメモリの開始アドレスに記憶されている拡張部
分をフェッチする手段とを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、メモリ装置に関し、特
に、データベースを保持するために用いられる独立型内
容アドレスメモリシステム(free-standing content add
ressable memory)に関する。
に、データベースを保持するために用いられる独立型内
容アドレスメモリシステム(free-standing content add
ressable memory)に関する。
【０００２】
【従来の技術】データベースに依存するシステムの多く
は、キーイングスキームを用いてデータベースのサーチ
を補助する。データベース内のレコードは、幾分かラン
ダムな順序で記憶され、次いで、インデックスが生成さ
れ、データの一部に基づいて、データベースのレコード
をシーケンスに連結する。このデータの一部は、一般に
キーと呼ばれる。
は、キーイングスキームを用いてデータベースのサーチ
を補助する。データベース内のレコードは、幾分かラン
ダムな順序で記憶され、次いで、インデックスが生成さ
れ、データの一部に基づいて、データベースのレコード
をシーケンスに連結する。このデータの一部は、一般に
キーと呼ばれる。
【０００３】従来のデータ処理システムでは、インデッ
クスの構築およびインデックスファイルに基づいたデー
タのアクセスには多くの処理工程が必要とされる。従っ
て、データを記憶およびアクセスするこの方法は、デー
タが迅速に処理されなければならないリアルタイム処理
環境において適切ではない。さらに、比較的小さなレコ
ードを保持するデータベースでは、インデックスファイ
ルは、データベース自体とほとんど同一の大きさであり
得る。
クスの構築およびインデックスファイルに基づいたデー
タのアクセスには多くの処理工程が必要とされる。従っ
て、データを記憶およびアクセスするこの方法は、デー
タが迅速に処理されなければならないリアルタイム処理
環境において適切ではない。さらに、比較的小さなレコ
ードを保持するデータベースでは、インデックスファイ
ルは、データベース自体とほとんど同一の大きさであり
得る。
【０００４】ビデオスケジューリングにおいては、例え
ば、特定の番組スケジュールは、一度に少しずつ構築さ
れる傾向にある。すなわち、いくつかの番組の放送時間
は他の番組の放送時間前に決定され、ラインナップによ
り頻繁に変化する。この結果、番組時間に関連するデー
タがメモリ内に記憶されるとき、種々の番組の開始およ
び終了時間はランダムな順序でメモリ内に記憶される。
ば、特定の番組スケジュールは、一度に少しずつ構築さ
れる傾向にある。すなわち、いくつかの番組の放送時間
は他の番組の放送時間前に決定され、ラインナップによ
り頻繁に変化する。この結果、番組時間に関連するデー
タがメモリ内に記憶されるとき、種々の番組の開始およ
び終了時間はランダムな順序でメモリ内に記憶される。
【０００５】事実、最も人気のある番組または重要な番
組の放送時間は、番組編成プロセス（program-generati
on process)の初期に決定される傾向にあり、あまり重
要でない番組または短編番組（filler program）は後期
に決定され、頻繁に変更される傾向にある。多くの短い
コマーシャルが主要番組の合間に散在されなければなら
ないときに問題は深刻となる。放送局の多くは、ランダ
ムアクセス自動化テレビテープカートリッジプレーヤを
有し、このプレーヤは、例えば、スケジューリングコン
ピュータから指示を受け取り、任意の順序でシステム内
の特定のテープを再生し得る。
組の放送時間は、番組編成プロセス（program-generati
on process)の初期に決定される傾向にあり、あまり重
要でない番組または短編番組（filler program）は後期
に決定され、頻繁に変更される傾向にある。多くの短い
コマーシャルが主要番組の合間に散在されなければなら
ないときに問題は深刻となる。放送局の多くは、ランダ
ムアクセス自動化テレビテープカートリッジプレーヤを
有し、このプレーヤは、例えば、スケジューリングコン
ピュータから指示を受け取り、任意の順序でシステム内
の特定のテープを再生し得る。
【０００６】
【発明が解決しようとする課題】このようなシステムを
自動化するためには、所望の同定された番組選択がその
開始および終了時間と共にデータベース内に配置されな
ければならず、現在の時間と、データベース内の各番組
の開始時間および終了時間とを頻繁に比較しなければな
らない。従来のコンピュータ化スケジューリングシステ
ムは、上記のようなインデックス化されたデータベース
を用いるか、または必要な時間毎に、すべてのデータベ
ータベースエントリを連続してサーチしなければならな
い。大量のエントリが存在するならば、多くのサーチ時
間がかかり、比較している間は、スケジューリングコン
ピュータの動作が優先使用される。この優先使用によ
り、直前のスケジュール変更の実施が遅れる。なぜな
ら、スケジューリングコンピュータは、次にスケジュー
ルされた事象をサーチしている間に、データベースに情
報を加えたり、または既存のスケジュールを検討するた
めには使用できないからである。
自動化するためには、所望の同定された番組選択がその
開始および終了時間と共にデータベース内に配置されな
ければならず、現在の時間と、データベース内の各番組
の開始時間および終了時間とを頻繁に比較しなければな
らない。従来のコンピュータ化スケジューリングシステ
ムは、上記のようなインデックス化されたデータベース
を用いるか、または必要な時間毎に、すべてのデータベ
ータベースエントリを連続してサーチしなければならな
い。大量のエントリが存在するならば、多くのサーチ時
間がかかり、比較している間は、スケジューリングコン
ピュータの動作が優先使用される。この優先使用によ
り、直前のスケジュール変更の実施が遅れる。なぜな
ら、スケジューリングコンピュータは、次にスケジュー
ルされた事象をサーチしている間に、データベースに情
報を加えたり、または既存のスケジュールを検討するた
めには使用できないからである。
【０００７】各サーチ時間は、隣接する開始と終了との
間の最小時間増加量を増加させる。コマーシャルの中に
は１0数秒ほどの短いもの、またはさらに短い持続時間
のものも考えられるので、最小時間増加量が増えること
は不都合である。このような制御システムに最小時間イ
ンターバルまたは増加分を有することは望ましくはな
い。なぜなら、これによってオペレータに対するシステ
ムの柔軟性が減少するからである。
間の最小時間増加量を増加させる。コマーシャルの中に
は１0数秒ほどの短いもの、またはさらに短い持続時間
のものも考えられるので、最小時間増加量が増えること
は不都合である。このような制御システムに最小時間イ
ンターバルまたは増加分を有することは望ましくはな
い。なぜなら、これによってオペレータに対するシステ
ムの柔軟性が減少するからである。
【０００８】例えば、IEEEから出版されているCOMPUTER
の1989年７月号の51〜63頁、ChisvinらによるContent-A
dressable and Associative Memory: Alternatives to
theUbiquitous RAM、およびIEEE Microの1992年12月号
の68〜77頁、StormanらによるA General-Purpose CMOS
Associative Processor IC and Systemの文献に記載さ
れているように、内容アドレスメモリ（CAM）は、従来
のランダムアクセスメモリのシーケンシャルアクセスの
制限を回避することが知られている。Stormanらの文献
に指摘されているように、ワードヒットおよびワード長
を考慮すると、汎用内容アドレスメモリは存在しない。
映像または音響プログラミングの制御に用いられるCAM
システムが望まれる。
の1989年７月号の51〜63頁、ChisvinらによるContent-A
dressable and Associative Memory: Alternatives to
theUbiquitous RAM、およびIEEE Microの1992年12月号
の68〜77頁、StormanらによるA General-Purpose CMOS
Associative Processor IC and Systemの文献に記載さ
れているように、内容アドレスメモリ（CAM）は、従来
のランダムアクセスメモリのシーケンシャルアクセスの
制限を回避することが知られている。Stormanらの文献
に指摘されているように、ワードヒットおよびワード長
を考慮すると、汎用内容アドレスメモリは存在しない。
映像または音響プログラミングの制御に用いられるCAM
システムが望まれる。
【０００９】本発明はこのような現状に鑑みてなされた
ものであり、本発明の目的は、キー部分と拡張部分とを
保持し、サーチキーとキー部分との一致に応答して拡張
部分を読み出す内容アドレスメモリシステムおよびメモ
リのフェッチ方法を提供することにある。
ものであり、本発明の目的は、キー部分と拡張部分とを
保持し、サーチキーとキー部分との一致に応答して拡張
部分を読み出す内容アドレスメモリシステムおよびメモ
リのフェッチ方法を提供することにある。
【００１０】本発明の他の目的は、予め設定されたシー
ケンスにおける所定のイベントセットを実行するスケジ
ューリングシステムを提供することである。
ケンスにおける所定のイベントセットを実行するスケジ
ューリングシステムを提供することである。
【００１１】
【課題を解決するための手段】本発明は、キー部分と拡
張部分とを有するデータベース用データを保持する、独
立型内容アドレスメモリに関する。拡張データは、デー
タのキー部分に一致するかまたは関連する、サーチキー
に応答してアクセスされ得る。キー部分は、従来のＣＡ
Ｍに保持され、拡張データ部分は、従来のランダムアク
セスメモリ（ＲＡＭ）に保持される。
張部分とを有するデータベース用データを保持する、独
立型内容アドレスメモリに関する。拡張データは、デー
タのキー部分に一致するかまたは関連する、サーチキー
に応答してアクセスされ得る。キー部分は、従来のＣＡ
Ｍに保持され、拡張データ部分は、従来のランダムアク
セスメモリ（ＲＡＭ）に保持される。
【００１２】本発明の１つの局面によると、拡張データ
は、それぞれが開始アドレスによって識別されるＲＡＭ
内のセグメントに配置される。
は、それぞれが開始アドレスによって識別されるＲＡＭ
内のセグメントに配置される。
【００１３】本発明の１つの実施態様では、各データベ
ースレコードは、いくつかのマルチビットワードにわた
り、ＣＡＭはこのようなワードを１つ記憶し、従来のＲ
ＡＭは各データベースに関連する残りのワードを記憶す
る。内容アドレスメモリ部分のワードのそれぞれは、Ｃ
ＡＭワードアドレスによって識別される。キー部分と拡
張部分とを有するメモリに書き込まれるデータを受け取
り、選択されたアドレスにおいて、データのキー部分を
内容アドレスメモリに書き込み、キー部分が内容アドレ
スメモリに書き込まれる選択されたアドレスから得られ
るランダムアクセスメモリのセグメントにデータの拡張
部分を書き込む、書込み配置は、ランダムアクセスメモ
リおよび内容アドレスメモリに連結される。
ースレコードは、いくつかのマルチビットワードにわた
り、ＣＡＭはこのようなワードを１つ記憶し、従来のＲ
ＡＭは各データベースに関連する残りのワードを記憶す
る。内容アドレスメモリ部分のワードのそれぞれは、Ｃ
ＡＭワードアドレスによって識別される。キー部分と拡
張部分とを有するメモリに書き込まれるデータを受け取
り、選択されたアドレスにおいて、データのキー部分を
内容アドレスメモリに書き込み、キー部分が内容アドレ
スメモリに書き込まれる選択されたアドレスから得られ
るランダムアクセスメモリのセグメントにデータの拡張
部分を書き込む、書込み配置は、ランダムアクセスメモ
リおよび内容アドレスメモリに連結される。
【００１４】本発明の他の局面において、ＲＡＭ内のデ
ータは、サーチキーをＣＡＭに与え、ＣＡＭ内のデータ
の少なくとも一部を同時にサーチして、サーチキーの少
なくとも一部と一致するエントリを識別することによっ
て読み出され得る。このようなエントリがすべて識別さ
れると、これらのアドレスが、サーチキーに対応するデ
ータベース内の拡張データエントリのすべてがホストプ
ロセッサに連続して与えられるように、順々に与えられ
る。
ータは、サーチキーをＣＡＭに与え、ＣＡＭ内のデータ
の少なくとも一部を同時にサーチして、サーチキーの少
なくとも一部と一致するエントリを識別することによっ
て読み出され得る。このようなエントリがすべて識別さ
れると、これらのアドレスが、サーチキーに対応するデ
ータベース内の拡張データエントリのすべてがホストプ
ロセッサに連続して与えられるように、順々に与えられ
る。
【００１５】本発明のさらに他の局面によると、ＣＡＭ
のエントリは、データベース内のデータが、サーチ動作
に影響を与えうるクラスに機能的に限定され得るように
するセル制御ビットを有し得る。
のエントリは、データベース内のデータが、サーチ動作
に影響を与えうるクラスに機能的に限定され得るように
するセル制御ビットを有し得る。
【００１６】本発明の特定の実施態様では、ビデオまた
はケーブルテレビスケジューリングシステムにおいて応
用される。
はケーブルテレビスケジューリングシステムにおいて応
用される。
【００１７】本発明によるメモリシステムは、複数のデ
ータブロックを保持し、それぞれの該データブロックが
キー部分と拡張部分とを含み、サーチキーに対応してメ
モリから該データブロックの該拡張部分をフェッチする
メモリシステムであって、該システムは、各データブロ
ックの該キー部分を内容アドレスメモリ（ＣＡＭ）の各
所定アドレスに記憶する手段と、各該データブロックの
各該拡張部を、別のメモリの、該各所定のアドレスから
生成されるアドレスに記憶する手段と、該サーチキーを
用いて該ＣＡＭをサーチし、ここで、該サーチが成功す
ると、該ＣＡＭが該サーチキーに対応するアドレス値を
与え、該ＣＡＭによって与えられる該アドレス値からの
該別のメモリ内の開始アドレス値を生成し、該別のメモ
リの該開始アドレスに記憶される、各該データブロック
の該拡張データ部分をフェッチする手段と、を有してお
り、そのことにより上記目的が達成される。
ータブロックを保持し、それぞれの該データブロックが
キー部分と拡張部分とを含み、サーチキーに対応してメ
モリから該データブロックの該拡張部分をフェッチする
メモリシステムであって、該システムは、各データブロ
ックの該キー部分を内容アドレスメモリ（ＣＡＭ）の各
所定アドレスに記憶する手段と、各該データブロックの
各該拡張部を、別のメモリの、該各所定のアドレスから
生成されるアドレスに記憶する手段と、該サーチキーを
用いて該ＣＡＭをサーチし、ここで、該サーチが成功す
ると、該ＣＡＭが該サーチキーに対応するアドレス値を
与え、該ＣＡＭによって与えられる該アドレス値からの
該別のメモリ内の開始アドレス値を生成し、該別のメモ
リの該開始アドレスに記憶される、各該データブロック
の該拡張データ部分をフェッチする手段と、を有してお
り、そのことにより上記目的が達成される。
【００１８】本発明による内容アドレスメモリシステム
は、キー部分と拡張部分とを有するデータを書き込み、
該データの該キー部分に関連したサーチキーに応答し
て、該拡張部分を読み出す内容アドレスメモリシステム
であって、該システムは、各データが位置アドレスによ
って識別されるアドレス指定可能なランダムアクセスメ
モリ部分と、ワードに構成される複数のメモリデータを
含む内容アドレスメモリ部分であって、該内容アドレス
メモリ部分の該ワードのそれぞれが、ＣＡＭワードアド
レスによって識別される、内容アドレスメモリ部分と、
該内容アドレスメモリの選択されたアドレスに、該デー
タの該キー部分を書き込み、該アドレス指定可能なラン
ダムアクセスメモリの、該キー部分が該内容アドレスメ
モリに書き込まれる該選択されたアドレスに対応するセ
グメントアドレスで開始する該ランダムアクセスメモリ
のデータのセグメントに、該ランダムアクセスメモリ
に、該データの該拡張部分を書き込む、該ランダムアク
セスメモリと該内容アドレスメモリとに連結された書込
み手段と、該ランダムアクセスメモリからのデータを検
索する、該ランダムアクセスメモリと該内容アドレスメ
モリとに連結された読出し手段とを有し、該読出し手段
が、該データの該キー部分とサーチキーの少なくとも一
部との間の一致のために、該データの該キー部分が記憶
される該内容アドレスメモリの該データの少なくとも一
部を同時にサーチし、一致が見いだされる該内容アドレ
スメモリの該選択されたアドレスの少なくとも１つのア
ドレスを識別し、該識別されたアドレスを出力アドレス
値として与える手段と、一致が見いだされる該内容アド
レスメモリの該選択されたアドレスの該１つの該アドレ
スで開始する該ランダムアクセスメモリのデータの該セ
グメントのアドレス指定する手段と、該サーチキーの該
一部と一致した該キー部分と関連した該拡張データを読
み出す手段とを有しており、そのことにより上記目的が
達成される。
は、キー部分と拡張部分とを有するデータを書き込み、
該データの該キー部分に関連したサーチキーに応答し
て、該拡張部分を読み出す内容アドレスメモリシステム
であって、該システムは、各データが位置アドレスによ
って識別されるアドレス指定可能なランダムアクセスメ
モリ部分と、ワードに構成される複数のメモリデータを
含む内容アドレスメモリ部分であって、該内容アドレス
メモリ部分の該ワードのそれぞれが、ＣＡＭワードアド
レスによって識別される、内容アドレスメモリ部分と、
該内容アドレスメモリの選択されたアドレスに、該デー
タの該キー部分を書き込み、該アドレス指定可能なラン
ダムアクセスメモリの、該キー部分が該内容アドレスメ
モリに書き込まれる該選択されたアドレスに対応するセ
グメントアドレスで開始する該ランダムアクセスメモリ
のデータのセグメントに、該ランダムアクセスメモリ
に、該データの該拡張部分を書き込む、該ランダムアク
セスメモリと該内容アドレスメモリとに連結された書込
み手段と、該ランダムアクセスメモリからのデータを検
索する、該ランダムアクセスメモリと該内容アドレスメ
モリとに連結された読出し手段とを有し、該読出し手段
が、該データの該キー部分とサーチキーの少なくとも一
部との間の一致のために、該データの該キー部分が記憶
される該内容アドレスメモリの該データの少なくとも一
部を同時にサーチし、一致が見いだされる該内容アドレ
スメモリの該選択されたアドレスの少なくとも１つのア
ドレスを識別し、該識別されたアドレスを出力アドレス
値として与える手段と、一致が見いだされる該内容アド
レスメモリの該選択されたアドレスの該１つの該アドレ
スで開始する該ランダムアクセスメモリのデータの該セ
グメントのアドレス指定する手段と、該サーチキーの該
一部と一致した該キー部分と関連した該拡張データを読
み出す手段とを有しており、そのことにより上記目的が
達成される。
【００１９】また、前記読出し手段が、データの前記セ
グメントの開始アドレスを受け取り、該開始アドレスで
開始するデータの該セグメント内の複数のアドレスを決
定する、前記ランダムアクセスメモリに連結した拡張ア
ドレスカウンティング手段を有していてもよい。
グメントの開始アドレスを受け取り、該開始アドレスで
開始するデータの該セグメント内の複数のアドレスを決
定する、前記ランダムアクセスメモリに連結した拡張ア
ドレスカウンティング手段を有していてもよい。
【００２０】また、前記開始アドレスが、Ｎ個のゼロ値
ビット（Ｎは整数）、を前記出力アドレス値の下位ビッ
ト位置に結合することによって得られ、前記セグメント
内の前記複数のアドレス値が、前記開始アドレス値を２
N−１倍増加させることによって決定されてもよい。
ビット（Ｎは整数）、を前記出力アドレス値の下位ビッ
ト位置に結合することによって得られ、前記セグメント
内の前記複数のアドレス値が、前記開始アドレス値を２
N−１倍増加させることによって決定されてもよい。
【００２１】本発明のフェッチ方法は、キー部分と拡張
部分とを有するデータブロックをメモリ書き込み、サー
チキーに応答してメモリから前記データの該拡張部分を
フェッチする方法であって、該方法は、該データブロッ
クの該キー部分を、内容アドレスメモリ（ＣＡＭ）の所
定のアドレスに記憶するステップと、該データの該拡張
部分を別のメモリの該所定のアドレスから得られるアド
レスに記憶するステップと、該サーチキーを用いて該Ｃ
ＡＭをサーチするステップであって、該サーチキーが該
キー部分と一致するときに、該ＣＡＭが、該所定のアド
レスを与えるステップと、該ＣＡＭによって与えられる
該所定のアドレスから、該別のメモリにおける開始アド
レス値を生成するステップと、該別のメモリの該開始ア
ドレス値に記憶される該拡張データ値をフェッチするス
テップと、を包含しており、そのことにより上記目的が
達成される。
部分とを有するデータブロックをメモリ書き込み、サー
チキーに応答してメモリから前記データの該拡張部分を
フェッチする方法であって、該方法は、該データブロッ
クの該キー部分を、内容アドレスメモリ（ＣＡＭ）の所
定のアドレスに記憶するステップと、該データの該拡張
部分を別のメモリの該所定のアドレスから得られるアド
レスに記憶するステップと、該サーチキーを用いて該Ｃ
ＡＭをサーチするステップであって、該サーチキーが該
キー部分と一致するときに、該ＣＡＭが、該所定のアド
レスを与えるステップと、該ＣＡＭによって与えられる
該所定のアドレスから、該別のメモリにおける開始アド
レス値を生成するステップと、該別のメモリの該開始ア
ドレス値に記憶される該拡張データ値をフェッチするス
テップと、を包含しており、そのことにより上記目的が
達成される。
【００２２】また、コマンドを介在することなく、前記
データブロックが信号コマンドとして、前記ＣＡＭおよ
び前記別のメモリに与えられてもよい。
データブロックが信号コマンドとして、前記ＣＡＭおよ
び前記別のメモリに与えられてもよい。
【００２３】また、前記ＣＡＭおよび前記別のメモリに
与えられる前記データブロックが、データベースレコー
ドであってもよい。
与えられる前記データブロックが、データベースレコー
ドであってもよい。
【００２４】本発明のスケジューリングシステムは、予
め設定されたシーケンスにおける所定の事象のセットを
実行するスケジューリングシステムであって、スケジュ
ールされる該事象に関する情報を受け取るスケジューリ
ングコンピュータであって、ここで、該事象に関する情
報が、該予め設定されたシーケンスとは異なる順序で受
け取られ、各事象に関して受け取られた情報が、該予め
設定されたシーケンスにおいて該事象がいつ発生するか
を示す時間データ値を含む、スケジューリングコンピュ
ータと、該スケジューリングコンピュータに連結された
内容アドレスメモリシステムとを有し、該内容アドレス
メモリシステムが、該時間データを内容アドレスメモリ
（ＣＡＭ）の所定のアドレスに記憶し、該情報を補助メ
モリの該所定のアドレスから決定される対応アドレスに
記憶する手段と、該スケジューリングコンピュータか
ら、該所定の事象のセットが実行されている間に生成さ
れる、別の時間データ値を受け取り、受け取られた該別
の時間データ値と一致するすべての時間データ値の該Ｃ
ＡＭ内のアドレス値を戻す手段と、該戻されたアドレス
値に応答し、該補助メモリの該対応アドレスを決定し、
該対応アドレスに記憶された該情報をフェッチする手段
と、該フェッチされた手段を該スケジューリングコンピ
ュータに与える手段と、該フェッチされた情報に応答し
て、該フェッチされた情報によって示される該事象を実
行する手段とを有しており、そのことにより上記目的が
達成される。
め設定されたシーケンスにおける所定の事象のセットを
実行するスケジューリングシステムであって、スケジュ
ールされる該事象に関する情報を受け取るスケジューリ
ングコンピュータであって、ここで、該事象に関する情
報が、該予め設定されたシーケンスとは異なる順序で受
け取られ、各事象に関して受け取られた情報が、該予め
設定されたシーケンスにおいて該事象がいつ発生するか
を示す時間データ値を含む、スケジューリングコンピュ
ータと、該スケジューリングコンピュータに連結された
内容アドレスメモリシステムとを有し、該内容アドレス
メモリシステムが、該時間データを内容アドレスメモリ
（ＣＡＭ）の所定のアドレスに記憶し、該情報を補助メ
モリの該所定のアドレスから決定される対応アドレスに
記憶する手段と、該スケジューリングコンピュータか
ら、該所定の事象のセットが実行されている間に生成さ
れる、別の時間データ値を受け取り、受け取られた該別
の時間データ値と一致するすべての時間データ値の該Ｃ
ＡＭ内のアドレス値を戻す手段と、該戻されたアドレス
値に応答し、該補助メモリの該対応アドレスを決定し、
該対応アドレスに記憶された該情報をフェッチする手段
と、該フェッチされた手段を該スケジューリングコンピ
ュータに与える手段と、該フェッチされた情報に応答し
て、該フェッチされた情報によって示される該事象を実
行する手段とを有しており、そのことにより上記目的が
達成される。
【００２５】
【作用】本発明によれば、キー部分と拡張部分とを有す
るデータを書き込み、サーチキーと該データのキー部分
との一致に応答して拡張部分を読み出す内容アドレスメ
モリ（ＣＡＭ）システムが実現される。本発明のＣＡＭ
システムは、セグメントで構成される、従来のアドレス
指定可能なＲＡＭを有する。各セグメントは、開始アド
レスによって識別される。ＣＡＭシステムはまた、ワー
ドで構成されるＣＡＭを有する。それぞれのＣＡＭのワ
ードは、ＣＡＭアドレスによって識別される。
るデータを書き込み、サーチキーと該データのキー部分
との一致に応答して拡張部分を読み出す内容アドレスメ
モリ（ＣＡＭ）システムが実現される。本発明のＣＡＭ
システムは、セグメントで構成される、従来のアドレス
指定可能なＲＡＭを有する。各セグメントは、開始アド
レスによって識別される。ＣＡＭシステムはまた、ワー
ドで構成されるＣＡＭを有する。それぞれのＣＡＭのワ
ードは、ＣＡＭアドレスによって識別される。
【００２６】メモリに書き込まれるデータは、キー部分
と拡張データ部分とを有する。データのキー部分は、Ｃ
ＡＭの選択されたアドレスに書き込まれ、拡張データ部
分は、選択されたアドレスから決定されるアドレスで開
始するＲＡＭのセグメントに書き込まれる。ＲＡＭ内の
データは、サーチキーによってＣＡＭをサーチし、ＣＡ
Ｍ内で見いだされた一致するエントリのアドレスを用い
て生成されたランダムアクセスメモリのアドレス値によ
って読み出される。ランダムアクセスメモリは、アドレ
ス指定された一致するエントリのそれぞれに関連した拡
張データをフェッチする。
と拡張データ部分とを有する。データのキー部分は、Ｃ
ＡＭの選択されたアドレスに書き込まれ、拡張データ部
分は、選択されたアドレスから決定されるアドレスで開
始するＲＡＭのセグメントに書き込まれる。ＲＡＭ内の
データは、サーチキーによってＣＡＭをサーチし、ＣＡ
Ｍ内で見いだされた一致するエントリのアドレスを用い
て生成されたランダムアクセスメモリのアドレス値によ
って読み出される。ランダムアクセスメモリは、アドレ
ス指定された一致するエントリのそれぞれに関連した拡
張データをフェッチする。
【００２７】本発明の別の実施態様において、上記ＣＡ
Ｍシステムは、ケーブルテレビスケジューリングシステ
ムにおいてテレビ番組のデータべースを保持するのに用
いることができる。
Ｍシステムは、ケーブルテレビスケジューリングシステ
ムにおいてテレビ番組のデータべースを保持するのに用
いることができる。
【００２８】
【実施例】本発明によるデータベース用の情報またはデ
ータは、２種類のワード、すなわち、３２ビットなどの
固定数のビットを有するCOMMANDワード、および３２ビ
ットなどの固定数のビットをそれぞれが有する１個以上
のEXTENDED DATAワードによって伝送される。COMMANDワ
ードと、EXTENDED DATAワード群との各組み合わせによ
りデータベースにレコードが構成される。このレコード
において、種々のフィールドが定義される。
ータは、２種類のワード、すなわち、３２ビットなどの
固定数のビットを有するCOMMANDワード、および３２ビ
ットなどの固定数のビットをそれぞれが有する１個以上
のEXTENDED DATAワードによって伝送される。COMMANDワ
ードと、EXTENDED DATAワード群との各組み合わせによ
りデータベースにレコードが構成される。このレコード
において、種々のフィールドが定義される。
【００２９】レコードは、メモリ中に記憶され、データ
ベースからメモリに対してコマンドを発行することによ
り取り出される。コマンドには１つの３２ビットワード
が用いられる。コマンドがレコードをメモリに記憶する
ためのものであるとき、レコードを構成するEXTENDED D
ATAワードは、COMMANDワードの直後にメモリに与えられ
る。一般に、COMMANDワードは、ＣＡＭシステムの内容
アドレス指定可能な部分と関連して処理され、種々のCO
MMANDワードと関連したEXTENDED DATAワードは、従来通
りにアドレス指定されたランダムアクセスメモリ（ＲＡ
Ｍ）に記憶される。以下、さらに詳細を説明する。
ベースからメモリに対してコマンドを発行することによ
り取り出される。コマンドには１つの３２ビットワード
が用いられる。コマンドがレコードをメモリに記憶する
ためのものであるとき、レコードを構成するEXTENDED D
ATAワードは、COMMANDワードの直後にメモリに与えられ
る。一般に、COMMANDワードは、ＣＡＭシステムの内容
アドレス指定可能な部分と関連して処理され、種々のCO
MMANDワードと関連したEXTENDED DATAワードは、従来通
りにアドレス指定されたランダムアクセスメモリ（ＲＡ
Ｍ）に記憶される。以下、さらに詳細を説明する。
【００３０】図１は、一般に上記のように動作する、本
発明による構造(architecture)を有する内容アドレスメ
モリシステム１の模式的なブロック図である。図１にお
いて、記憶されるべきデータは、３６ビット外部データ
入力／出力（ＥＤＩＯ）バス１２を介して、双方向バッ
ファ１0（Ｕ１とも呼ばれる）の入力／出力（Ｉ／Ｏ）
ポートでホストプロセッサから受け取られ、記憶装置か
ら検索されたデータは、ＥＤＩＯバス１２を介してホス
トプロセッサに結合される。バッファ１０は、メモリシ
ステムを出入りするデータの一時的な記憶部である。
発明による構造(architecture)を有する内容アドレスメ
モリシステム１の模式的なブロック図である。図１にお
いて、記憶されるべきデータは、３６ビット外部データ
入力／出力（ＥＤＩＯ）バス１２を介して、双方向バッ
ファ１0（Ｕ１とも呼ばれる）の入力／出力（Ｉ／Ｏ）
ポートでホストプロセッサから受け取られ、記憶装置か
ら検索されたデータは、ＥＤＩＯバス１２を介してホス
トプロセッサに結合される。バッファ１０は、メモリシ
ステムを出入りするデータの一時的な記憶部である。
【００３１】図１のバス１２を介して与えられる各32ビ
ットCOMMANDワードによって伝送される情報は、実行さ
れる機能に応じて、（ａ）コマンド、（ｂ）サーチキ
ー、（ｃ）データマスク、および（ｄ）アドレスの４つ
のおおまかなグループの１つに分類され得る。EXTENDED
DATAワードによって伝送されるデータは、（ｅ）拡張
情報である。
ットCOMMANDワードによって伝送される情報は、実行さ
れる機能に応じて、（ａ）コマンド、（ｂ）サーチキ
ー、（ｃ）データマスク、および（ｄ）アドレスの４つ
のおおまかなグループの１つに分類され得る。EXTENDED
DATAワードによって伝送されるデータは、（ｅ）拡張
情報である。
【００３２】一般に、COMMANDワードはそれぞれ３つの
フィールドを含み、そのフィールドは、コマンドコー
ド、サーチキー、データマスク、およびアドレス情報の
少なくとも２つを伝送する。COMMANDワード内の情報
は、構造中の内容アドレス指定可能な部分と関連して処
理される。次に、COMMANDワード内のＣＡＭ情報は、そ
のアドレスによって、関連したＲＡＭ内に記憶された拡
張情報の固定サイズセグメントの開始アドレスを同定す
る。ＣＡＭに与えられる各COMMANDワードは、その最上
位のバイト位置において、８ビットコマンド（ＣＭＤ）
コードを有する。
フィールドを含み、そのフィールドは、コマンドコー
ド、サーチキー、データマスク、およびアドレス情報の
少なくとも２つを伝送する。COMMANDワード内の情報
は、構造中の内容アドレス指定可能な部分と関連して処
理される。次に、COMMANDワード内のＣＡＭ情報は、そ
のアドレスによって、関連したＲＡＭ内に記憶された拡
張情報の固定サイズセグメントの開始アドレスを同定す
る。ＣＡＭに与えられる各COMMANDワードは、その最上
位のバイト位置において、８ビットコマンド（ＣＭＤ）
コードを有する。
【００３３】コマンドコードは、メモリシステムによっ
て実行されるべき機能を特定する。すなわち、内容アド
レスメモリ内にすでに記憶されている情報と比較して、
内容アドレスメモリ内に情報を記憶すべきか、またはメ
モリシステムの動作を改変するために情報を用いるかを
特定する。コマンドコードはまた、COMMANDワードの他
のフィールドを復号化するのに役立つ。コマンドコード
の他に、各COMMANDワードは、下位の２バイト内に、第
２フィールドを含む。この第２フィールドは、（ｉ）デ
ータキー（DATA KEY）、（ｉｉ）マスクキー（MASK KE
Y)、または（ｉｉｉ）サーチキー（SEARCH KEY）であ
る。フィールドがMASK KEYを保持する場合、MASK KEY
は、ＣＡＭ６２のマスクレジスタに転送される。フィー
ルドがSEARCH KEYを保持する場合、ＣＡＭ６２内のデー
タを検索するためにキーが用いられる。フィールドがDA
TA KEYを保持する場合、キーはＣＡＭ６２内に記憶され
る。コマンドおよびキー部分の他に、ＣＡＭ６２にデー
タを記憶するCOMMANDは、サーチキーが記憶されている
ＣＡＭ内の位置を特定するＣＡＭアドレスを含む。
て実行されるべき機能を特定する。すなわち、内容アド
レスメモリ内にすでに記憶されている情報と比較して、
内容アドレスメモリ内に情報を記憶すべきか、またはメ
モリシステムの動作を改変するために情報を用いるかを
特定する。コマンドコードはまた、COMMANDワードの他
のフィールドを復号化するのに役立つ。コマンドコード
の他に、各COMMANDワードは、下位の２バイト内に、第
２フィールドを含む。この第２フィールドは、（ｉ）デ
ータキー（DATA KEY）、（ｉｉ）マスクキー（MASK KE
Y)、または（ｉｉｉ）サーチキー（SEARCH KEY）であ
る。フィールドがMASK KEYを保持する場合、MASK KEY
は、ＣＡＭ６２のマスクレジスタに転送される。フィー
ルドがSEARCH KEYを保持する場合、ＣＡＭ６２内のデー
タを検索するためにキーが用いられる。フィールドがDA
TA KEYを保持する場合、キーはＣＡＭ６２内に記憶され
る。コマンドおよびキー部分の他に、ＣＡＭ６２にデー
タを記憶するCOMMANDは、サーチキーが記憶されている
ＣＡＭ内の位置を特定するＣＡＭアドレスを含む。
【００３４】図３は、双方向Ｉ／Ｏバッファ１０として
使用するのに適切な回路のブロック図である。図１およ
び図３を参照すると、図１の３６ビットＥＤＩＯバス１
２のビット線のうち４本が制御線であり、残りの３２ビ
ット線がデータ用である。３６ビットバス１２の４本の
制御ビット線のうち２本、すなわち、制御線１２ｄおよ
び１２ｂは、HOST READおよびHOST WRITEとしてそれぞ
れ指定された入力制御信号用に用いられる。他の２本の
制御線、すなわち、制御線１２ｅおよび１２ｃは、OUTP
UT READYおよびINPUT FULLとしてそれぞれ指定された出
力制御信号を伝送する。簡略化するために、制御線自身
は、それらが伝送する信号の名前で命名される。３６ビ
ットバス１２の残りの３２ビットは、上記のCOMMANDお
よびEXTENDED DATAワードを含むデータを伝送するため
に利用される。
使用するのに適切な回路のブロック図である。図１およ
び図３を参照すると、図１の３６ビットＥＤＩＯバス１
２のビット線のうち４本が制御線であり、残りの３２ビ
ット線がデータ用である。３６ビットバス１２の４本の
制御ビット線のうち２本、すなわち、制御線１２ｄおよ
び１２ｂは、HOST READおよびHOST WRITEとしてそれぞ
れ指定された入力制御信号用に用いられる。他の２本の
制御線、すなわち、制御線１２ｅおよび１２ｃは、OUTP
UT READYおよびINPUT FULLとしてそれぞれ指定された出
力制御信号を伝送する。簡略化するために、制御線自身
は、それらが伝送する信号の名前で命名される。３６ビ
ットバス１２の残りの３２ビットは、上記のCOMMANDお
よびEXTENDED DATAワードを含むデータを伝送するため
に利用される。
【００３５】図１のメモリシステムと交信するために
は、３２ビットCOMMANDデータワードは、ＥＤＩＯバス
１２の３２ビットデータ部分にロードされ、HOST WRITE
制御線は、HOST WRITE制御線１２ｂを論理ハイ状態すな
わち論理ハイレベル（論理１）を論理ローレベル（論理
０）に切り替えるための信号を用いることによってアサ
ート(assert)される。この切り替えにより、ＥＤＩＯバ
ス１２上の３２データビットは、バッファ１０に転送さ
れる。本発明の例示的な実施態様では、バッファ１０
は、２５６の３２ビットワードの容量を有する。
は、３２ビットCOMMANDデータワードは、ＥＤＩＯバス
１２の３２ビットデータ部分にロードされ、HOST WRITE
制御線は、HOST WRITE制御線１２ｂを論理ハイ状態すな
わち論理ハイレベル（論理１）を論理ローレベル（論理
０）に切り替えるための信号を用いることによってアサ
ート(assert)される。この切り替えにより、ＥＤＩＯバ
ス１２上の３２データビットは、バッファ１０に転送さ
れる。本発明の例示的な実施態様では、バッファ１０
は、２５６の３２ビットワードの容量を有する。
【００３６】バッファ１０が一時的に容量が一杯にな
り、データを収容できなくなった場合、バッファ１０
は、バス１２の制御信号INPUT FULL制御線１２ｃ上で論
理０をアサートすることによって、この状態をホストプ
ロセッサ（図示されていない）に知らせる。ホストプロ
セッサがこの信号を無視し、バッファにデータを書き込
もうとすると、バッファ１０は、HOST WRITE信号を無視
し、データは失われる。
り、データを収容できなくなった場合、バッファ１０
は、バス１２の制御信号INPUT FULL制御線１２ｃ上で論
理０をアサートすることによって、この状態をホストプ
ロセッサ（図示されていない）に知らせる。ホストプロ
セッサがこの信号を無視し、バッファにデータを書き込
もうとすると、バッファ１０は、HOST WRITE信号を無視
し、データは失われる。
【００３７】一旦INPUT FULL制御信号がアサートされる
と、バッファ１０は、データが読み出されるまで容量が
一杯のままである。データが読み出されると、HOST WRI
TE信号をアサートすることによって新しいデータが再び
バッファ１０に書き込まれる。データがＥＤＩＯバス１
２からバッファ１０に書き込まれた後、図１のシステム
のその他の部分でそのデータが読み出され、そのデータ
のコマンド部分に応じて処理される。
と、バッファ１０は、データが読み出されるまで容量が
一杯のままである。データが読み出されると、HOST WRI
TE信号をアサートすることによって新しいデータが再び
バッファ１０に書き込まれる。データがＥＤＩＯバス１
２からバッファ１０に書き込まれた後、図１のシステム
のその他の部分でそのデータが読み出され、そのデータ
のコマンド部分に応じて処理される。
【００３８】図２（ａ）は、３２ビットDATA WRITEコマ
ンドワードのフォーマットを示す。このフォーマットに
は、ビット２４からビット３１までの、コマンドワード
の最上位の８ビット（ＭＳＢ）の８ビットコマンド（Ｃ
ＭＤ）フィールドと、ビット１６からビット２３までの
８ビットＣＡＭアドレスフィールド（CAM ADDR）と、ビ
ット０からビット１５までの１６ビットデータキー部分
（DATA KEY）が含まれる。図２（ａ）のコマンドワード
と関連した３２ビットEXTENDED DATAワードは、フォー
マットには限定されないため図示していない。
ンドワードのフォーマットを示す。このフォーマットに
は、ビット２４からビット３１までの、コマンドワード
の最上位の８ビット（ＭＳＢ）の８ビットコマンド（Ｃ
ＭＤ）フィールドと、ビット１６からビット２３までの
８ビットＣＡＭアドレスフィールド（CAM ADDR）と、ビ
ット０からビット１５までの１６ビットデータキー部分
（DATA KEY）が含まれる。図２（ａ）のコマンドワード
と関連した３２ビットEXTENDED DATAワードは、フォー
マットには限定されないため図示していない。
【００３９】コマンドワードのコマンドフィールドは、
メモリシステムの動作を制御するためにのみ用いられ、
DATA WRITEコマンドの一部としてはＣＡＭ内に記憶され
ない。図２（ａ）のコマンドワードは、通常の情報書込
み動作において用いられ、この動作において、DATA KEY
フィールド内の情報はＣＡＭ６２に記憶され、一方、関
連EXTENDED DATAワード（図２（ａ）には図示されてい
ない）は、ＲＡＭ６３に記憶される。ＲＡＭ内の拡張デ
ータとＣＡＭ内に記憶されているサーチキーとの関連
は、ＣＡＭアドレスフィールドの部分の再使用によって
維持される。上記のように、コマンドワードのDATA KEY
フィールドは、コマンドワードのCAM ADDRフィールド内
に特定されたアドレスでＣＡＭ内に記憶される。
メモリシステムの動作を制御するためにのみ用いられ、
DATA WRITEコマンドの一部としてはＣＡＭ内に記憶され
ない。図２（ａ）のコマンドワードは、通常の情報書込
み動作において用いられ、この動作において、DATA KEY
フィールド内の情報はＣＡＭ６２に記憶され、一方、関
連EXTENDED DATAワード（図２（ａ）には図示されてい
ない）は、ＲＡＭ６３に記憶される。ＲＡＭ内の拡張デ
ータとＣＡＭ内に記憶されているサーチキーとの関連
は、ＣＡＭアドレスフィールドの部分の再使用によって
維持される。上記のように、コマンドワードのDATA KEY
フィールドは、コマンドワードのCAM ADDRフィールド内
に特定されたアドレスでＣＡＭ内に記憶される。
【００４０】DATA WRITE内のＣＡＭアドレス（CAM ADD
R）は、ＣＡＭ６２内の空ワードのアドレスとして選択
されるか、またはもはや使用されずに上書きされ得るワ
ードのアドレスとして選択される。本発明の例示的な実
施態様において、メモリロケーションの割当ておよび割
当て解除はすべて、図１に示すメモリシステムの外部で
行われる。CAM ADDRフィールド内で指定されたアドレス
はまた、情報の拡張データ部分が記憶されるＲＡＭ６３
のセグメントアドレスとして用いられる。各ＣＡＭエン
トリと関連したEXTENDED DATAワードのサイズおよび数
が固定されているため、EXTENDED DATAワードのロケー
ションは、CAM ADDRフィールドから生成されるセグメン
トアドレスからのオフセットとして決定され得る。本発
明の１つの例示的な実施態様において、セグメントアド
レスは、CAM ADDR値の最下位のビット（ＬＳＢ）位置に
２つの論理０ビットを連結することによって生成され
る。このアドレスは、ＲＡＭ６３の第１EXTENDED DATA
ワードを指し示す。このスキームを用い、このアドレス
値を増加させることによって、４つまでのEXTENDED DAT
Aワードがセグメントに記憶され得る。このアドレッシ
ングスキームは、データキー情報が記憶されるＣＡＭア
ドレスを用いて拡張情報を参照できるという利点を有す
る。その他の数のEXTENDED DATAワードが同様のアドレ
ッシングスキームを用いて収容され得る。
R）は、ＣＡＭ６２内の空ワードのアドレスとして選択
されるか、またはもはや使用されずに上書きされ得るワ
ードのアドレスとして選択される。本発明の例示的な実
施態様において、メモリロケーションの割当ておよび割
当て解除はすべて、図１に示すメモリシステムの外部で
行われる。CAM ADDRフィールド内で指定されたアドレス
はまた、情報の拡張データ部分が記憶されるＲＡＭ６３
のセグメントアドレスとして用いられる。各ＣＡＭエン
トリと関連したEXTENDED DATAワードのサイズおよび数
が固定されているため、EXTENDED DATAワードのロケー
ションは、CAM ADDRフィールドから生成されるセグメン
トアドレスからのオフセットとして決定され得る。本発
明の１つの例示的な実施態様において、セグメントアド
レスは、CAM ADDR値の最下位のビット（ＬＳＢ）位置に
２つの論理０ビットを連結することによって生成され
る。このアドレスは、ＲＡＭ６３の第１EXTENDED DATA
ワードを指し示す。このスキームを用い、このアドレス
値を増加させることによって、４つまでのEXTENDED DAT
Aワードがセグメントに記憶され得る。このアドレッシ
ングスキームは、データキー情報が記憶されるＣＡＭア
ドレスを用いて拡張情報を参照できるという利点を有す
る。その他の数のEXTENDED DATAワードが同様のアドレ
ッシングスキームを用いて収容され得る。
【００４１】上記のように、図２（ａ）、図２（ｂ）、
および図２（ｃ）のＣＭＤフィールドはそれぞれ８つの
ビットを有する。これにより、２５６個の独立したコマ
ンド（これらはすべて用いられるわけではない）が可能
になり、上記の機能が拡張される。上記のように、３つ
のコマンド、すなわち、DATA WRITE、MASK WRITE、およ
びCOMPARE（サーチ）が存在する。これら３つのコマン
ドを伝達するには２つのビットで十分である。DATA WRI
TEコマンドのコマンドフィールドの値は、０ｘ０１であ
る。ここで、接頭語「０ｘ」は、十六進数法を示す。MA
SK WRITEコマンドのフィールドの値は、０ｘ０２であ
り、COMPAREコマンドのフィールドの値は、０ｘ０３で
ある。
および図２（ｃ）のＣＭＤフィールドはそれぞれ８つの
ビットを有する。これにより、２５６個の独立したコマ
ンド（これらはすべて用いられるわけではない）が可能
になり、上記の機能が拡張される。上記のように、３つ
のコマンド、すなわち、DATA WRITE、MASK WRITE、およ
びCOMPARE（サーチ）が存在する。これら３つのコマン
ドを伝達するには２つのビットで十分である。DATA WRI
TEコマンドのコマンドフィールドの値は、０ｘ０１であ
る。ここで、接頭語「０ｘ」は、十六進数法を示す。MA
SK WRITEコマンドのフィールドの値は、０ｘ０２であ
り、COMPAREコマンドのフィールドの値は、０ｘ０３で
ある。
【００４２】図２（ａ）のDATA WRITEコマンドワードの
CAM ADDR部分は、８ビットであり、２５６ＣＡＭアドレ
スを可能にする。２５６より多くのＣＡＭメモリロケー
ションが所望されるならば、CAM ADDRフィールド内のビ
ットの数は、８より大きくなければならない。図２
（ａ）のコマンドフィールドおよびＣＡＭアドレスフィ
ールドは合わせて１６ビットを用いる。残りの下位１６
ビットは、記憶されるデータのキー位置を示す。内容ア
ドレスメモリ６２に最終的に記憶され、サーチに用いら
れるのはこの部分である。
CAM ADDR部分は、８ビットであり、２５６ＣＡＭアドレ
スを可能にする。２５６より多くのＣＡＭメモリロケー
ションが所望されるならば、CAM ADDRフィールド内のビ
ットの数は、８より大きくなければならない。図２
（ａ）のコマンドフィールドおよびＣＡＭアドレスフィ
ールドは合わせて１６ビットを用いる。残りの下位１６
ビットは、記憶されるデータのキー位置を示す。内容ア
ドレスメモリ６２に最終的に記憶され、サーチに用いら
れるのはこの部分である。
【００４３】DATA WRITEコマンドがコマンドフィールド
によって特定されると、コマンドは３２ビットワードと
してＥＤＩＯバス１２からバッファ１０へと転送され
る。次に、拡張データ６３に入れられるEXTENDED DATA
ワードは、バス１２の４つの制御線の１つにHost-Write
制御信号を繰り返しアサートすることによって、図１の
ＥＤＩＯバス１２からバッファ１０へと一度に１ワード
ずつ転送される。EXTENDED DATAワードは、DATA WRITE
コマンドを含むワードの直後に連続して与えられる。DA
TA WRITEコマンドと、これらのEXTENDED DATAワードと
を組み合わせると、１つの拡張情報データパケット（す
なわち、１つのデータベースレコード）が形成される。
このパケットの内容は、システムが使用されるアプリケ
ーションに依存する。従って、拡張情報パケットがいく
つの３２ビットワードを含んでいるようとも、拡張情報
パケット毎に１つの３２ビットコマンドワードが存在す
る。
によって特定されると、コマンドは３２ビットワードと
してＥＤＩＯバス１２からバッファ１０へと転送され
る。次に、拡張データ６３に入れられるEXTENDED DATA
ワードは、バス１２の４つの制御線の１つにHost-Write
制御信号を繰り返しアサートすることによって、図１の
ＥＤＩＯバス１２からバッファ１０へと一度に１ワード
ずつ転送される。EXTENDED DATAワードは、DATA WRITE
コマンドを含むワードの直後に連続して与えられる。DA
TA WRITEコマンドと、これらのEXTENDED DATAワードと
を組み合わせると、１つの拡張情報データパケット（す
なわち、１つのデータベースレコード）が形成される。
このパケットの内容は、システムが使用されるアプリケ
ーションに依存する。従って、拡張情報パケットがいく
つの３２ビットワードを含んでいるようとも、拡張情報
パケット毎に１つの３２ビットコマンドワードが存在す
る。
【００４４】EXTENDED DATAの各ワードのビット数は、
１つのアプリケーションから次のアプリケーションで変
化し得るが、１つのアプリケーションでは、ビット数は
一定である。ケーブルＴＶ環境でのスケジューリングに
用いられるＣＡＭ配置の特例においては、拡張情報の４
つの３２ビットワードのパケットが可能である。
１つのアプリケーションから次のアプリケーションで変
化し得るが、１つのアプリケーションでは、ビット数は
一定である。ケーブルＴＶ環境でのスケジューリングに
用いられるＣＡＭ配置の特例においては、拡張情報の４
つの３２ビットワードのパケットが可能である。
【００４５】図２（ｂ）は、３２ビットMASK WRITEコマ
ンドワードのフォーマットを示す。このフォーマット
は、DATA WRITEコマンドのフォーマットと同様である。
ＣＭＤフィールドは０ｘ０２であり、コマンドはさらに
ビット０からビット１５までの１６ビットマスクキーフ
ィールド（MASK KEY)を含む。ビット１６からビット２
３までのMASK WRITEコマンドの部分は使用されない。MA
SK_WRITEコマンドが実行される時、以下に示す様に、Ｃ
ＡＭ内部のマスクレジスタに１６ビットのマスクが書き
込まれる。マスクビットは、下記のSEARCH KEYの対応ビ
ットを使用可能または使用禁止にし、比較動作に関与す
るビットを効果的に確立する。
ンドワードのフォーマットを示す。このフォーマット
は、DATA WRITEコマンドのフォーマットと同様である。
ＣＭＤフィールドは０ｘ０２であり、コマンドはさらに
ビット０からビット１５までの１６ビットマスクキーフ
ィールド（MASK KEY)を含む。ビット１６からビット２
３までのMASK WRITEコマンドの部分は使用されない。MA
SK_WRITEコマンドが実行される時、以下に示す様に、Ｃ
ＡＭ内部のマスクレジスタに１６ビットのマスクが書き
込まれる。マスクビットは、下記のSEARCH KEYの対応ビ
ットを使用可能または使用禁止にし、比較動作に関与す
るビットを効果的に確立する。
【００４６】MASK KEYを特定することによって、ユーザ
は、サーチキーをアクティブおよび非アクティブ部分に
区分し得る。特定のマスクビット位置における論理ロー
または論理０（０）は、ビットがサーチまたは比較に関
与していることを意味し、一方、論理ハイまたは論理１
（１）は、ビットがサーチまたは比較の関与から除外さ
れていることを意味する。MASK WRITEサイクルにおい
て、ＲＡＭ６３またはＣＡＭ６２のデータセルのいずれ
にも情報は書き込まれない。MASK WRITEサイクルを開始
するには、図１のバッファ１０のみに情報を書き込むだ
けで十分である。
は、サーチキーをアクティブおよび非アクティブ部分に
区分し得る。特定のマスクビット位置における論理ロー
または論理０（０）は、ビットがサーチまたは比較に関
与していることを意味し、一方、論理ハイまたは論理１
（１）は、ビットがサーチまたは比較の関与から除外さ
れていることを意味する。MASK WRITEサイクルにおい
て、ＲＡＭ６３またはＣＡＭ６２のデータセルのいずれ
にも情報は書き込まれない。MASK WRITEサイクルを開始
するには、図１のバッファ１０のみに情報を書き込むだ
けで十分である。
【００４７】図２（ｃ）は、COMPAREコマンドを伝達す
る３２ビットコマンドワードのフォーマットを示す。図
２（ｃ）に示すように、このコマンドは、０ｘ０３のＣ
ＭＤフィールド、およびビット０からビット１５までの
１６ビットSEARCH KEYフィールドを含む。このコマンド
のビット１６からビット２３は、使用されない。COMPAR
E動作が実行されると、SEARCH KEYフィールド内の情報
は、任意のマスク情報によって改変されながら、ＣＡＭ
メモリロケーションのそれぞれと比較される。上記のよ
うに、マスクワードのビットは事前にＣＡＭ６２に記憶
され、、SEARCH KEY情報のどのビットが比較に関与し得
るかを決定する。
る３２ビットコマンドワードのフォーマットを示す。図
２（ｃ）に示すように、このコマンドは、０ｘ０３のＣ
ＭＤフィールド、およびビット０からビット１５までの
１６ビットSEARCH KEYフィールドを含む。このコマンド
のビット１６からビット２３は、使用されない。COMPAR
E動作が実行されると、SEARCH KEYフィールド内の情報
は、任意のマスク情報によって改変されながら、ＣＡＭ
メモリロケーションのそれぞれと比較される。上記のよ
うに、マスクワードのビットは事前にＣＡＭ６２に記憶
され、、SEARCH KEY情報のどのビットが比較に関与し得
るかを決定する。
【００４８】COMPAREコマンドに応答して、マスクされ
たSEARCH KEY情報と、すでに記憶されたDATA KEY情報と
の間で一致が見い出されると、対応するDATA KEY情報が
記憶されるＣＡＭ６２内の１つのアドレスまたは複数の
アドレスがＣＡＭの出力として生成される。次に、これ
らのアドレスは、マスクされたサーチキーに一致するＣ
ＡＭワードと関連したマルチワード情報全体を検索する
ために、セグメントインデックスまたはＲＡＭの対応セ
グメント内に記憶されたEXTENDED DATAにアクセスする
アドレスとして用いられる。次に、メモリ６３から検索
されたEXTENDEDDATAワードは、双方向Ｉ／Ｏバッファ１
０およびＥＤＩＯバスを介してホストプロセッサ（図示
されていない）に戻される。
たSEARCH KEY情報と、すでに記憶されたDATA KEY情報と
の間で一致が見い出されると、対応するDATA KEY情報が
記憶されるＣＡＭ６２内の１つのアドレスまたは複数の
アドレスがＣＡＭの出力として生成される。次に、これ
らのアドレスは、マスクされたサーチキーに一致するＣ
ＡＭワードと関連したマルチワード情報全体を検索する
ために、セグメントインデックスまたはＲＡＭの対応セ
グメント内に記憶されたEXTENDED DATAにアクセスする
アドレスとして用いられる。次に、メモリ６３から検索
されたEXTENDEDDATAワードは、双方向Ｉ／Ｏバッファ１
０およびＥＤＩＯバスを介してホストプロセッサ（図示
されていない）に戻される。
【００４９】このメモリシステムは、内容アドレス指定
可能なデータベースを効果的に実現する。ＣＡＭ６２に
記憶されているようなキー情報と、ＲＡＭ６３に記憶さ
れているようなデータベースレコードの残りの部分との
関係または関連は、ファームウェアによって維持され
る。ユーザは、バッファ１０からの出力データを、バッ
ファ１０が空になるまで読み出し、与えられるマスク値
によってマスクされたようなキーと関連する、メモリシ
ステム内のすべてのデータを検索する。
可能なデータベースを効果的に実現する。ＣＡＭ６２に
記憶されているようなキー情報と、ＲＡＭ６３に記憶さ
れているようなデータベースレコードの残りの部分との
関係または関連は、ファームウェアによって維持され
る。ユーザは、バッファ１０からの出力データを、バッ
ファ１０が空になるまで読み出し、与えられるマスク値
によってマスクされたようなキーと関連する、メモリシ
ステム内のすべてのデータを検索する。
【００５０】ＣＡＭ内部構造は、それぞれがプログラム
可能なCell Control Bitsと呼ばれる付加ビットを与
え、特定の記憶ロケーションがそれに続く任意の比較動
作に関与するか否かを決定する能力を提供する。このよ
うな２つのCell Control Bitsは、Empty-BitおよびSkip
-Bitである。Empty-Bitは、それに関連した記憶ロケー
ションが一杯または空であることを示すのに対し、Skip
-Bitは、関連した記憶ロケーションが次の比較に関与す
べきか否かを決定する。Skip-Bitは、比較動作に応答し
て複数の一致が見い出されるときに、連続的にロケーシ
ョンをスキッップし、一致が見い出された次のロケーシ
ョンに到達するために用いられる。Skip-Bitは、ＣＡＭ
内の選択されたエントリ、すなわち、これらのエントリ
と関連したEXTENDED DATAワードへのアクセスを制御す
るために用いられる。
可能なCell Control Bitsと呼ばれる付加ビットを与
え、特定の記憶ロケーションがそれに続く任意の比較動
作に関与するか否かを決定する能力を提供する。このよ
うな２つのCell Control Bitsは、Empty-BitおよびSkip
-Bitである。Empty-Bitは、それに関連した記憶ロケー
ションが一杯または空であることを示すのに対し、Skip
-Bitは、関連した記憶ロケーションが次の比較に関与す
べきか否かを決定する。Skip-Bitは、比較動作に応答し
て複数の一致が見い出されるときに、連続的にロケーシ
ョンをスキッップし、一致が見い出された次のロケーシ
ョンに到達するために用いられる。Skip-Bitは、ＣＡＭ
内の選択されたエントリ、すなわち、これらのエントリ
と関連したEXTENDED DATAワードへのアクセスを制御す
るために用いられる。
【００５１】しかし、コマンドを付加してスキップビッ
トをセットおよびリセットすることによって、ＣＡＭの
この機能は、データベース内のデータをさらに分類する
ために用いられることが期待されている。例えば、この
ような分類を一回行うことによって、従量料金を支払っ
ている顧客と、支払っていない顧客とを区別する。
トをセットおよびリセットすることによって、ＣＡＭの
この機能は、データベース内のデータをさらに分類する
ために用いられることが期待されている。例えば、この
ような分類を一回行うことによって、従量料金を支払っ
ている顧客と、支払っていない顧客とを区別する。
【００５２】図３は、図１の双方向入力／出力バッファ
１０のさらに詳細なブロック図である。図１に対応する
図３の構成要素は、同一の参照番号で示す。図３におい
て、バッファ１０は、図１のＥＤＩＯバス１２の３２ビ
ット部分１２ａに連結した３２ビット入力ポートＩＮＤ
を有する先入れ先出し方式バッファＦＩＦＯ２０を有す
る。ＦＩＦＯ２０の制御入力端子ＩＮＷは、バス１２の
制御線１２ｂに連結され、HOST WRITE制御信号を検索
し、出力入力端子ＩＮＦＦは、制御線１２ｃに連結さ
れ、それによって、INPUT FULL信号は、ＦＩＦＯ２０に
よってホストプロセッサに与えられ得る（図示されてい
ない）。
１０のさらに詳細なブロック図である。図１に対応する
図３の構成要素は、同一の参照番号で示す。図３におい
て、バッファ１０は、図１のＥＤＩＯバス１２の３２ビ
ット部分１２ａに連結した３２ビット入力ポートＩＮＤ
を有する先入れ先出し方式バッファＦＩＦＯ２０を有す
る。ＦＩＦＯ２０の制御入力端子ＩＮＷは、バス１２の
制御線１２ｂに連結され、HOST WRITE制御信号を検索
し、出力入力端子ＩＮＦＦは、制御線１２ｃに連結さ
れ、それによって、INPUT FULL信号は、ＦＩＦＯ２０に
よってホストプロセッサに与えられ得る（図示されてい
ない）。
【００５３】ＦＩＦＯバッファ２０は、アドレス情報を
必要とせずに、従来のＦＩＦＯメモリとして動作し、そ
の入力ポートに与えられる情報を単に記憶し、その記憶
された情報をそれが書き込まれたのと同様の順序で出力
ポートから読み出すことを可能にする。書き込まれるべ
きデータを、ＦＩＦＯバッファ２０の場合にはＩＮＤ入
力ポートである、データ入力ポートに与え、書込み制御
信号（ＦＩＦＯに対しては「入力クロック」）を制御線
１２ｂを介して入力端子ＩＮＷでアサートすることによ
って、データは書き込まれる。制御信号ＩＮＷは、論理
１から論理０に切り替えられ、再び論理１に戻される。
そのとき、ＥＤＩＯバスを介して与えられる３２ビット
データ値は、バッファの次のメモリロケーションにおい
て記憶される。
必要とせずに、従来のＦＩＦＯメモリとして動作し、そ
の入力ポートに与えられる情報を単に記憶し、その記憶
された情報をそれが書き込まれたのと同様の順序で出力
ポートから読み出すことを可能にする。書き込まれるべ
きデータを、ＦＩＦＯバッファ２０の場合にはＩＮＤ入
力ポートである、データ入力ポートに与え、書込み制御
信号（ＦＩＦＯに対しては「入力クロック」）を制御線
１２ｂを介して入力端子ＩＮＷでアサートすることによ
って、データは書き込まれる。制御信号ＩＮＷは、論理
１から論理０に切り替えられ、再び論理１に戻される。
そのとき、ＥＤＩＯバスを介して与えられる３２ビット
データ値は、バッファの次のメモリロケーションにおい
て記憶される。
【００５４】読出しは、以下にさらに詳細に説明される
マイクロ命令バス（ＭＩＢ）の制御線ＭＩＢ［３１］を
介して、入力ＩＮＲでREAD FIFOIN制御信号をアサート
することによって容易に成し遂げられる。この制御信号
に応答して、ＦＩＦＯバッファ２０に現在記憶されてい
る最も古いワードが、ＦＩＦＯバッファ２０の場合には
ＩＮＱで示される出力ポート、および出力バス１４ａに
現れる。
マイクロ命令バス（ＭＩＢ）の制御線ＭＩＢ［３１］を
介して、入力ＩＮＲでREAD FIFOIN制御信号をアサート
することによって容易に成し遂げられる。この制御信号
に応答して、ＦＩＦＯバッファ２０に現在記憶されてい
る最も古いワードが、ＦＩＦＯバッファ２０の場合には
ＩＮＱで示される出力ポート、および出力バス１４ａに
現れる。
【００５５】従来のＦＩＦＯメモリまたはバッファは、
以下に説明するように用いられる付加制御信号を与え
る。このような制御信号の１つはEMPTY FIFOと示され、
バッファ２０のＩＮＥＦ出力および制御線１４ｃにおけ
る論理０レベルによって、入力バッファが空であること
を示す。このような制御信号のもう１つはFIFO FULLと
示され、ＦＩＦＯバッファ２０のＩＮＦＦ出力ポートお
よび制御線１２ｃにおいて、INPUT FULL論理０ステータ
スによって、バッファの容量が一杯であることを示すの
に用いられる。
以下に説明するように用いられる付加制御信号を与え
る。このような制御信号の１つはEMPTY FIFOと示され、
バッファ２０のＩＮＥＦ出力および制御線１４ｃにおけ
る論理０レベルによって、入力バッファが空であること
を示す。このような制御信号のもう１つはFIFO FULLと
示され、ＦＩＦＯバッファ２０のＩＮＦＦ出力ポートお
よび制御線１２ｃにおいて、INPUT FULL論理０ステータ
スによって、バッファの容量が一杯であることを示すの
に用いられる。
【００５６】図３のもう１つのＦＩＦＯバッファ２１
は、ＥＤＩＯバスの３２ビットデータ部分１２ａに連結
した３２ビット出力ポートＯＵＴＱを有し、３２ビット
入力ポートＯＵＴＤでバス１４ａからMATCH DATAと示さ
れるデータを受け取る。ＦＩＦＯバッファ２１はまた、
上記のように、論理１および論理０に続く、論理１のホ
ストプロセッサアプリケーションによって読み出される
ための、ＥＤＩＯバス制御線１２ｄに連結した制御入力
ポートＯＵＴＲを有している。ＦＩＦＯバッファ２１は
また、バッファが空ではなく、データが読み出されるこ
とを、ＥＤＩＯバス１２の制御線１２ｅにおける論理０
によって示す、制御出力ポートＯＵＴＥＦを有する。
は、ＥＤＩＯバスの３２ビットデータ部分１２ａに連結
した３２ビット出力ポートＯＵＴＱを有し、３２ビット
入力ポートＯＵＴＤでバス１４ａからMATCH DATAと示さ
れるデータを受け取る。ＦＩＦＯバッファ２１はまた、
上記のように、論理１および論理０に続く、論理１のホ
ストプロセッサアプリケーションによって読み出される
ための、ＥＤＩＯバス制御線１２ｄに連結した制御入力
ポートＯＵＴＲを有している。ＦＩＦＯバッファ２１は
また、バッファが空ではなく、データが読み出されるこ
とを、ＥＤＩＯバス１２の制御線１２ｅにおける論理０
によって示す、制御出力ポートＯＵＴＥＦを有する。
【００５７】図３のバッファ２１はまた、OUTPUT FULL
制御線１４ｄに連結した単一ビットＯＵＴＦＦ制御出力
端子を有する。この信号は、バッファの容量が一杯であ
ることを論理０によって示す。信号ＯＵＴＦＦが論理０
であるとき、一致データは、ホストプロセッサがすでに
バッファ２１に記憶されている一致データのいくつかを
読み出すまで、ＦＩＦＯバッファ２１には記憶され得な
い。データをＦＩＦＯバッファ２１に記憶するための制
御信号は、ＭＩＢ２４で示されるマイクロ命令制御線に
連結した単一ビット制御入力ポートＯＵＴＷによって与
えられる。
制御線１４ｄに連結した単一ビットＯＵＴＦＦ制御出力
端子を有する。この信号は、バッファの容量が一杯であ
ることを論理０によって示す。信号ＯＵＴＦＦが論理０
であるとき、一致データは、ホストプロセッサがすでに
バッファ２１に記憶されている一致データのいくつかを
読み出すまで、ＦＩＦＯバッファ２１には記憶され得な
い。データをＦＩＦＯバッファ２１に記憶するための制
御信号は、ＭＩＢ２４で示されるマイクロ命令制御線に
連結した単一ビット制御入力ポートＯＵＴＷによって与
えられる。
【００５８】図３のＦＩＦＯバッファ２０および２１は
共に、図１において１０で示される双方向入力−出力バ
ッファとして作用する。図３の構成から、ＥＤＩＯバス
からのデータは常にＦＩＦＯバッファ２０に書き込ま
れ、ユーザによって読み出されるデータは常にＦＩＦＯ
バッファ２１から読み出されるという複合効果が得られ
る。
共に、図１において１０で示される双方向入力−出力バ
ッファとして作用する。図３の構成から、ＥＤＩＯバス
からのデータは常にＦＩＦＯバッファ２０に書き込ま
れ、ユーザによって読み出されるデータは常にＦＩＦＯ
バッファ２１から読み出されるという複合効果が得られ
る。
【００５９】図１のタイミング生成および同期（ＴＧ
Ｓ）モジュール３０（Ｕ４）は、適切な時点で適切な電
気制御信号を生成するため、信号は、適切な方法でシス
テムを介して伝送される。タイミング生成および同期
（ＴＧＳ）モジュール３０（Ｕ４）はまた、システムク
ロックで種々の制御信号を同期させる。制御器は、当業
者に一般に公知であり、下記の構造と同等の種々の配置
によって設けられ得る。
Ｓ）モジュール３０（Ｕ４）は、適切な時点で適切な電
気制御信号を生成するため、信号は、適切な方法でシス
テムを介して伝送される。タイミング生成および同期
（ＴＧＳ）モジュール３０（Ｕ４）はまた、システムク
ロックで種々の制御信号を同期させる。制御器は、当業
者に一般に公知であり、下記の構造と同等の種々の配置
によって設けられ得る。
【００６０】上記のケーブルＴＶプログラミングシステ
ムに適用される本発明の具体的な実施態様において、タ
イミング生成および同期（ＴＧＳ）モジュール３０は、
Texas Instruments PSG507M装置を用いて、１３＊８０
＊８のプログラム可能なシーケンス生成器として設けら
れる。ここで、「１３」は、装置が受け取るディジタル
信号の総数を示し、「８０」は、１３個の入力の中でプ
ログラム制御下で成し遂げられ得る個別の組み合わせ論
理ＡＮＤ動作の総数を示し、「８」は、同時に生成され
るディジタル出力信号の総数を示す。
ムに適用される本発明の具体的な実施態様において、タ
イミング生成および同期（ＴＧＳ）モジュール３０は、
Texas Instruments PSG507M装置を用いて、１３＊８０
＊８のプログラム可能なシーケンス生成器として設けら
れる。ここで、「１３」は、装置が受け取るディジタル
信号の総数を示し、「８０」は、１３個の入力の中でプ
ログラム制御下で成し遂げられ得る個別の組み合わせ論
理ＡＮＤ動作の総数を示し、「８」は、同時に生成され
るディジタル出力信号の総数を示す。
【００６１】ＴＧＳモジュール３０は、特定のカウント
に基づいて論理動作を制御し、その状態が内部でモニタ
され得る付加内部６ビットバイナリカウンタを有する。
例えば、装置は、所定セットの入力信号および連続した
カウント値に対して特定のシーケンスの論理出力が発生
する、有限状態マシンとしてプログラムされ得る。例え
ば、ＴＧＳモジュールは、そのＩ７入力ポートが論理０
状態であるならば、内部カウンタが８のカウントに達す
るときはいつでも、出力Ｑ７で論理１レベルを生成し得
る。例示的な実施態様では、ＴＧＳモジュールは、下記
のように、DATAIO Corp.から入手できるＡＢＥＬ言語を
用いてプログラムされる。
に基づいて論理動作を制御し、その状態が内部でモニタ
され得る付加内部６ビットバイナリカウンタを有する。
例えば、装置は、所定セットの入力信号および連続した
カウント値に対して特定のシーケンスの論理出力が発生
する、有限状態マシンとしてプログラムされ得る。例え
ば、ＴＧＳモジュールは、そのＩ７入力ポートが論理０
状態であるならば、内部カウンタが８のカウントに達す
るときはいつでも、出力Ｑ７で論理１レベルを生成し得
る。例示的な実施態様では、ＴＧＳモジュールは、下記
のように、DATAIO Corp.から入手できるＡＢＥＬ言語を
用いてプログラムされる。
【００６２】ＴＧＳモジュール３０は、従来のマイクロ
プログラムされたシーケンサを有する。このシーケンサ
は、図５においてＥＰＲＯＭ４２として示される内部読
出し専用メモリを条件づける制御信号を生成し、ＣＡＭ
メモリシステム内の他のすべての素子に対して制御信号
を与える。これらの制御信号は、３１ビットマイクロ命
令バス（ＭＩＢ）４９を介して与えられる。その他の材
料においては、マイクロ命令バス上の特定の信号は、そ
の番号を用いて参照する。例えば、ＭＩＢ［３１］は、
マイクロ命令バスＭＩＢを介して与えられる３１番目の
制御信号を示す。
プログラムされたシーケンサを有する。このシーケンサ
は、図５においてＥＰＲＯＭ４２として示される内部読
出し専用メモリを条件づける制御信号を生成し、ＣＡＭ
メモリシステム内の他のすべての素子に対して制御信号
を与える。これらの制御信号は、３１ビットマイクロ命
令バス（ＭＩＢ）４９を介して与えられる。その他の材
料においては、マイクロ命令バス上の特定の信号は、そ
の番号を用いて参照する。例えば、ＭＩＢ［３１］は、
マイクロ命令バスＭＩＢを介して与えられる３１番目の
制御信号を示す。
【００６３】図４において、入力／出力バッファ１０の
３２ビットデータ出力バス１４ａは、コマンドフィール
ドを伝送する８個の上位のビット（ＭＳＢｓ）およびデ
ータフィールドを示す２４個の下位のビットを用いてさ
らに分割される。ＦＩＦＯ空制御信号EMPTY FIFOINは、
制御線１４ｃを介して入力／出力バッファ１０のＩＮＥ
ＦポートからＴＧＳモジュール３０の入力ポートＩ８に
結合される。入力／出力バッファ１０の読出し制御信号
入力ポートＩＮＲは、制御線ＭＩＢ［３１］によって、
ＴＧＳモジュール３０のREAD FIFOIN出力ポートＱ０に
連結される。ラッチイネーブル信号CMD LATCHは、パス
１９を介してＴＧＳモジュール３０のＱ１出力ポートか
らラッチ３１および３２のラッチイネーブル（ＬＥ）ポ
ートへ結合される。
３２ビットデータ出力バス１４ａは、コマンドフィール
ドを伝送する８個の上位のビット（ＭＳＢｓ）およびデ
ータフィールドを示す２４個の下位のビットを用いてさ
らに分割される。ＦＩＦＯ空制御信号EMPTY FIFOINは、
制御線１４ｃを介して入力／出力バッファ１０のＩＮＥ
ＦポートからＴＧＳモジュール３０の入力ポートＩ８に
結合される。入力／出力バッファ１０の読出し制御信号
入力ポートＩＮＲは、制御線ＭＩＢ［３１］によって、
ＴＧＳモジュール３０のREAD FIFOIN出力ポートＱ０に
連結される。ラッチイネーブル信号CMD LATCHは、パス
１９を介してＴＧＳモジュール３０のＱ１出力ポートか
らラッチ３１および３２のラッチイネーブル（ＬＥ）ポ
ートへ結合される。
【００６４】ラッチ３１および３２は、ＬＥポートが論
理１レベルに引き上げられると、その入力信号を出力ポ
ートに伝送する。これは、しばしば、「透過(transpare
nt)」モードの動作と呼ばれる。ＬＥ入力信号が論理１
レベルから論理０レベルへ切り替わると、出力信号は、
次回ＬＥ入力信号が再び論理１になるまで保持される。
この構成により、ＴＧＳモジュールは、適切な時間にラ
ッチ３１および３２を制御し、入力／出力バッファ１０
からのワードのコマンドおよびデータ部分を一時的に記
憶する。
理１レベルに引き上げられると、その入力信号を出力ポ
ートに伝送する。これは、しばしば、「透過(transpare
nt)」モードの動作と呼ばれる。ＬＥ入力信号が論理１
レベルから論理０レベルへ切り替わると、出力信号は、
次回ＬＥ入力信号が再び論理１になるまで保持される。
この構成により、ＴＧＳモジュールは、適切な時間にラ
ッチ３１および３２を制御し、入力／出力バッファ１０
からのワードのコマンドおよびデータ部分を一時的に記
憶する。
【００６５】データワードが図１、図３および図４の双
方向入力／出力バッファ１０に書き込まれるときはいつ
でも、制御信号EMPTY FIFOINは、データが読み出し可能
であることを示す論理１になる。この制御信号は、ＴＧ
Ｓモジュール３０に結合される。ＴＧＳモジュール３０
は、制御信号がアクションを必要としていることを示し
ているものとして認識し、READ FIFON制御信号を生成す
ることによって応答する。この制御信号により、ＦＩＦ
Ｏバッファ２０は、１つの３２ビットワードをその出力
ポートにおいてバス１４ａに与える。
方向入力／出力バッファ１０に書き込まれるときはいつ
でも、制御信号EMPTY FIFOINは、データが読み出し可能
であることを示す論理１になる。この制御信号は、ＴＧ
Ｓモジュール３０に結合される。ＴＧＳモジュール３０
は、制御信号がアクションを必要としていることを示し
ているものとして認識し、READ FIFON制御信号を生成す
ることによって応答する。この制御信号により、ＦＩＦ
Ｏバッファ２０は、１つの３２ビットワードをその出力
ポートにおいてバス１４ａに与える。
【００６６】さらに、ＴＧＳモジュール３０は、CMD LA
TCH制御信号を生成し、３２ビットデータワードをバス
１４ａからコマンドラッチ３１およびデータラッチ３２
へ転送する。コマンドを示す各ワードの最上位の８ビッ
トは、コマンドラッチ３１の入力ポートCL Dに与えら
れ、残りの２４ビットは、データラッチ３２の入力ポー
トDL Dに与えられる。次に、８ビットコマンドフィール
ドの下位４ビットはCMD TYPEで示され、データパス４３
３によってＴＧＳモジュール３０のＩ３を通して入力ポ
ートに与えられる。これらの信号に応答して、ＴＧＳモ
ジュールは、コマンドを復号化してどのタイプのアクシ
ョンをユーザが必要としているかを決定する。次に、復
号化されたリクエストは、DATA WRITE、MASK WRITE、ま
たはCOMPAREコマンドに適切な信号を生成するために用
いられる。所望されるなら、コマンドの８ビットすべて
をＴＧＳモジュールに与えて復号化することによって、
さらなるシステム能力（すなわち、より多くの数のコマ
ンドタイプ）が成し遂げられ得る。
TCH制御信号を生成し、３２ビットデータワードをバス
１４ａからコマンドラッチ３１およびデータラッチ３２
へ転送する。コマンドを示す各ワードの最上位の８ビッ
トは、コマンドラッチ３１の入力ポートCL Dに与えら
れ、残りの２４ビットは、データラッチ３２の入力ポー
トDL Dに与えられる。次に、８ビットコマンドフィール
ドの下位４ビットはCMD TYPEで示され、データパス４３
３によってＴＧＳモジュール３０のＩ３を通して入力ポ
ートに与えられる。これらの信号に応答して、ＴＧＳモ
ジュールは、コマンドを復号化してどのタイプのアクシ
ョンをユーザが必要としているかを決定する。次に、復
号化されたリクエストは、DATA WRITE、MASK WRITE、ま
たはCOMPAREコマンドに適切な信号を生成するために用
いられる。所望されるなら、コマンドの８ビットすべて
をＴＧＳモジュールに与えて復号化することによって、
さらなるシステム能力（すなわち、より多くの数のコマ
ンドタイプ）が成し遂げられ得る。
【００６７】制御信号とシステムクロックとの同期は、
図１、図３、および図４の入力／出力バッファ１０から
ラッチ３１および３２へのデータのスムーズな転送のた
めに、制御信号EMPTY FIFOが論理０から論理１へ切り替
わって、入力ＦＩＦＯバッファ２０がもはや空ではない
ことを示すときに開始する。制御線１４ｃ上のEMPTY FIF
O信号は、Continue Processing（図示されていない）と
呼ばれる信号をＴＧＳモジュール３０内に生成すること
によって、クロック線８上のシステムクロックと同期さ
れる。
図１、図３、および図４の入力／出力バッファ１０から
ラッチ３１および３２へのデータのスムーズな転送のた
めに、制御信号EMPTY FIFOが論理０から論理１へ切り替
わって、入力ＦＩＦＯバッファ２０がもはや空ではない
ことを示すときに開始する。制御線１４ｃ上のEMPTY FIF
O信号は、Continue Processing（図示されていない）と
呼ばれる信号をＴＧＳモジュール３０内に生成すること
によって、クロック線８上のシステムクロックと同期さ
れる。
【００６８】Continue Processing信号は、EMPTY FIFO
信号が論理１になった後、入力ポートＩ０で受け取られ
るシステムクロック（SYS CLK)の第１の立ち上がりエッ
ジで論理１レベルにアサートされる。Continue Process
ing信号は、EMPTY FIFO信号の論理０への切り替えによ
って示されるように、入力／出力バッファ１０の入力Ｆ
ＩＦＯ３０が空になるまで論理１のままである。Contin
ue Processing信号は、処理されるデータが入力／出力
バッファ１０から読み出されなくなるまで入力／出力バ
ッファ１０から命令およびデータを読み出し続けるため
に、ＴＧＳモジュール３０によって用いられる。一旦、
Continue Processing信号が論理０になると、再びプロ
セスを開始する前に、信号EMPTY FIFOINが再び論理１に
なるまでＴＧＳモジュールは待機する。
信号が論理１になった後、入力ポートＩ０で受け取られ
るシステムクロック（SYS CLK)の第１の立ち上がりエッ
ジで論理１レベルにアサートされる。Continue Process
ing信号は、EMPTY FIFO信号の論理０への切り替えによ
って示されるように、入力／出力バッファ１０の入力Ｆ
ＩＦＯ３０が空になるまで論理１のままである。Contin
ue Processing信号は、処理されるデータが入力／出力
バッファ１０から読み出されなくなるまで入力／出力バ
ッファ１０から命令およびデータを読み出し続けるため
に、ＴＧＳモジュール３０によって用いられる。一旦、
Continue Processing信号が論理０になると、再びプロ
セスを開始する前に、信号EMPTY FIFOINが再び論理１に
なるまでＴＧＳモジュールは待機する。
【００６９】論理１になったContinue Processing信号
に応答して、ＴＧＳモジュール３０は、システムクロッ
クの次のポジティブ切り替えにおいて、同時に、READ F
IFOINおよびCMD LATCH制御信号を論理０から論理１レベ
ルにアサートする。READ FIFOIN信号は、システムクロ
ックの１期間だけ論理１で保持され、CMD LATCH信号
は、システムクロックの２期間だけ論理１で保持され
る。１システムクロック期間の後、READ FIFOIN信号が
論理０レベルに戻されと、論理１から論理０への切り替
えにより、入力／出力バッファ１０は、記憶されていた
３２ビットデータをＩＮＱ出力ポートに転送する。
に応答して、ＴＧＳモジュール３０は、システムクロッ
クの次のポジティブ切り替えにおいて、同時に、READ F
IFOINおよびCMD LATCH制御信号を論理０から論理１レベ
ルにアサートする。READ FIFOIN信号は、システムクロ
ックの１期間だけ論理１で保持され、CMD LATCH信号
は、システムクロックの２期間だけ論理１で保持され
る。１システムクロック期間の後、READ FIFOIN信号が
論理０レベルに戻されと、論理１から論理０への切り替
えにより、入力／出力バッファ１０は、記憶されていた
３２ビットデータをＩＮＱ出力ポートに転送する。
【００７０】CMD LATCHが、２システムクロック期間、
すなわち、READ FIFOIN信号が論理０ｎなった後の１ク
ロック期間の後、論理０レベルに戻されると、論理１か
ら論理０への切り替えにより、ラッチ３１および３２
が、現在その入力ポートに存在するデータの内、上位８
ビットバイトをコマンドラッチ３１でラッチし、３つの
下位バイトをデータラッチ３２でラッチする。
すなわち、READ FIFOIN信号が論理０ｎなった後の１ク
ロック期間の後、論理０レベルに戻されると、論理１か
ら論理０への切り替えにより、ラッチ３１および３２
が、現在その入力ポートに存在するデータの内、上位８
ビットバイトをコマンドラッチ３１でラッチし、３つの
下位バイトをデータラッチ３２でラッチする。
【００７１】従って、空でないバッファ状態が検出され
た２システムクロックサイクル後、データは、入力／出
力バッファ１０からラッチ３１および３２に転送され
る。ラッチ３１のデータは、コマンド情報を示し、ラッ
チ３２のデータは、記憶されるデータ、マスクまたは比
較情報を示す。さらに、空でないバッファ状態が検出さ
れた２システムクロックサイクル後、４ビットのコマン
ドは、ＴＧＳモジュール３０に与えられ、復号化されて
コマンドタイプが決定される。
た２システムクロックサイクル後、データは、入力／出
力バッファ１０からラッチ３１および３２に転送され
る。ラッチ３１のデータは、コマンド情報を示し、ラッ
チ３２のデータは、記憶されるデータ、マスクまたは比
較情報を示す。さらに、空でないバッファ状態が検出さ
れた２システムクロックサイクル後、４ビットのコマン
ドは、ＴＧＳモジュール３０に与えられ、復号化されて
コマンドタイプが決定される。
【００７２】図１および図４を参照すると、コマンドラ
ッチ３１に記憶されている８ビットコマンドデータは、
総称してCIROM ADDRで示され、データパス３３を介して
ラッチ３１の出力ポートから、図５に示されるコマンド
インデックスＲＯＭ４０（Ｕ６）のアドレス入力ポート
CIR Aに結合される。総称してCMD TYPEで示されるコマ
ンドラッチ３１に記憶されている８ビットのうちの下位
の４ビット（４ＬＳＢｓ）はまた、データパス４３３を
介してＴＧＳモジュール３０で有用な１３個の入力ポー
トのうちの４個に与えられる。ＲＯＭ４０は、参照用テ
ーブルである。信号CIROM ADDRによって示されるよう
に、コマンドタイプに応答して、参照用テーブルは、コ
マンドを実施するＥＰＲＯＭ４２（Ｕ１０）に記憶され
ているマイクロ命令のブロックの開始アドレスを提供す
る。
ッチ３１に記憶されている８ビットコマンドデータは、
総称してCIROM ADDRで示され、データパス３３を介して
ラッチ３１の出力ポートから、図５に示されるコマンド
インデックスＲＯＭ４０（Ｕ６）のアドレス入力ポート
CIR Aに結合される。総称してCMD TYPEで示されるコマ
ンドラッチ３１に記憶されている８ビットのうちの下位
の４ビット（４ＬＳＢｓ）はまた、データパス４３３を
介してＴＧＳモジュール３０で有用な１３個の入力ポー
トのうちの４個に与えられる。ＲＯＭ４０は、参照用テ
ーブルである。信号CIROM ADDRによって示されるよう
に、コマンドタイプに応答して、参照用テーブルは、コ
マンドを実施するＥＰＲＯＭ４２（Ｕ１０）に記憶され
ているマイクロ命令のブロックの開始アドレスを提供す
る。
【００７３】ＲＯＭ４０がコマンドタイプによってアド
レス指定されると、そのコマンドに対応する開始アドレ
スは、ＲＯＭ４０のCIR Q出力ポートからバス４６を介
してアドレスカウンタ４１（Ｕ８）の入力ポートAC Dに
与えられる。機能的には、ＲＯＭ４０およびアドレスカ
ウンタ４１は、協調して、コマンドワードによってＲＯ
Ｍ４０でアクセスされるメモリロケーション内に記憶さ
れたアドレスで開始する、一連の連続したアドレスを生
成する。カウントは、ＴＧＳモジュール３０によって制
御される。
レス指定されると、そのコマンドに対応する開始アドレ
スは、ＲＯＭ４０のCIR Q出力ポートからバス４６を介
してアドレスカウンタ４１（Ｕ８）の入力ポートAC Dに
与えられる。機能的には、ＲＯＭ４０およびアドレスカ
ウンタ４１は、協調して、コマンドワードによってＲＯ
Ｍ４０でアクセスされるメモリロケーション内に記憶さ
れたアドレスで開始する、一連の連続したアドレスを生
成する。カウントは、ＴＧＳモジュール３０によって制
御される。
【００７４】復号化されたコマンドのそれぞれに対する
アドレス値のシーケンスは、アドレスカウンタ４１のAC
Q出力ポートで生成され、マイクロ命令消去可能プログ
ラム可能ＲＯＭ（ＥＰＲＯＭ）４２のアドレス入力ポー
トに与えられる。アドレスのシーケンスにより、ＥＰＲ
ＯＭ４２の一連のマイクロ命令を実行する。次に、マイ
クロ命令は、リクエストされた命令を完了するのに必要
なコマンド特定制御信号(command-specific control si
gnal)を生成する。本発明の例示的な実施態様におい
て、これらの命令は、データ書込み、マスク書込み、ま
たは比較機能を実施する。
アドレス値のシーケンスは、アドレスカウンタ４１のAC
Q出力ポートで生成され、マイクロ命令消去可能プログ
ラム可能ＲＯＭ（ＥＰＲＯＭ）４２のアドレス入力ポー
トに与えられる。アドレスのシーケンスにより、ＥＰＲ
ＯＭ４２の一連のマイクロ命令を実行する。次に、マイ
クロ命令は、リクエストされた命令を完了するのに必要
なコマンド特定制御信号(command-specific control si
gnal)を生成する。本発明の例示的な実施態様におい
て、これらの命令は、データ書込み、マスク書込み、ま
たは比較機能を実施する。
【００７５】各ユーザコマンドは、最終的には、ＥＰＲ
ＯＭ４２のアドレスの固有のレンジまたはブロックと関
連づけられるか、またはこれらを占有する。コマンドを
示すアドレスがＲＯＭ４０のCIR A入力ポートに与えら
れると、その出力ポートCIR Qで、バス４６を介してア
ドレスカウンタ４１に与えられる単一な１６ビット開始
アドレスが生成され、カウンタ４１は、３２カウントを
行い、データパス４７において、それぞれが前回のアド
レスよりも大きい３２個のアドレスのブロックを連続し
て生成する。ＥＰＲＯＭ４２は、カウンタ４１からの増
加するアドレスによって連続してアドレス指定され、そ
れによって、マイクロ命令バス（ＭＩＢ）４９に与えら
れる３２ビットワードのシーケンスをその出力ポートに
おいて生成する。
ＯＭ４２のアドレスの固有のレンジまたはブロックと関
連づけられるか、またはこれらを占有する。コマンドを
示すアドレスがＲＯＭ４０のCIR A入力ポートに与えら
れると、その出力ポートCIR Qで、バス４６を介してア
ドレスカウンタ４１に与えられる単一な１６ビット開始
アドレスが生成され、カウンタ４１は、３２カウントを
行い、データパス４７において、それぞれが前回のアド
レスよりも大きい３２個のアドレスのブロックを連続し
て生成する。ＥＰＲＯＭ４２は、カウンタ４１からの増
加するアドレスによって連続してアドレス指定され、そ
れによって、マイクロ命令バス（ＭＩＢ）４９に与えら
れる３２ビットワードのシーケンスをその出力ポートに
おいて生成する。
【００７６】図５において、システムクロック信号、SY
S CLKは、パス８を介してＴＧＳモジュール３０の入力
ポートＩ０に与えられる。イネーブル入力制御信号、TA
BLE ENBは、ＴＧＳモジュール３０のＱ２出力ポートで生
成され、制御線４４ａを介してコマンドインデックスＲ
ＯＭ４０のイネーブル入力ポートＥｓに与えられる。信
号、TABLE CLKは、ＴＧＳモジュール３０のＱ３出力端
子で生成され、データパス４４ｂを介してＲＯＭ４０の
Ｃｐ入力ポートに与えられる。信号TABLE CLKは、TABLE
ENB信号に関連して、コマンドインデックスＲＯＭ４０
を順番付けするのに用いられる。
S CLKは、パス８を介してＴＧＳモジュール３０の入力
ポートＩ０に与えられる。イネーブル入力制御信号、TA
BLE ENBは、ＴＧＳモジュール３０のＱ２出力ポートで生
成され、制御線４４ａを介してコマンドインデックスＲ
ＯＭ４０のイネーブル入力ポートＥｓに与えられる。信
号、TABLE CLKは、ＴＧＳモジュール３０のＱ３出力端
子で生成され、データパス４４ｂを介してＲＯＭ４０の
Ｃｐ入力ポートに与えられる。信号TABLE CLKは、TABLE
ENB信号に関連して、コマンドインデックスＲＯＭ４０
を順番付けするのに用いられる。
【００７７】ＲＯＭ４０の出力ポートCIR Qは、TABLE E
NB信号の論理１状態への切り替え後、最初にTABLE CLK
が論理０から論理１に切り替わるとき使用禁止にされ
る。ポートCIR Qは、TABLE ENBの論理０状態への切り替
え後、最初に信号TABLE CLKが論理０から論理１に切り
替わるまで使用禁止のままである。ＲＯＭ４０が使用可
能になると、CIR Q出力ポートにおける信号は、８ビッ
トCIROM ADDR信号を介して与えられるコマンドコードを
実施する命令のうちマイクロ命令ＥＰＲＯＭ４２におい
て開始アドレスを示す。
NB信号の論理１状態への切り替え後、最初にTABLE CLK
が論理０から論理１に切り替わるとき使用禁止にされ
る。ポートCIR Qは、TABLE ENBの論理０状態への切り替
え後、最初に信号TABLE CLKが論理０から論理１に切り
替わるまで使用禁止のままである。ＲＯＭ４０が使用可
能になると、CIR Q出力ポートにおける信号は、８ビッ
トCIROM ADDR信号を介して与えられるコマンドコードを
実施する命令のうちマイクロ命令ＥＰＲＯＭ４２におい
て開始アドレスを示す。
【００７８】TABLE ENBとTABLE CLKとの相対的なタイミ
ングは、ＴＧＳモジュール４０によって確立され、この
タイミングにより、TABLE ENBは、Continue Processing
信号が論理１状態にアサートされた後のシステムクロッ
ク信号の次のポジティブな切り替えにおいて論理１レベ
ルにアサートされる。信号TABLE ENBは、３システムク
ロック期間、論理１に保持され、次に論理０レベルに戻
される。Continue Processing信号が論理１になった後
の５番目のシステムクロックパルスのポジティブな切り
替えにおいて、信号TABLE CLKは、１システムクロック
サイクルだけ論理１状態に保持されるため、６番目のク
ロックパルスのポジティブな切り替えにおいては、信号
TABLE CLKは論理０に戻される。
ングは、ＴＧＳモジュール４０によって確立され、この
タイミングにより、TABLE ENBは、Continue Processing
信号が論理１状態にアサートされた後のシステムクロッ
ク信号の次のポジティブな切り替えにおいて論理１レベ
ルにアサートされる。信号TABLE ENBは、３システムク
ロック期間、論理１に保持され、次に論理０レベルに戻
される。Continue Processing信号が論理１になった後
の５番目のシステムクロックパルスのポジティブな切り
替えにおいて、信号TABLE CLKは、１システムクロック
サイクルだけ論理１状態に保持されるため、６番目のク
ロックパルスのポジティブな切り替えにおいては、信号
TABLE CLKは論理０に戻される。
【００７９】図５に示される回路において、コマンドイ
ンデックスＲＯＭ４０は、そのアドレス入力値が入力デ
ータパス３３にラッチされ確立さている間は、使用禁止
となる。アドレス線が安定化した後の次のシステムクロ
ックサイクルの間、出力ポートCIR Qは使用可能にな
り、５番目のクロックパルスにおいて、ＲＯＭの特定の
アドレスデータに存在するデータは、TABLE CLK制御信
号のポジティブな切り替えで排出される。出力ポートCI
R Qにおける１６ビットデータワードは、６番目のクロ
ックパルスの間アドレスカウンタ４１にロードされる。
ンデックスＲＯＭ４０は、そのアドレス入力値が入力デ
ータパス３３にラッチされ確立さている間は、使用禁止
となる。アドレス線が安定化した後の次のシステムクロ
ックサイクルの間、出力ポートCIR Qは使用可能にな
り、５番目のクロックパルスにおいて、ＲＯＭの特定の
アドレスデータに存在するデータは、TABLE CLK制御信
号のポジティブな切り替えで排出される。出力ポートCI
R Qにおける１６ビットデータワードは、６番目のクロ
ックパルスの間アドレスカウンタ４１にロードされる。
【００８０】上記のように、図５のアドレスカウンタ４
１の目的は、マイクロ命令ＥＰＲＯＭ４２に与えられ
る、選択されたカウントで開始するメモリアドレスのシ
ーケンスを提供し、それによってマイクロ命令ＥＰＲＯ
Ｍ４２がリクエストされたコマンドを実行するために必
要なマイクロ命令制御信号を生成することである。アド
レスカウンタ４１は、カウンティングモード、リセット
モード、ホールドモード、およびロードモードの４つの
個別のモードを有する。
１の目的は、マイクロ命令ＥＰＲＯＭ４２に与えられ
る、選択されたカウントで開始するメモリアドレスのシ
ーケンスを提供し、それによってマイクロ命令ＥＰＲＯ
Ｍ４２がリクエストされたコマンドを実行するために必
要なマイクロ命令制御信号を生成することである。アド
レスカウンタ４１は、カウンティングモード、リセット
モード、ホールドモード、およびロードモードの４つの
個別のモードを有する。
【００８１】カウンティングモードでは、入力クロック
信号の論理０から論理１への各切り替えは、カウンタ４
１のAC Q出力ポートに現れる二値出力を１だけ増加させ
る。リセットモードでは、出力ビットはすべてゼロであ
る。ホールドモードでは、出力カウントは一定のままで
ある。ロードモードでは、入力ポートAC Dに与えられる
ビットパターンは、その出力ポートに転送される。アド
レスカウンタ４１の動作モードは、パス４５ａからＬ入
力端子に与えられるLOAD信号およびパス４５ｂからH C
入力端子に与えられるHOLD CNT信号の２つの制御信号に
よって確立される。
信号の論理０から論理１への各切り替えは、カウンタ４
１のAC Q出力ポートに現れる二値出力を１だけ増加させ
る。リセットモードでは、出力ビットはすべてゼロであ
る。ホールドモードでは、出力カウントは一定のままで
ある。ロードモードでは、入力ポートAC Dに与えられる
ビットパターンは、その出力ポートに転送される。アド
レスカウンタ４１の動作モードは、パス４５ａからＬ入
力端子に与えられるLOAD信号およびパス４５ｂからH C
入力端子に与えられるHOLD CNT信号の２つの制御信号に
よって確立される。
【００８２】制御信号LOADおよびHOLD CNTに応答するア
ドレスカウンタ４１の動作モードは、表１に示される。
ドレスカウンタ４１の動作モードは、表１に示される。
【００８３】
【表１】
【００８４】シーケンスの１６ビット開始アドレスは、
LおよびH C入力の両方において論理０レベルをアサート
することによって、コマンドインデックスＲＯＭ４０の
出力ポートからカウンタ４１のAC D入力ポートにロード
される。一旦、開始アドレスがロードされると、カウン
ティングモードは、H C入力を論理１レベルに引き上げ
ることによって開始される。１６ビット出力カウントア
ドレスＥＰＲＯＭ４２およびアドレスは、各システムク
ロックパルスの立ち上がりエッジと共に変化する。従っ
て、新しいマイクロ命令制御ワードは、カウンタ４１に
よるカウンティングが終了するまで、連続したシステム
クロックサイクルのそれぞれにおいて、ＥＰＲＯＭ４２
でアクセスされる。
LおよびH C入力の両方において論理０レベルをアサート
することによって、コマンドインデックスＲＯＭ４０の
出力ポートからカウンタ４１のAC D入力ポートにロード
される。一旦、開始アドレスがロードされると、カウン
ティングモードは、H C入力を論理１レベルに引き上げ
ることによって開始される。１６ビット出力カウントア
ドレスＥＰＲＯＭ４２およびアドレスは、各システムク
ロックパルスの立ち上がりエッジと共に変化する。従っ
て、新しいマイクロ命令制御ワードは、カウンタ４１に
よるカウンティングが終了するまで、連続したシステム
クロックサイクルのそれぞれにおいて、ＥＰＲＯＭ４２
でアクセスされる。
【００８５】カウンタ４１によるカウンティングの持続
時間は、Ｉ０−Ｉ３入力ポート（ここで、ハイフンは、
ワード"through"を表す）に与えられる４ビットフィー
ルドCMD TYPEに応答してＴＧＳモジュール３０によって
決定され、ＴＧＳモジュール３０は、LOADおよびHOLD C
NT信号によってその制御をアサートする。各固有のコマ
ンドは、カウンタがホールドモードに配置される前に、
アドレスカウンタ４１の異なる数の有効なクロック目盛
りとなり、ＥＰＲＯＭ４２によって与えられる異なる数
のマイクロ命令制御ワードをアドレス指定することにな
る。
時間は、Ｉ０−Ｉ３入力ポート（ここで、ハイフンは、
ワード"through"を表す）に与えられる４ビットフィー
ルドCMD TYPEに応答してＴＧＳモジュール３０によって
決定され、ＴＧＳモジュール３０は、LOADおよびHOLD C
NT信号によってその制御をアサートする。各固有のコマ
ンドは、カウンタがホールドモードに配置される前に、
アドレスカウンタ４１の異なる数の有効なクロック目盛
りとなり、ＥＰＲＯＭ４２によって与えられる異なる数
のマイクロ命令制御ワードをアドレス指定することにな
る。
【００８６】コマンドインデックスＲＯＭ４０に与えら
れるアドレス線の安定化後の７番目のシステムクロック
サイクルでは、ユーザによって与えられるコマンドが読
み出され、復号化される。復号化された命令は、ＥＰＲ
ＯＭ４２によって与えられるマイクロ命令制御信号のシ
ーケンスに翻訳され、マイクロ命令バス（ＭＩＢ）４９
を介してＣＡＭメモリシステム内のその他の回路に与え
られる。
れるアドレス線の安定化後の７番目のシステムクロック
サイクルでは、ユーザによって与えられるコマンドが読
み出され、復号化される。復号化された命令は、ＥＰＲ
ＯＭ４２によって与えられるマイクロ命令制御信号のシ
ーケンスに翻訳され、マイクロ命令バス（ＭＩＢ）４９
を介してＣＡＭメモリシステム内のその他の回路に与え
られる。
【００８７】ＥＰＲＯＭ４２によって生成されるマイク
ロ命令ビットはそのプログラミングに依存しており、適
切な様式でプログラムを単に変更することによって上記
のシステムを他のタイプのＣＡＭを用いて実施すること
を可能にする。従って、マイクロプログラム命令ＥＰＲ
ＯＭは、ＣＡＭ装置に必要とされるパラメータを単に知
ることによって、所望のパラメータを提供する様にプロ
グラムすることが可能である。さらに、付加コマンド
は、コマンドインデックスＲＯＭ４０に付加される対応
の開始アドレスおよびＴＧＳモジュール３０で実施され
る対応の命令カウントを用いて、ＥＰＲＯＭ４２で実施
され得る。
ロ命令ビットはそのプログラミングに依存しており、適
切な様式でプログラムを単に変更することによって上記
のシステムを他のタイプのＣＡＭを用いて実施すること
を可能にする。従って、マイクロプログラム命令ＥＰＲ
ＯＭは、ＣＡＭ装置に必要とされるパラメータを単に知
ることによって、所望のパラメータを提供する様にプロ
グラムすることが可能である。さらに、付加コマンド
は、コマンドインデックスＲＯＭ４０に付加される対応
の開始アドレスおよびＴＧＳモジュール３０で実施され
る対応の命令カウントを用いて、ＥＰＲＯＭ４２で実施
され得る。
【００８８】動作中は、図２（ａ）に示されるようなシ
ステム要件に合致する入力パケットのコマンドフィール
ド内でDATA WRITEコマンドを受け取ると、ＴＧＳモジュ
ール３０は、上記のようにコマンドフィールドを復号化
し、システムは、DATA WRITEコマンドを実施するＥＰＲ
ＯＭ４２内のマイクロ命令のブロックの開始アドレスに
向けられる。図１において、データラッチ３２の出力に
ラッチされる信号は、１６ＬＳＢｓ、DATA KEYビット
と、８ＭＳＢｓ、CAM ADDRビットとの２つの部分に分け
られる。これらの部分は、拡張メモリの行先ＣＡＭアド
レス、および、開始またはセグメントアドレスを示す。
１６DATA KEYビットは、データパス３４を介してアドレ
スおよびデータセレクタ６９（Ｕ５）のＡ入力ポートに
与えられる。８CAM ADDRビットは、パス３５を介してア
ドレスおよびデータセレクタ６９のＢ入力に与えられ
る。１６DATA KEYビットおよび８CAM ADDRビットは、Ｍ
ＩＢバス４９からのさらなる８ビットと結合される。下
記のように、これらの付加ビットは、ＣＡＭ６２に特定
のコマンドを定義する。
ステム要件に合致する入力パケットのコマンドフィール
ド内でDATA WRITEコマンドを受け取ると、ＴＧＳモジュ
ール３０は、上記のようにコマンドフィールドを復号化
し、システムは、DATA WRITEコマンドを実施するＥＰＲ
ＯＭ４２内のマイクロ命令のブロックの開始アドレスに
向けられる。図１において、データラッチ３２の出力に
ラッチされる信号は、１６ＬＳＢｓ、DATA KEYビット
と、８ＭＳＢｓ、CAM ADDRビットとの２つの部分に分け
られる。これらの部分は、拡張メモリの行先ＣＡＭアド
レス、および、開始またはセグメントアドレスを示す。
１６DATA KEYビットは、データパス３４を介してアドレ
スおよびデータセレクタ６９（Ｕ５）のＡ入力ポートに
与えられる。８CAM ADDRビットは、パス３５を介してア
ドレスおよびデータセレクタ６９のＢ入力に与えられ
る。１６DATA KEYビットおよび８CAM ADDRビットは、Ｍ
ＩＢバス４９からのさらなる８ビットと結合される。下
記のように、これらの付加ビットは、ＣＡＭ６２に特定
のコマンドを定義する。
【００８９】アドレスおよびデータセレクタ６９は、Ｍ
ＩＢ４９によって与えられる信号に応答して、Ａまたは
Ｂ入力から１６ビットアドレスを選択し、その出力ポー
トＣを介してバス７０に与える。以下のように、この選
択は必要である。なぜなら、拡張データＲＡＭ６３（Ｕ
９）は、CAM ADDRフィールドによって特定される位置に
情報パケットを記憶する。しかし、比較の間、その拡張
情報を検索するために対応する拡張情報が見い出される
べきアドレスは、異なる位置から得られ、特定のソース
が選択されなければならない。
ＩＢ４９によって与えられる信号に応答して、Ａまたは
Ｂ入力から１６ビットアドレスを選択し、その出力ポー
トＣを介してバス７０に与える。以下のように、この選
択は必要である。なぜなら、拡張データＲＡＭ６３（Ｕ
９）は、CAM ADDRフィールドによって特定される位置に
情報パケットを記憶する。しかし、比較の間、その拡張
情報を検索するために対応する拡張情報が見い出される
べきアドレスは、異なる位置から得られ、特定のソース
が選択されなければならない。
【００９０】図６は、アドレスおよびデータセレクタ６
９をさらに詳細に示す。図６において、図１および図４
のデータラッチ３２からデータパス３４を介して与えら
れる１６ビットDATA KEYフィールドは、アドレスおよび
データセレクタ６９の一部である、データセレクタ６１
のＰＯＲＴＡ入力ポートに与えられる。データラッチ３
２からデータパス３５を介して与えられる８ビットCAM
ADDR情報は、アドレスおよびデータセレクタ６９の一部
である、アドレス選択ラッチ６０のＰＯＲＴ１入力ポー
トに与えられる。アドレスセレクタ６０のＰＯＲＴ２入
力ポートは、バス７０のブランチ７０ａを介してＣＡＭ
６２の出力（MATCH ADDR信号）の最下位のバイト（最下
位の８ビット）を受け取る。
９をさらに詳細に示す。図６において、図１および図４
のデータラッチ３２からデータパス３４を介して与えら
れる１６ビットDATA KEYフィールドは、アドレスおよび
データセレクタ６９の一部である、データセレクタ６１
のＰＯＲＴＡ入力ポートに与えられる。データラッチ３
２からデータパス３５を介して与えられる８ビットCAM
ADDR情報は、アドレスおよびデータセレクタ６９の一部
である、アドレス選択ラッチ６０のＰＯＲＴ１入力ポー
トに与えられる。アドレスセレクタ６０のＰＯＲＴ２入
力ポートは、バス７０のブランチ７０ａを介してＣＡＭ
６２の出力（MATCH ADDR信号）の最下位のバイト（最下
位の８ビット）を受け取る。
【００９１】図では、ＣＡＭ６２はまた、Ｕ７で示され
る。記憶された情報と、記憶された情報が比較される比
較情報との間に一致が見い出されるときに、MATCH ADDR
信号は、ＣＡＭ６２から出力される。アドレスセレクタ
６０は、実質的に、透過モードおよびラッチされたモー
ドの動作を有するマルチプレクサである。このマルチプ
レクサは、ＰＯＲＴ１入力におけるCAM ADDRまたはＰＯ
ＲＴ２入力におけるMATCH ADDRをＰＯＲＴ３出力に連結
する。アドレスセレクタ６０によって成し遂げられる機
能は、ＭＩＢ［８］およびＭＩＢ［９］制御線を介して
それぞれ与えられるマイクロ命令制御信号AS LATCHおよ
びAS SELによって決定される。アドレスセレクタ６０の
AS SEL入力ポートへの論理１入力は、ＰＯＲＴ１ CAM A
DDR入力をＰＯＲＴ３出力ポートに方向づけ、論理０レ
ベルは、ＰＯＲＴ２ ＭＡＴＣＨ ＡＤＤＲ入力をＰＯ
ＲＴ３出力に方向づける。
る。記憶された情報と、記憶された情報が比較される比
較情報との間に一致が見い出されるときに、MATCH ADDR
信号は、ＣＡＭ６２から出力される。アドレスセレクタ
６０は、実質的に、透過モードおよびラッチされたモー
ドの動作を有するマルチプレクサである。このマルチプ
レクサは、ＰＯＲＴ１入力におけるCAM ADDRまたはＰＯ
ＲＴ２入力におけるMATCH ADDRをＰＯＲＴ３出力に連結
する。アドレスセレクタ６０によって成し遂げられる機
能は、ＭＩＢ［８］およびＭＩＢ［９］制御線を介して
それぞれ与えられるマイクロ命令制御信号AS LATCHおよ
びAS SELによって決定される。アドレスセレクタ６０の
AS SEL入力ポートへの論理１入力は、ＰＯＲＴ１ CAM A
DDR入力をＰＯＲＴ３出力ポートに方向づけ、論理０レ
ベルは、ＰＯＲＴ２ ＭＡＴＣＨ ＡＤＤＲ入力をＰＯ
ＲＴ３出力に方向づける。
【００９２】ＭＩＢ［９］パスを介してアドレスセレク
タ６０に与えられるＡＳ ＬＡＴＣＨ信号は、ラッチま
たはイネーブル信号として作用する。従って、AS LATCH
における論理１レベルにより、ＰＯＲＴ３のビットパタ
ーンは、AS LATCH入力の状態によって決定されるよう
に、ＰＯＲＴ１またはＰＯＲＴ２のパターンと一致する
ように変化し、一方、論理０レベルは、現在の出力の変
更またはラッチを防止する。DATA WRITEリクエストの間
は、アドレスセレクタ６０は、CAM ADDR信号をＰＯＲＴ
３出力に方向づけ、情報比較リクエストの間は、アドレ
スセレクタ６０は、MATCH ADDR信号をＰＯＲＴ３出力に
方向づける。
タ６０に与えられるＡＳ ＬＡＴＣＨ信号は、ラッチま
たはイネーブル信号として作用する。従って、AS LATCH
における論理１レベルにより、ＰＯＲＴ３のビットパタ
ーンは、AS LATCH入力の状態によって決定されるよう
に、ＰＯＲＴ１またはＰＯＲＴ２のパターンと一致する
ように変化し、一方、論理０レベルは、現在の出力の変
更またはラッチを防止する。DATA WRITEリクエストの間
は、アドレスセレクタ６０は、CAM ADDR信号をＰＯＲＴ
３出力に方向づけ、情報比較リクエストの間は、アドレ
スセレクタ６０は、MATCH ADDR信号をＰＯＲＴ３出力に
方向づける。
【００９３】アドレスセレクタ６０の８ビットＰＯＲＴ
３出力は、データパス７２を介して、データセレクタ６
１のＰＯＲＴＢ入力に与えられる１６ビット値の最下位
のバイトに結合される。この１６ビット値のうち最上位
バイト部分は、ＭＩＢバス線ＭＩＢ［０：７］において
ＥＰＲＯＭ４２によって生成される３２ビットマイクロ
命令の最下位のバイトに結合される。
３出力は、データパス７２を介して、データセレクタ６
１のＰＯＲＴＢ入力に与えられる１６ビット値の最下位
のバイトに結合される。この１６ビット値のうち最上位
バイト部分は、ＭＩＢバス線ＭＩＢ［０：７］において
ＥＰＲＯＭ４２によって生成される３２ビットマイクロ
命令の最下位のバイトに結合される。
【００９４】図６のデータセレクタ６１は、上記のよう
に、ＰＯＲＴＡ入力ポートでデータパス３４を介して与
えられる１６ビットDATA KEY情報を受け取る。データセ
レクタ６１は、アドレスセレクタ６０と機能的に同様で
ある。特に、データセレクタ６１は、ＭＩＢバス４９ビ
ット線ＭＩＢ［１７］からＳＯ制御入力ポートに与えら
れる制御信号ＳＯの状態に応じて、ＰＯＲＴＡ入力ポー
トまたはＰＯＲＴＢ入力ポートのいずれかの情報をＰＯ
ＲＴＣ出力ポートに転送する。論理１レベルがＳＯ入力
ポートに与えられると、データセレクタ６１は、ＰＯＲ
ＴＡ入力ポートからのDATA KEY情報をＰＯＲＴＣ出力ポ
ートに結合する。論理０レベルがＳＯ制御入力ポートに
与えられると、データセレクタ６１は、ＰＯＲＴＢ入力
ポートに与えられる信号をＰＯＲＴＣ出力ポートに結合
する。イネーブル／ディスエーブル信号は、ビット線Ｍ
ＩＢ［１６］からデータセレクタ６１のDS OE制御入力
ポートに与えられる。出力ポートＰＯＲＴＣにおけるデ
ータビットは、DS OE信号が論理０状態にあると、変更
のため使用可能になり、DS OEが論理１のときには、デ
ータビットはラッチされるかまたは使用禁止にされる。
に、ＰＯＲＴＡ入力ポートでデータパス３４を介して与
えられる１６ビットDATA KEY情報を受け取る。データセ
レクタ６１は、アドレスセレクタ６０と機能的に同様で
ある。特に、データセレクタ６１は、ＭＩＢバス４９ビ
ット線ＭＩＢ［１７］からＳＯ制御入力ポートに与えら
れる制御信号ＳＯの状態に応じて、ＰＯＲＴＡ入力ポー
トまたはＰＯＲＴＢ入力ポートのいずれかの情報をＰＯ
ＲＴＣ出力ポートに転送する。論理１レベルがＳＯ入力
ポートに与えられると、データセレクタ６１は、ＰＯＲ
ＴＡ入力ポートからのDATA KEY情報をＰＯＲＴＣ出力ポ
ートに結合する。論理０レベルがＳＯ制御入力ポートに
与えられると、データセレクタ６１は、ＰＯＲＴＢ入力
ポートに与えられる信号をＰＯＲＴＣ出力ポートに結合
する。イネーブル／ディスエーブル信号は、ビット線Ｍ
ＩＢ［１６］からデータセレクタ６１のDS OE制御入力
ポートに与えられる。出力ポートＰＯＲＴＣにおけるデ
ータビットは、DS OE信号が論理０状態にあると、変更
のため使用可能になり、DS OEが論理１のときには、デ
ータビットはラッチされるかまたは使用禁止にされる。
【００９５】機能的には、アドレスセレクタ６０および
データセレクタ６１を含むデータセレクタ６９の配置に
より、データラッチ３２のCAM ADDRフィールド出力は、
DATA WRITEリクエストの間に拡張データＲＡＭ６３によ
って用いられるMAPPED ADDRアドレスとなり得るが、情
報比較リクエストの間には、MAPPED ADDR入力としてＣ
ＡＭ６２から拡張データＲＡＭに出力される一致データ
キーのアドレスを用い得る。
データセレクタ６１を含むデータセレクタ６９の配置に
より、データラッチ３２のCAM ADDRフィールド出力は、
DATA WRITEリクエストの間に拡張データＲＡＭ６３によ
って用いられるMAPPED ADDRアドレスとなり得るが、情
報比較リクエストの間には、MAPPED ADDR入力としてＣ
ＡＭ６２から拡張データＲＡＭに出力される一致データ
キーのアドレスを用い得る。
【００９６】必然的に、ＥＰＲＯＭ４２から出された特
定の命令は、ＣＡＭ構造の詳細に依存するが、ＥＰＲＯ
Ｍ４２は、広範囲なＣＡＭを取り扱えるようにプログラ
ムされ得る。本発明の特定の実施態様において、Advanc
ed Micro Devices Corp.型Am99C10Aチップが、ＣＡＭ装
置として用いられ、その技術データは、1992年CMOS MEM
ORY Products Databookに記載されている。図６におい
て、ＣＡＭ６２は、バス７０に連結された入力／出力ポ
ートCAM IOと、MTCH信号が与えられる一致支持出力端子
７２と、FULL信号が与えられる出力端子７４とを有する
ものとして例示される。さらに、ＣＡＭ６２は、バス４
９を介してＥＰＲＯＭ４２からマイクロ命令を受け取る
ための、ＭＩＢ［１９］に連結されたD C制御入力と、
ＭＩＢ［２０］に連結されたＷ制御入力と、ＭＩＢ［２
１］に連結されたＧ制御入力と、ＭＩＢ［２２］に連結
されたＥ制御入力とを有する。
定の命令は、ＣＡＭ構造の詳細に依存するが、ＥＰＲＯ
Ｍ４２は、広範囲なＣＡＭを取り扱えるようにプログラ
ムされ得る。本発明の特定の実施態様において、Advanc
ed Micro Devices Corp.型Am99C10Aチップが、ＣＡＭ装
置として用いられ、その技術データは、1992年CMOS MEM
ORY Products Databookに記載されている。図６におい
て、ＣＡＭ６２は、バス７０に連結された入力／出力ポ
ートCAM IOと、MTCH信号が与えられる一致支持出力端子
７２と、FULL信号が与えられる出力端子７４とを有する
ものとして例示される。さらに、ＣＡＭ６２は、バス４
９を介してＥＰＲＯＭ４２からマイクロ命令を受け取る
ための、ＭＩＢ［１９］に連結されたD C制御入力と、
ＭＩＢ［２０］に連結されたＷ制御入力と、ＭＩＢ［２
１］に連結されたＧ制御入力と、ＭＩＢ［２２］に連結
されたＥ制御入力とを有する。
【００９７】ＣＡＭは、Ｅを論理０（Ｌ）、D Cを論理
１（Ｈ）、Ｇを論理１に設定し、ネガティブパルス切り
替え（クロック入力信号）をＷ入力ポートに与えるとに
よって入力データモードに構成される。ＣＡＭは、制御
信号E=L、D C=L、W=C、およびG=Hによってコマンド書込
みモードに構成される。そのとき、入力データモードの
ＣＡＭに転送されたデータは、ＣＡＭ内のCAM ADDRフィ
ールドによって特定されるロケーションに記憶される。
１（Ｈ）、Ｇを論理１に設定し、ネガティブパルス切り
替え（クロック入力信号）をＷ入力ポートに与えるとに
よって入力データモードに構成される。ＣＡＭは、制御
信号E=L、D C=L、W=C、およびG=Hによってコマンド書込
みモードに構成される。そのとき、入力データモードの
ＣＡＭに転送されたデータは、ＣＡＭ内のCAM ADDRフィ
ールドによって特定されるロケーションに記憶される。
【００９８】図６において、拡張データＲＡＭ６３は、
セグメントアドレスを受け取るバス７０に連結された１
０ビットのEIR ADDR入力ポート、および記憶用拡張情報
を受け取るバス１４に連結された３２ビットEIR IN入力
ポートを有する。ＷＥ（書込み可能）およびＣｓ（チッ
プセレクト）として示される一対の制御入力端子は、Ｍ
ＩＢ［２６］およびＭＩＢ［２７］をそれぞれ介してＲ
ＡＭ６３をマイクロ命令ＥＰＲＯＭ４２に連結する。Ｒ
ＡＭ６３はまた、データライン１６を介してＩ／Ｏバッ
ファ１０に連結されるEIR OUT出力ポートを有する。
セグメントアドレスを受け取るバス７０に連結された１
０ビットのEIR ADDR入力ポート、および記憶用拡張情報
を受け取るバス１４に連結された３２ビットEIR IN入力
ポートを有する。ＷＥ（書込み可能）およびＣｓ（チッ
プセレクト）として示される一対の制御入力端子は、Ｍ
ＩＢ［２６］およびＭＩＢ［２７］をそれぞれ介してＲ
ＡＭ６３をマイクロ命令ＥＰＲＯＭ４２に連結する。Ｒ
ＡＭ６３はまた、データライン１６を介してＩ／Ｏバッ
ファ１０に連結されるEIR OUT出力ポートを有する。
【００９９】図７は、図６の拡張データＲＡＭ６３のさ
らに詳細なブロック図である。図７において、ＲＡＭ６
３は、拡張アドレスカウンタ５０および拡張データＲＡ
Ｍユニット５１を有する。MAPPED ADDR信号は、バス７
０を介して拡張アドレスカウンタ５０のEAC D入力ポー
トに与えられる。拡張アドレスカウンタ５０はまた、Ｍ
ＩＢ［２３］、ＭＩＢ［２８］、およびＭＩＢ［２９］
制御線を介して、system clock（ＣＬＫ）、Load、およ
びHold Cntマイクロ命令制御信号を受け取る。拡張アド
レスカウンタ５０は、図５のアドレスカウンタ４１と同
様に機能するため、その動作方法についてはここでは言
及しない。一般に、拡張アドレスカウンタ５０は、MAPP
ED ADDRの最新の値を受け取り、所定カウント数だけ各
システムクロックパルスでカウントを増加させ、データ
パス８０を介してEAC Q出力ポートから拡張データＲＡ
Ｍユニット５１のEIR ADDR入力ポートに与えられる、単
調に増加する１０ビットアドレスを生成する。ＲＡＭユ
ニット５１は、データパス１４に連結された３２ビット
拡張データ入力ポートEIR IN、およびＭＩＢ［２６］お
よびＭＩＢ［２７］に連結されたＷＥおよびＣｓ制御入
力ポートをそれぞれ有し、データパス１６を介して伝送
される記憶情報をEIR OUT出力ポートに生成する。
らに詳細なブロック図である。図７において、ＲＡＭ６
３は、拡張アドレスカウンタ５０および拡張データＲＡ
Ｍユニット５１を有する。MAPPED ADDR信号は、バス７
０を介して拡張アドレスカウンタ５０のEAC D入力ポー
トに与えられる。拡張アドレスカウンタ５０はまた、Ｍ
ＩＢ［２３］、ＭＩＢ［２８］、およびＭＩＢ［２９］
制御線を介して、system clock（ＣＬＫ）、Load、およ
びHold Cntマイクロ命令制御信号を受け取る。拡張アド
レスカウンタ５０は、図５のアドレスカウンタ４１と同
様に機能するため、その動作方法についてはここでは言
及しない。一般に、拡張アドレスカウンタ５０は、MAPP
ED ADDRの最新の値を受け取り、所定カウント数だけ各
システムクロックパルスでカウントを増加させ、データ
パス８０を介してEAC Q出力ポートから拡張データＲＡ
Ｍユニット５１のEIR ADDR入力ポートに与えられる、単
調に増加する１０ビットアドレスを生成する。ＲＡＭユ
ニット５１は、データパス１４に連結された３２ビット
拡張データ入力ポートEIR IN、およびＭＩＢ［２６］お
よびＭＩＢ［２７］に連結されたＷＥおよびＣｓ制御入
力ポートをそれぞれ有し、データパス１６を介して伝送
される記憶情報をEIR OUT出力ポートに生成する。
【０１００】図８は、データパス８０を介して図６およ
び図７の拡張データＲＡＭ６３に与えられるEXTENDED A
DDRワードのディジタルフォーマットを示す。図８にお
いて、１０ビットEXTENDED ADDRアドレスワードは、２
つのセクション、すなわち、EXTEND SEGMENTで示される
最上位の８ビット部分と、EXTEND INDEXで示される最下
位の２ビットに分割される。アドレスのEXTEND SEGMENT
部分は、拡張データＲＡＭ６３内のメモリブロックをそ
れぞれ参照するために用いられる。ＲＡＭ６３には、こ
のようなメモリブロックが２５６個あるが、勿論、さら
にブロックを収容するために、メモリブロック数は、ア
ドレスビット数が増加する（すなわち、各ブロックのワ
ード数が減少する）限りにおいて増加される。図８のア
ドレスワードのEXTEND INDEX部分は、各セグメント内の
３２ビットワードのそれぞれを参照するために用いられ
る。本発明の例示的な実施態様では、このようなビット
は２個しか存在しないため、４個の３２ビットワードの
みが各ブロックでアクセスされる。しかし、この数は、
所望されるなら、増加可能である。
び図７の拡張データＲＡＭ６３に与えられるEXTENDED A
DDRワードのディジタルフォーマットを示す。図８にお
いて、１０ビットEXTENDED ADDRアドレスワードは、２
つのセクション、すなわち、EXTEND SEGMENTで示される
最上位の８ビット部分と、EXTEND INDEXで示される最下
位の２ビットに分割される。アドレスのEXTEND SEGMENT
部分は、拡張データＲＡＭ６３内のメモリブロックをそ
れぞれ参照するために用いられる。ＲＡＭ６３には、こ
のようなメモリブロックが２５６個あるが、勿論、さら
にブロックを収容するために、メモリブロック数は、ア
ドレスビット数が増加する（すなわち、各ブロックのワ
ード数が減少する）限りにおいて増加される。図８のア
ドレスワードのEXTEND INDEX部分は、各セグメント内の
３２ビットワードのそれぞれを参照するために用いられ
る。本発明の例示的な実施態様では、このようなビット
は２個しか存在しないため、４個の３２ビットワードの
みが各ブロックでアクセスされる。しかし、この数は、
所望されるなら、増加可能である。
【０１０１】DATA WRITEリクエストの間、マイクロ命令
ＥＰＲＯＭ４２は、順番に並べられ、制御信号を生成す
る。この制御信号は、（ａ）DATA KEY情報をＣＡＭ６２
記憶領域に転送し、（ｂ）所定数の３２ビットワードを
拡張データＲＡＭ６３に転送し、ここで、このように転
送された所定数のワードは、１つの拡張情報データパケ
ットの拡張データ部分を構成する。上記の特定の実施態
様において、マイクロ命令ＥＰＲＯＭ４２は、連続的に
以下のタスクを成し遂げる。
ＥＰＲＯＭ４２は、順番に並べられ、制御信号を生成す
る。この制御信号は、（ａ）DATA KEY情報をＣＡＭ６２
記憶領域に転送し、（ｂ）所定数の３２ビットワードを
拡張データＲＡＭ６３に転送し、ここで、このように転
送された所定数のワードは、１つの拡張情報データパケ
ットの拡張データ部分を構成する。上記の特定の実施態
様において、マイクロ命令ＥＰＲＯＭ４２は、連続的に
以下のタスクを成し遂げる。
【０１０２】１．ＭＩＢ［１７］を介して端子ＳＯで論
理１をアサートすることによって、ＰＯＲＴＡ入力ポー
トからＰＯＲＴＣ出力ポートへデータを転送するように
データセレクタ６１（図６）を構成(configure)する。
理１をアサートすることによって、ＰＯＲＴＡ入力ポー
トからＰＯＲＴＣ出力ポートへデータを転送するように
データセレクタ６１（図６）を構成(configure)する。
【０１０３】２．ＭＩＢ［１６］を介して端子DS OEで
論理０をアサートすることによって、データセレクタ６
１の出力を使用可能にする。これにより、DATA KEY情報
が、バス７０およびＣＡＭ６２のＩ／ＯポートCAM IOに
配置される。
論理０をアサートすることによって、データセレクタ６
１の出力を使用可能にする。これにより、DATA KEY情報
が、バス７０およびＣＡＭ６２のＩ／ＯポートCAM IOに
配置される。
【０１０４】３．E=L、D C=H、W=C、およびG=Hを設定す
ることによって、ＣＡＭ６２を入力データモードに構成
する。この時点で１６ビットDATA_KEYは、ＣＡＭ６２の
中にロードされている。
ることによって、ＣＡＭ６２を入力データモードに構成
する。この時点で１６ビットDATA_KEYは、ＣＡＭ６２の
中にロードされている。
【０１０５】４．ＭＩＢ［９］を介して端子AS SELで論
理１をアサートすることによって、ＰＯＲＴ１入力ポー
トに与えられるCAM ADDR信号をＰＯＲＴ３出力ポートに
方向づけ、次いで、論理０をAS LATCH端子に与えること
によって、ＰＯＲＴ３出力ポートに値をラッチするよう
にアドレスセレクタ６０を構成する。
理１をアサートすることによって、ＰＯＲＴ１入力ポー
トに与えられるCAM ADDR信号をＰＯＲＴ３出力ポートに
方向づけ、次いで、論理０をAS LATCH端子に与えること
によって、ＰＯＲＴ３出力ポートに値をラッチするよう
にアドレスセレクタ６０を構成する。
【０１０６】５．DS OE信号を論理０に保ちながら、Ｍ
ＩＢ［１７］を介して論理０をＳＯ端子に与えることに
よって、ＰＯＲＴＢ入力ポートをＰＯＲＴＣ出力ポート
にデータを結合するようにデータセレクタ６１を再構成
する。これにより、ＰＯＲＴＢ入力信号は出力ポートＰ
ＯＲＴＣに転送され、ここで、ＰＯＲＴＢ信号は、ＰＯ
ＲＴＢの最下位バイト内の８ビットCAM ADDRフィールド
であり、最上位バイトは３２ビットマイクロ命令バス４
９（すなわち、ＭＩＢ［０：７］）の最下位バイトによ
って与えられる。現在のMAPPED ADDRで示される１６ビ
ット結合は、EXTEND SEGMENTフィールド内にCAM ADDRを
有し、バス７０を介してＣＡＭ６２のCAM IOポートに与
えられる。
ＩＢ［１７］を介して論理０をＳＯ端子に与えることに
よって、ＰＯＲＴＢ入力ポートをＰＯＲＴＣ出力ポート
にデータを結合するようにデータセレクタ６１を再構成
する。これにより、ＰＯＲＴＢ入力信号は出力ポートＰ
ＯＲＴＣに転送され、ここで、ＰＯＲＴＢ信号は、ＰＯ
ＲＴＢの最下位バイト内の８ビットCAM ADDRフィールド
であり、最上位バイトは３２ビットマイクロ命令バス４
９（すなわち、ＭＩＢ［０：７］）の最下位バイトによ
って与えられる。現在のMAPPED ADDRで示される１６ビ
ット結合は、EXTEND SEGMENTフィールド内にCAM ADDRを
有し、バス７０を介してＣＡＭ６２のCAM IOポートに与
えられる。
【０１０７】６．バス４９ ＭＩＢ［０：７］における
マイクロ命令を構成し、例えば０ｘＥ０であるＣＡＭ62
の記憶コマンドを示す。この値は、１６ビットMAPPED A
DDRの上位バイトとなる。
マイクロ命令を構成し、例えば０ｘＥ０であるＣＡＭ62
の記憶コマンドを示す。この値は、１６ビットMAPPED A
DDRの上位バイトとなる。
【０１０８】７．ＭＩＢ［１９：２２］でE=L、D C=L、
W=C、およびG=Hをそれぞれ設定することによってコマン
ド書込みモードにＣＡＭ６２を設定する。このステップ
により、CAM ADDRフィールドによって特定されるＣＡＭ
６２内のロケーションにDATA KEYフィールドが記憶され
る。
W=C、およびG=Hをそれぞれ設定することによってコマン
ド書込みモードにＣＡＭ６２を設定する。このステップ
により、CAM ADDRフィールドによって特定されるＣＡＭ
６２内のロケーションにDATA KEYフィールドが記憶され
る。
【０１０９】上記の７ステップの最後に、DATA KEYフィ
ールドはＣＡＭに記憶されるが、拡張情報はまだ記憶さ
れなければならない状態にある。これは、以下のステッ
プによって成し遂げられる： ８．制御信号Ｅを論理１に設定することによってＣＡＭ
装置を使用禁止にする。
ールドはＣＡＭに記憶されるが、拡張情報はまだ記憶さ
れなければならない状態にある。これは、以下のステッ
プによって成し遂げられる： ８．制御信号Ｅを論理１に設定することによってＣＡＭ
装置を使用禁止にする。
【０１１０】９．LoadおよびHOLD CNT入力を論理０に設
定することによって、図７の拡張アドレスカウンタ５０
をロードモードに構成する。このモードにおいて、カウ
ンタ５０は、最下位ビット位置にある２つの論理０と結
合した８ビットのMAPPED ADDR値を出力ポートに転送し
てラッチする。
定することによって、図７の拡張アドレスカウンタ５０
をロードモードに構成する。このモードにおいて、カウ
ンタ５０は、最下位ビット位置にある２つの論理０と結
合した８ビットのMAPPED ADDR値を出力ポートに転送し
てラッチする。
【０１１１】１０．信号LOADを論理０に、信号HOLD CNT
を論理１に設定することによって、拡張アドレスカウン
タ５０の制御入力をカウントモードに設定し、それによ
って、クロック入力は、拡張データＲＡＭユニット５１
に与えられるEXTENDED ADDRを増加させる。
を論理１に設定することによって、拡張アドレスカウン
タ５０の制御入力をカウントモードに設定し、それによ
って、クロック入力は、拡張データＲＡＭユニット５１
に与えられるEXTENDED ADDRを増加させる。
【０１１２】１１．Ｉ／Ｏバッファ１０のREAD制御入力
ポートに接続されたＭＩＢ［３１］をアサートし、拡張
情報パケットの４個の３２ビットワードの第１ワードを
読み出す。
ポートに接続されたＭＩＢ［３１］をアサートし、拡張
情報パケットの４個の３２ビットワードの第１ワードを
読み出す。
【０１１３】１２．まず最初に、ＭＩＢ［２６］を介し
てＷＥを論理０にアサートし、信号Ｃｓ（ＭＩＢ［２
７］）を論理１から論理０に切り替え、そして論理１に
戻すことによって拡張データＲＡＭ５１をライトモード
に構成する。これにより、データは、入力バッファ１０
から１０ビットEXTENDED ADDRフィールドによって特定
されるメモリロケーションに転送される。
てＷＥを論理０にアサートし、信号Ｃｓ（ＭＩＢ［２
７］）を論理１から論理０に切り替え、そして論理１に
戻すことによって拡張データＲＡＭ５１をライトモード
に構成する。これにより、データは、入力バッファ１０
から１０ビットEXTENDED ADDRフィールドによって特定
されるメモリロケーションに転送される。
【０１１４】１３．Ｃｌｋ入力を論理０から論理１にア
サートすることによって拡張データカウンタを増加させ
る。これにより、拡張データＲＡＭユニット５１は、同
一セグメント内の次の３２ビットワードロケーションに
データを受け入れる準備をする。
サートすることによって拡張データカウンタを増加させ
る。これにより、拡張データＲＡＭユニット５１は、同
一セグメント内の次の３２ビットワードロケーションに
データを受け入れる準備をする。
【０１１５】１４．ステップ１１、１２、および１３を
さらに３回繰り返し、さらに３つの３２ビット拡張情報
ワードを拡張データＲＡＭに転送する。
さらに３回繰り返し、さらに３つの３２ビット拡張情報
ワードを拡張データＲＡＭに転送する。
【０１１６】アドレスを増加することにより、ＲＡＭの
各セグメント内の３２ビットワードが連続してアドレス
指定される。図８の新しいEXTEND SEGMENTフィールドの
それぞれは、ＲＡＭ５１内の新しい拡張情報パケットを
参照する。
各セグメント内の３２ビットワードが連続してアドレス
指定される。図８の新しいEXTEND SEGMENTフィールドの
それぞれは、ＲＡＭ５１内の新しい拡張情報パケットを
参照する。
【０１１７】ユーザインターフェースは一定しているた
め、図１および図３〜図６のシステムからのデータの検
索は、上述した書込みと全く同一の方法で成し遂げられ
る。ユーザは、コマンドを入力バッファ１０に配置し、
空でないバッファを感知するシステムは、バッファから
コマンドおよび関連情報をフェッチし、これを処理す
る。ＴＧＳモジュール３０によって生成されるタイミン
グおよび制御信号は、書込みおよび読出しシーケンスに
おいて同一である。但し、制御後に発生する相違は、マ
イクロ命令ＥＰＲＯＭ４２に転送される。データの検索
は、情報比較コマンドによって成し遂げられる。
め、図１および図３〜図６のシステムからのデータの検
索は、上述した書込みと全く同一の方法で成し遂げられ
る。ユーザは、コマンドを入力バッファ１０に配置し、
空でないバッファを感知するシステムは、バッファから
コマンドおよび関連情報をフェッチし、これを処理す
る。ＴＧＳモジュール３０によって生成されるタイミン
グおよび制御信号は、書込みおよび読出しシーケンスに
おいて同一である。但し、制御後に発生する相違は、マ
イクロ命令ＥＰＲＯＭ４２に転送される。データの検索
は、情報比較コマンドによって成し遂げられる。
【０１１８】一般に、COMPAREコマンドが図１および図
３のＩ／Ｏバッファ１０内の３２ビット情報パケットの
最上位バイトを占有すると、図２（ｃ）を参照しながら
記載したように、最下位の１６ビットは、サーチキーと
して使用される。従って、COMPAREコマンドに応答し
て、システムは、サーチキーのコピー用にＣＡＭ６２内
にすでに記憶されているデータをサーチする。データキ
ーは、すでの記憶されているマスクキーによって変更さ
れる。最新のサーチキーは、ＣＡＭ６２内にあるCompar
andレジスタ（図示されていない）内に記憶される。次
に、Comparandレジスタの内容は、並列的に、すべての
ＣＡＭ記憶部位に提示される。サーチキーと、すでに記
憶されているデータキーとの間に一致が見い出される
と、各一致データキーに関連した拡張データパケットが
ユーザに戻される。複数の一致が見い出される場合に
は、複数の拡張情報パケットがＩ／Ｏバッファ内に配置
される。Ｉ／Ｏバッファへの情報の配置は、データの一
致が見い出されたことを示す、ＥＤＩＯバスの制御線１
２ｅでの論理０OUTPUT READY信号のアサートを伴う。マ
イクロ命令ＥＰＲＯＭ４２は、特定の命令を出して情報
比較リクエストを実行する。
３のＩ／Ｏバッファ１０内の３２ビット情報パケットの
最上位バイトを占有すると、図２（ｃ）を参照しながら
記載したように、最下位の１６ビットは、サーチキーと
して使用される。従って、COMPAREコマンドに応答し
て、システムは、サーチキーのコピー用にＣＡＭ６２内
にすでに記憶されているデータをサーチする。データキ
ーは、すでの記憶されているマスクキーによって変更さ
れる。最新のサーチキーは、ＣＡＭ６２内にあるCompar
andレジスタ（図示されていない）内に記憶される。次
に、Comparandレジスタの内容は、並列的に、すべての
ＣＡＭ記憶部位に提示される。サーチキーと、すでに記
憶されているデータキーとの間に一致が見い出される
と、各一致データキーに関連した拡張データパケットが
ユーザに戻される。複数の一致が見い出される場合に
は、複数の拡張情報パケットがＩ／Ｏバッファ内に配置
される。Ｉ／Ｏバッファへの情報の配置は、データの一
致が見い出されたことを示す、ＥＤＩＯバスの制御線１
２ｅでの論理０OUTPUT READY信号のアサートを伴う。マ
イクロ命令ＥＰＲＯＭ４２は、特定の命令を出して情報
比較リクエストを実行する。
【０１１９】１．論理１をＳＯ入力端子に与えることに
よって、ＰＯＲＴＡ入力からＰＯＲＴＣ出力にデータを
転送するようにデータセレクタ６１を構成する。これに
より、情報比較リクエストのSEARCH KEY部分がＣＡＭへ
のデータ転送の準備をする。
よって、ＰＯＲＴＡ入力からＰＯＲＴＣ出力にデータを
転送するようにデータセレクタ６１を構成する。これに
より、情報比較リクエストのSEARCH KEY部分がＣＡＭへ
のデータ転送の準備をする。
【０１２０】２．DS OEを論理０レベルにアサートする
ことによって、データセレクタ６１の出力を使用可能に
する。
ことによって、データセレクタ６１の出力を使用可能に
する。
【０１２１】３．Ｃｓ制御信号ポートを論理１レベルに
アサートすることによって、拡張データらＭ６３を使用
禁止にする。
アサートすることによって、拡張データらＭ６３を使用
禁止にする。
【０１２２】４．４つの制御ポートに、E=L、D C=H、W=
C、およびG=Hを設定することによって、ＣＡＭ６２を構
成する。
C、およびG=Hを設定することによって、ＣＡＭ６２を構
成する。
【０１２３】上記の例示的な実施態様において、上記の
ような情報比較リクエストのステップ４で成し遂げられ
る構成はまた、提示されたばかりのSEARCH KEYフィール
ドと共にＣＡＭ６２に存在するすでの記憶されているす
べてのDATA KEYフィールド間で比較サイクルを開始す
る。これらの比較は、並列に行われる。
ような情報比較リクエストのステップ４で成し遂げられ
る構成はまた、提示されたばかりのSEARCH KEYフィール
ドと共にＣＡＭ６２に存在するすでの記憶されているす
べてのDATA KEYフィールド間で比較サイクルを開始す
る。これらの比較は、並列に行われる。
【０１２４】ステップ４の後一致が見い出されない場合
には、ＴＧＳモジュール３０は、アドレスカウンタ４１
を使用禁止にし、ＥＰＲＯＭ４２のマイクロ命令のアド
レス指定を停止し、これにより、情報比較サイクルを効
果的に終了する。SEARCH KEYと、DATA KEYの少なくとも
１つとの間にＣＡＭ６２によって一致が見い出される
と、ＣＡＭ６２のＭＴＣＨ出力ポートは、ＴＧＳモジュ
ール３０に連結した制御線７２上に論理０をアサートす
る。ＴＧＳモジュール３０は、アドレスカウンタ４１に
カウンティングおよびＥＰＲＯＭ４２のアドレス指定を
続行させ、それによって、付加マイクロ命令を生成し、
情報比較処理を続行することによって応答する。さら
に、ＣＡＭ６２は、CAM IOポートおよびバス７０と最初
に一致が見い出されたDATA KEYのＣＡＭ６２におけるア
ドレスをゲートで制御する。情報比較リクエストを続行
するために行われるステップおよび関連のマイクロ命令
は以下の通りである： ５．ＭＩＢ［１６］でDS OEを論理１レベルにアサート
することによって、図６のデータセレクタ６１の出力ポ
ートＰＯＲＴＣを使用禁止にする。これにより、以下の
ステップ６およびステップ７の間に最新のＣＡＭアドレ
スが維持される。
には、ＴＧＳモジュール３０は、アドレスカウンタ４１
を使用禁止にし、ＥＰＲＯＭ４２のマイクロ命令のアド
レス指定を停止し、これにより、情報比較サイクルを効
果的に終了する。SEARCH KEYと、DATA KEYの少なくとも
１つとの間にＣＡＭ６２によって一致が見い出される
と、ＣＡＭ６２のＭＴＣＨ出力ポートは、ＴＧＳモジュ
ール３０に連結した制御線７２上に論理０をアサートす
る。ＴＧＳモジュール３０は、アドレスカウンタ４１に
カウンティングおよびＥＰＲＯＭ４２のアドレス指定を
続行させ、それによって、付加マイクロ命令を生成し、
情報比較処理を続行することによって応答する。さら
に、ＣＡＭ６２は、CAM IOポートおよびバス７０と最初
に一致が見い出されたDATA KEYのＣＡＭ６２におけるア
ドレスをゲートで制御する。情報比較リクエストを続行
するために行われるステップおよび関連のマイクロ命令
は以下の通りである： ５．ＭＩＢ［１６］でDS OEを論理１レベルにアサート
することによって、図６のデータセレクタ６１の出力ポ
ートＰＯＲＴＣを使用禁止にする。これにより、以下の
ステップ６およびステップ７の間に最新のＣＡＭアドレ
スが維持される。
【０１２５】６．ＭＩＢ［９］の論理０値をAS-SEL端子
に与えることによって、ＰＯＲＴ２の入力からＰＯＲＴ
３の出力へデータを方向づけるように図６のアドレスセ
レクタ６０を構成する。これにより、ＣＡＭ６２からの
一致アドレスをＰＯＲＴ２を介してＰＯＲＴ３に方向づ
ける。
に与えることによって、ＰＯＲＴ２の入力からＰＯＲＴ
３の出力へデータを方向づけるように図６のアドレスセ
レクタ６０を構成する。これにより、ＣＡＭ６２からの
一致アドレスをＰＯＲＴ２を介してＰＯＲＴ３に方向づ
ける。
【０１２６】７．AS-LATCH入力ポートを論理１から論理
０レベルに切り替えることによって、アドレスセレクタ
６０のＰＯＲＴ３出力に現在あるデータをラッチする。
この動作により、ＣＡＭ６２からの最新の一致ワードの
アドレスがラッチされ、データセレクタ６１のＰＯＲＴ
Ｂ入力で得られるようになる。
０レベルに切り替えることによって、アドレスセレクタ
６０のＰＯＲＴ３出力に現在あるデータをラッチする。
この動作により、ＣＡＭ６２からの最新の一致ワードの
アドレスがラッチされ、データセレクタ６１のＰＯＲＴ
Ｂ入力で得られるようになる。
【０１２７】８．制御信号Ｅを論理１レベルにアサート
することによってＣＡＭ６２を使用禁止にする。これに
より、現在の一致アドレスが処理されている間に、ＣＡ
Ｍ状態を保持する効果が得られる。
することによってＣＡＭ６２を使用禁止にする。これに
より、現在の一致アドレスが処理されている間に、ＣＡ
Ｍ状態を保持する効果が得られる。
【０１２８】９．論理０値をＭＩＢ［１６］を介してDS
-OE端子に与えることによって、データセレクタ６１の
出力ＰＯＲＴＣを使用可能にする。
-OE端子に与えることによって、データセレクタ６１の
出力ＰＯＲＴＣを使用可能にする。
【０１２９】１０．ＭＩＢ［１７］のＳＯ信号を論理０
レベルにアサートすることによって、ＰＯＲＴＢ入力か
らＰＯＲＴＣ出力へデータを転送するようにデータセレ
クタ６１を構成する。データセレクタ６１のＰＯＲＴＣ
出力にラッチされている最下位のバイトは、一致データ
に対応する拡張データが記憶されている拡張データＲＡ
Ｍ６３内のEXTEND-SEGMENTの開始アドレスである。
レベルにアサートすることによって、ＰＯＲＴＢ入力か
らＰＯＲＴＣ出力へデータを転送するようにデータセレ
クタ６１を構成する。データセレクタ６１のＰＯＲＴＣ
出力にラッチされている最下位のバイトは、一致データ
に対応する拡張データが記憶されている拡張データＲＡ
Ｍ６３内のEXTEND-SEGMENTの開始アドレスである。
【０１３０】１１．ＭＩＢ［２８］（Hold-Cnt)およびL
oad ＭＩＢ［２９］に論理０をアサートし、拡張アドレ
スカウンタ（図７）に、バス７０から、拡張データ開始
アドレスをロードする。
oad ＭＩＢ［２９］に論理０をアサートし、拡張アドレ
スカウンタ（図７）に、バス７０から、拡張データ開始
アドレスをロードする。
【０１３１】１２．ＭＩＢ［２９］のLoad信号を論理０
にし、ＭＩＢ［２８］のHold-Cnt信号を論理１に設定す
ることによって、拡張アドレスカウンタ５０をカウンテ
ィングモードにする。拡張アドレスカウンタ５０は、Ｍ
ＩＢ［２３］のＣＬＫ信号が論理０から論理１になり、
論理０に戻るたびにカウントする。
にし、ＭＩＢ［２８］のHold-Cnt信号を論理１に設定す
ることによって、拡張アドレスカウンタ５０をカウンテ
ィングモードにする。拡張アドレスカウンタ５０は、Ｍ
ＩＢ［２３］のＣＬＫ信号が論理０から論理１になり、
論理０に戻るたびにカウントする。
【０１３２】１３．ＭＩＢ［２６］の制御信号ＷＥを論
理１に設定し、ＭＩＢ［２７］の制御信号Ｃｓを論理０
に設定することによって拡張データＲＡＭ５１を読み出
す。ＣＡＭにおいて一致したデータに対応する３２ビッ
トEXTENDED DATAワードは、Match-Data-Outデータパス
１６に現れ、図３のＦＩＦＯバッファ２１のＯＵＴＤ入
力ポートに与えられる。
理１に設定し、ＭＩＢ［２７］の制御信号Ｃｓを論理０
に設定することによって拡張データＲＡＭ５１を読み出
す。ＣＡＭにおいて一致したデータに対応する３２ビッ
トEXTENDED DATAワードは、Match-Data-Outデータパス
１６に現れ、図３のＦＩＦＯバッファ２１のＯＵＴＤ入
力ポートに与えられる。
【０１３３】１４．システムクロック信号と同期して、
ＭＩＢ［２４］のＯＵＴＷ信号を論理１から論理０に設
定し、そして論理１に再び設定することによって、Matc
h-Data-Outデータパス１６からの３２ビットEXTENDED D
ATAワードをＦＩＦＯバッファに書き込む。これによ
り、拡張データＲＡＭ５１からの３２ビットワードの最
初の１つが、図１のＩ／Ｏバッファ１０に書き込まれ
る。これは、ＰＲＯＭ４２によって与えられる３つの連
続した制御ワードにおいて成し遂げられる。
ＭＩＢ［２４］のＯＵＴＷ信号を論理１から論理０に設
定し、そして論理１に再び設定することによって、Matc
h-Data-Outデータパス１６からの３２ビットEXTENDED D
ATAワードをＦＩＦＯバッファに書き込む。これによ
り、拡張データＲＡＭ５１からの３２ビットワードの最
初の１つが、図１のＩ／Ｏバッファ１０に書き込まれ
る。これは、ＰＲＯＭ４２によって与えられる３つの連
続した制御ワードにおいて成し遂げられる。
【０１３４】１５．ＣＬＫ入力をＭＩＢ［２３］で、論
理０から論理１にアサートし、再び論理０に戻すことに
よって、図７の拡張アドレスカウンタ５０を増加させ
る。増加されたアドレスは、データパス８０に現れる。
理０から論理１にアサートし、再び論理０に戻すことに
よって、図７の拡張アドレスカウンタ５０を増加させ
る。増加されたアドレスは、データパス８０に現れる。
【０１３５】１６．ステップ１３から１５を更に３回繰
り返し、一致ＣＡＭデータに関連した残りの３つの３２
ビットEXTENDED DATAワードを読み出し、検索できるよ
うにそれらを図１のＩ／Ｏバッファ１０にロードする。
り返し、一致ＣＡＭデータに関連した残りの３つの３２
ビットEXTENDED DATAワードを読み出し、検索できるよ
うにそれらを図１のＩ／Ｏバッファ１０にロードする。
【０１３６】１７．拡張データが検索されたばかりの一
致より、さらに一致がＣＡＭ６２によって見いだされる
か否かを決定するために、ＣＡＭは、ＭＩＢ［２２］に
おけるＥ制御信号として論理０を与えることによって使
用可能となり、ＰＲＯＭ４２によってコマンドが出さ
れ、一致したばかりのアドレスに関連した、Skip-Bitセ
ル制御ビットを論理１に設定する。この動作は、この特
定のDATA-KEY位置が一致するのを禁止する。複数の一致
の場合、ＣＡＭ６２の出力は、次に一致するアドレスの
アドレスを反映するか、さらに一致がない場合には、Ｃ
ＡＭ６２によってデータパス７２におかれたＭＴＣＨ出
力信号が論理１となる。
致より、さらに一致がＣＡＭ６２によって見いだされる
か否かを決定するために、ＣＡＭは、ＭＩＢ［２２］に
おけるＥ制御信号として論理０を与えることによって使
用可能となり、ＰＲＯＭ４２によってコマンドが出さ
れ、一致したばかりのアドレスに関連した、Skip-Bitセ
ル制御ビットを論理１に設定する。この動作は、この特
定のDATA-KEY位置が一致するのを禁止する。複数の一致
の場合、ＣＡＭ６２の出力は、次に一致するアドレスの
アドレスを反映するか、さらに一致がない場合には、Ｃ
ＡＭ６２によってデータパス７２におかれたＭＴＣＨ出
力信号が論理１となる。
【０１３７】１８．ＣＡＭ６２のＭＴＣＨ出力信号がス
テップ１７の後にも論理０である場合には、ステップ５
から１７を繰り返すか、あるいは終了する。
テップ１７の後にも論理０である場合には、ステップ５
から１７を繰り返すか、あるいは終了する。
【０１３８】ユーザが図２（ｂ）に示されるフォーマッ
トで入力パケットのＣＭＤフィールド内にMASK-WRITEコ
マンドを入力すると、write-maskサイクルが開始する。
ＴＧＳモジュール３０は、上記のように、ＣＭＤフィー
ルドを復号化し、マイクロ命令ＥＰＲＯＭ４２内のマイ
クロ命令のブロックの開始アドレスにシステムを方向づ
け、マイクロ命令は、協力してMASK-WRITEコマンドを実
行する。図１および図４を参照すると、データラッチ３
２の出力は、データパス３５に与えられる８ビットバイ
トと、データパス３４に与えられる下位の１６ビット部
分とに分離される。MASK-KEYは、データラッチ３２の出
力において１６ビットのパス３４に現れる。データパス
３５のＭＳＢ部分は使用されない。なぜなら、ＭＳＢ部
分は、データラッチの制御状態によってブロックされる
からである。１６ビットのMASK-KEYは、データパス３４
から図６のデータセレクタ６１のＰＯＲＴＡ入力ポート
に与えられる。データパス３５における８ビットCAM-AD
DRフィールドは、アドレスセレクタ６０のＰＯＲＴ１ポ
ートに連結される。データセレクタ６１の最上位の８ビ
ットバイトのＰＯＲＴＢは、マイクロ命令ＥＰＲＯＭ４
２の最下位バイトの３２ビット出力からＭＩＢ［０：
７］を通して信号を受け取る。
トで入力パケットのＣＭＤフィールド内にMASK-WRITEコ
マンドを入力すると、write-maskサイクルが開始する。
ＴＧＳモジュール３０は、上記のように、ＣＭＤフィー
ルドを復号化し、マイクロ命令ＥＰＲＯＭ４２内のマイ
クロ命令のブロックの開始アドレスにシステムを方向づ
け、マイクロ命令は、協力してMASK-WRITEコマンドを実
行する。図１および図４を参照すると、データラッチ３
２の出力は、データパス３５に与えられる８ビットバイ
トと、データパス３４に与えられる下位の１６ビット部
分とに分離される。MASK-KEYは、データラッチ３２の出
力において１６ビットのパス３４に現れる。データパス
３５のＭＳＢ部分は使用されない。なぜなら、ＭＳＢ部
分は、データラッチの制御状態によってブロックされる
からである。１６ビットのMASK-KEYは、データパス３４
から図６のデータセレクタ６１のＰＯＲＴＡ入力ポート
に与えられる。データパス３５における８ビットCAM-AD
DRフィールドは、アドレスセレクタ６０のＰＯＲＴ１ポ
ートに連結される。データセレクタ６１の最上位の８ビ
ットバイトのＰＯＲＴＢは、マイクロ命令ＥＰＲＯＭ４
２の最下位バイトの３２ビット出力からＭＩＢ［０：
７］を通して信号を受け取る。
【０１３９】MASK-WRTEサイクルでは、マイクロ命令に
よって、システムがデータセレクタ６１のＰＯＲＴＡ入
力に提示されたデータをＣＡＭ６２の内部マスクレジス
タに転送する。記載された実施態様およびそれに関連し
た命令の特定のタスクは、以下の通りである： １．ＭＩＢ［１７］を介して論理１レベルを端子ＳＯに
与え、データセレクタ６１がＰＯＲＴＡ入力ポートから
ＰＯＲＴＣ出力ポートにデータを結合するように構成す
る。
よって、システムがデータセレクタ６１のＰＯＲＴＡ入
力に提示されたデータをＣＡＭ６２の内部マスクレジス
タに転送する。記載された実施態様およびそれに関連し
た命令の特定のタスクは、以下の通りである： １．ＭＩＢ［１７］を介して論理１レベルを端子ＳＯに
与え、データセレクタ６１がＰＯＲＴＡ入力ポートから
ＰＯＲＴＣ出力ポートにデータを結合するように構成す
る。
【０１４０】２．ＭＩＢ［１６］を介して論理０信号を
端子DS-OEにおいてアサートし、データセレクタ６１の
出力が新たなビット構成に変化することを可能にする。
端子DS-OEにおいてアサートし、データセレクタ６１の
出力が新たなビット構成に変化することを可能にする。
【０１４１】３．上記と同一の方法を用いて、ＣＡＭ入
力ポートにE=L、D-C=H、W=C、およびG=Hを与えることに
よって、ＣＡＭ６２を入力データモードに構成し、バス
７０にあるデータをＣＡＭに転送する。
力ポートにE=L、D-C=H、W=C、およびG=Hを与えることに
よって、ＣＡＭ６２を入力データモードに構成し、バス
７０にあるデータをＣＡＭに転送する。
【０１４２】４．ＭＩＢ［９］を介して論理０をAS-SEL
に与え、ＭＩＢ［８］のAS-LATCH信号を論理１から論理
０レベルに切り替えることによって、ＰＯＲＴ１入力信
号をＰＯＲＴ３出力ポートに方向づけるようにアドレス
セレクタ６０を構成する。
に与え、ＭＩＢ［８］のAS-LATCH信号を論理１から論理
０レベルに切り替えることによって、ＰＯＲＴ１入力信
号をＰＯＲＴ３出力ポートに方向づけるようにアドレス
セレクタ６０を構成する。
【０１４３】５．ＭＩＢ［１７］のＳＯ信号を論理０レ
ベルに設定することによって、ＰＯＲＴＢ入力からＰＯ
ＲＴＣ出力へデータを転送するようにデータセレクタ６
１を構成する。ＰＯＲＴＢ入力信号のＬＳＢ部分は、８
ビットのCAM-ADDRフィールドであり、ＰＯＲＴＢ入力信
号の８ビットＭＳＢ部分は、ＭＩＢ［０：７］に現れる
マイクロ命令の８ビットＬＳＢ部分である。
ベルに設定することによって、ＰＯＲＴＢ入力からＰＯ
ＲＴＣ出力へデータを転送するようにデータセレクタ６
１を構成する。ＰＯＲＴＢ入力信号のＬＳＢ部分は、８
ビットのCAM-ADDRフィールドであり、ＰＯＲＴＢ入力信
号の８ビットＭＳＢ部分は、ＭＩＢ［０：７］に現れる
マイクロ命令の８ビットＬＳＢ部分である。
【０１４４】６．ＣＡＭ６２によって要求されるMASK-W
RITE命令を示すように、ＭＩＢ［０：７］のビットを設
定する。これは、記載の例では、０ｘ３０ある。これに
より、ＣＡＭ６２のマスクレジスタへの書き込みコマン
ドが入力ポートCAM-I/Oで得られるようになる。
RITE命令を示すように、ＭＩＢ［０：７］のビットを設
定する。これは、記載の例では、０ｘ３０ある。これに
より、ＣＡＭ６２のマスクレジスタへの書き込みコマン
ドが入力ポートCAM-I/Oで得られるようになる。
【０１４５】７．ＭＩＢ［１９：２２］の書き込みモー
ドコマンド、特に、上記の方法に従ってE=L、D_C=L、W=
C、およびG=Hを設定することによって、内部マスクレジ
スタへ書き込むようにＣＡＭ６２に命令を与える。これ
により、ＣＡＭ６２は、ＭＩＢ［０：７］からのコマン
ドに従って、MASK-KEYを内部マスクレジスタに書き込
む。
ドコマンド、特に、上記の方法に従ってE=L、D_C=L、W=
C、およびG=Hを設定することによって、内部マスクレジ
スタへ書き込むようにＣＡＭ６２に命令を与える。これ
により、ＣＡＭ６２は、ＭＩＢ［０：７］からのコマン
ドに従って、MASK-KEYを内部マスクレジスタに書き込
む。
【０１４６】図１から図８を参照しながら説明した内容
アドレスメモリは、リアルタイム事象スケジューラまた
はディスパッチャとして用いられる。これは、DATA-KEY
フィールドに、特定の番組の開始および／または終了時
間などの特定の時間を提示させることによって成し遂げ
られる。
アドレスメモリは、リアルタイム事象スケジューラまた
はディスパッチャとして用いられる。これは、DATA-KEY
フィールドに、特定の番組の開始および／または終了時
間などの特定の時間を提示させることによって成し遂げ
られる。
【０１４７】例えば、特定の時間は、１２：３０ＡＭで
あり得る。拡張データＲＡＭに記憶されているデータ
は、タイトル、放送されるチャネル、状態（再生、終
了、待機、等）、および番組識別番号などの、特定時間
に開始または終了する番組と関連したデータである。特
別な例としては、ＣＡＭは、ビデオネットワークを介し
て放送される番組のスケジュールされた開始および終了
時間を含み得る。テレビ番組の特定の１つを説明するの
に用いられる、関連データ（すなわち、データベースレ
コード）の収集は、Ｃプログラミング言語の構造体とし
て以下のように記載され得る。
あり得る。拡張データＲＡＭに記憶されているデータ
は、タイトル、放送されるチャネル、状態（再生、終
了、待機、等）、および番組識別番号などの、特定時間
に開始または終了する番組と関連したデータである。特
別な例としては、ＣＡＭは、ビデオネットワークを介し
て放送される番組のスケジュールされた開始および終了
時間を含み得る。テレビ番組の特定の１つを説明するの
に用いられる、関連データ（すなわち、データベースレ
コード）の収集は、Ｃプログラミング言語の構造体とし
て以下のように記載され得る。
【０１４８】 struct broadcast-program｛ short start-time; /*番組の開始および終了時間*/ short end-time; short program-id; /*番組識別番号*/ short physical-src-location;/*番組アドレス*/ short address-on-src; /*オンメディア*/ short broadcast-channel; /*放送チャネル*/ char status; /*再生、終了、待機、等*/ char address-in-CAM /*ＣＡＭ内で用いられるアドレス*/ char application-specific-storage[2]； struct database *program-database:/*次へのポインタ*/ /*番組に関して*/ ｝； ここで、"short"は、１６ビットエンティティであり、"
char"は、８ビットエンティティである。
char"は、８ビットエンティティである。
【０１４９】"start-time"および"end-time"値は、ＣＡ
Ｍ６２の内容アドレス指定可能な部分に、DATA-KEY情報
の形態で記憶される。番組に対応づけられる、または関
連する情報の残りは、２つの拡張情報データパケットと
して拡張データＲＡＭに記憶される。拡張情報データパ
ケットの第１番目は、番組開始時間に関連し、その第２
番目は、番組終了時間に関連する。
Ｍ６２の内容アドレス指定可能な部分に、DATA-KEY情報
の形態で記憶される。番組に対応づけられる、または関
連する情報の残りは、２つの拡張情報データパケットと
して拡張データＲＡＭに記憶される。拡張情報データパ
ケットの第１番目は、番組開始時間に関連し、その第２
番目は、番組終了時間に関連する。
【０１５０】図９は、本発明の実施態様を用いる例示的
な番組スケジューリングシステムを示す。図９におい
て、スケジューリングコンピュータ９０２は、オペレー
タコンソール９０４に連結される。コンソール９０４を
用いて、オペレータ、例えば、ケーブルテレビステーシ
ョンの番組マネージャは、ネットワークを通じて放送さ
れる番組のスケジュールをエンターし得る。このスケジ
ュールは、上記のように、内容アドレスメモリ９０６に
記憶される。
な番組スケジューリングシステムを示す。図９におい
て、スケジューリングコンピュータ９０２は、オペレー
タコンソール９０４に連結される。コンソール９０４を
用いて、オペレータ、例えば、ケーブルテレビステーシ
ョンの番組マネージャは、ネットワークを通じて放送さ
れる番組のスケジュールをエンターし得る。このスケジ
ュールは、上記のように、内容アドレスメモリ９０６に
記憶される。
【０１５１】放送される番組は、サテライトフィード９
０９および９１１、またはテープカートリッジプレーヤ
９０８、９１０および９１２から発信され得る。テープ
カートリッジプレーヤは、それぞれ、別のテープに複数
の番組を保持し得る。
０９および９１１、またはテープカートリッジプレーヤ
９０８、９１０および９１２から発信され得る。テープ
カートリッジプレーヤは、それぞれ、別のテープに複数
の番組を保持し得る。
【０１５２】例示のデータベースレコード内に示される
ように、各番組は、program-id、physical-src-locatio
nおよびaddress-on-srcの３つのフィールドによって識
別される。第１フィールドは、番組を識別し、第２フィ
ールド、physical-src-locationは、番組のソースを識
別する。記載の実施態様では、これは、サテライトフィ
ードまたはテープカートリッジプレーヤのいずれか１つ
であり得る。第３フィールド、address-on-srcは、ソー
スによって与えられ得る特定の番組を識別する。テープ
カートリッジプレーヤの場合、これは、特定のテープカ
ートリッジまたは特定のテープカートリッジの特定のテ
ープカウント値であり得る。サテライトフィードにおい
ては、このアドレスは、特定のサテライトトランスポン
ダであり得る。
ように、各番組は、program-id、physical-src-locatio
nおよびaddress-on-srcの３つのフィールドによって識
別される。第１フィールドは、番組を識別し、第２フィ
ールド、physical-src-locationは、番組のソースを識
別する。記載の実施態様では、これは、サテライトフィ
ードまたはテープカートリッジプレーヤのいずれか１つ
であり得る。第３フィールド、address-on-srcは、ソー
スによって与えられ得る特定の番組を識別する。テープ
カートリッジプレーヤの場合、これは、特定のテープカ
ートリッジまたは特定のテープカートリッジの特定のテ
ープカウント値であり得る。サテライトフィードにおい
ては、このアドレスは、特定のサテライトトランスポン
ダであり得る。
【０１５３】動作時には、内容アドレスメモリシステム
９０６は、例えば、パーソナルコンピュータであるスケ
ジューリングコンピュータ９０２からのスケジューリン
グプログラムによってロードされる。スケジューリング
プログラムは、DATA-WRITEコマンドを用いて、特定の期
間、すべてのテレビ番組を記憶する。HOST-WRITE入力制
御信号は、リアルタイムクロックの割込み制御ラインに
結合される。リアルタイムクロックは、定期的に、例え
ば、１分間に１度割込みを発生する。この割込みは、現
在の時間、または現在の時間より幾分か前の時間をＥＤ
ＩＯ入力バスに配置する。入力データのコマンドフィー
ルドは、連続したCompare-Informationリクエスト、す
なわち、現在の時間と記憶されている時間とを比較する
ように設定される。これにより、スケジューリングコン
ピュータ９０２による介入なしに、現在の時間と、記憶
されているすべての番組の開始または終了時間とが連続
して比較され、現在の時間で開始および終了するように
要求される番組が識別される。
９０６は、例えば、パーソナルコンピュータであるスケ
ジューリングコンピュータ９０２からのスケジューリン
グプログラムによってロードされる。スケジューリング
プログラムは、DATA-WRITEコマンドを用いて、特定の期
間、すべてのテレビ番組を記憶する。HOST-WRITE入力制
御信号は、リアルタイムクロックの割込み制御ラインに
結合される。リアルタイムクロックは、定期的に、例え
ば、１分間に１度割込みを発生する。この割込みは、現
在の時間、または現在の時間より幾分か前の時間をＥＤ
ＩＯ入力バスに配置する。入力データのコマンドフィー
ルドは、連続したCompare-Informationリクエスト、す
なわち、現在の時間と記憶されている時間とを比較する
ように設定される。これにより、スケジューリングコン
ピュータ９０２による介入なしに、現在の時間と、記憶
されているすべての番組の開始または終了時間とが連続
して比較され、現在の時間で開始および終了するように
要求される番組が識別される。
【０１５４】１つまたはそれ以上の番組の開始もしくは
終了時間に対応する時間をメモリ９０６に与えると、メ
モリ９０６は、番組用のデータベースレコードをスケジ
ューリングコンピュータ９０２に自動的に戻す。このデ
ータに応答して、コンピュータ９０２により、１つのテ
ープカートリッジプレーヤ（例えば、プレーヤ９０８）
が番組の再生を終了し、他のテープカートリッジプレー
ヤ（例えば、プレーヤ９１０）が同時に他の番組を開始
する。これらのカートリッジプレーヤのそれぞれは戻さ
れたデータベースレコードのそれぞれにおいて識別され
る。図９に示されるように、可能なソースのすべてがマ
ルチプレクサ９１４に連結される。スケジューリングコ
ンピュータ９０２はまた、マルチプレクサ９１４を制御
して、どの信号がケーブルに伝送されるかを決定する。
図９に示される簡略されたシステムでは、１つのケーブ
ルチャネルのみが例示されている。しかし、実際のシス
テムは、さらに多くのケーブルチャネル用の機器を有
し、比較的大きな数のレコードを保持する内容アドレス
指定可能なデータベースを有していてもよい。最も柔軟
な場合には、各ソースは、それぞれが異なるケーブルチ
ャネルに対応する複数のマルチプレクサに連結される。
終了時間に対応する時間をメモリ９０６に与えると、メ
モリ９０６は、番組用のデータベースレコードをスケジ
ューリングコンピュータ９０２に自動的に戻す。このデ
ータに応答して、コンピュータ９０２により、１つのテ
ープカートリッジプレーヤ（例えば、プレーヤ９０８）
が番組の再生を終了し、他のテープカートリッジプレー
ヤ（例えば、プレーヤ９１０）が同時に他の番組を開始
する。これらのカートリッジプレーヤのそれぞれは戻さ
れたデータベースレコードのそれぞれにおいて識別され
る。図９に示されるように、可能なソースのすべてがマ
ルチプレクサ９１４に連結される。スケジューリングコ
ンピュータ９０２はまた、マルチプレクサ９１４を制御
して、どの信号がケーブルに伝送されるかを決定する。
図９に示される簡略されたシステムでは、１つのケーブ
ルチャネルのみが例示されている。しかし、実際のシス
テムは、さらに多くのケーブルチャネル用の機器を有
し、比較的大きな数のレコードを保持する内容アドレス
指定可能なデータベースを有していてもよい。最も柔軟
な場合には、各ソースは、それぞれが異なるケーブルチ
ャネルに対応する複数のマルチプレクサに連結される。
【０１５５】本発明の他の実施態様は、当業者には明ら
かであろう。例えば、３２ビットコマンドおよびEXTEND
ED DATAワードについて記載したが、その他の数のビッ
トが用いられ、異なる数のビットがコマンドおよびEXTE
NDED DATAワードに使用され、ビット数は、EXTENDED DA
TAワード間で異なっていてもよい。コマンドフィール
ド、CAM-ADDRフィールド、およびすべてのKEYフィール
ドなどの種々のフィールドに割り当てられるコマンドワ
ード内のビット数は、本願明細書に記載のものと異なり
得る。
かであろう。例えば、３２ビットコマンドおよびEXTEND
ED DATAワードについて記載したが、その他の数のビッ
トが用いられ、異なる数のビットがコマンドおよびEXTE
NDED DATAワードに使用され、ビット数は、EXTENDED DA
TAワード間で異なっていてもよい。コマンドフィール
ド、CAM-ADDRフィールド、およびすべてのKEYフィール
ドなどの種々のフィールドに割り当てられるコマンドワ
ード内のビット数は、本願明細書に記載のものと異なり
得る。
【０１５６】さらに、図１および図５のマイクロ命令Ｅ
ＰＲＯＭ４２によって成し遂げられる機能は、ＥＰＲＯ
Ｍの代わりに、任意のタイプのＲＯＭまたは不揮発性メ
モリによって成し遂げられる得る。ＣＡＭシステムは、
上記のスケジューリング以外の応用に用いられ得る。例
えば、本の場合、ページ番号または題目索引がDATA-KEY
情報として記憶され、ページまたは題目が拡張データと
して記憶され、それによって、ページまたは主題に基づ
いた情報の迅速な検索が可能となる。同様に、圧縮オー
ディオまたはスピーチフラグメントは、DATA-KEY情報と
して記憶され、関連のオーディオメッセージの拡張パッ
セージは拡張情報として記憶され得る。ビデオコンテキ
ストにおいて、ビデオフレーム番号をDATA-KEY情報とし
て記憶し、関連ビデオフレームを拡張データとして記憶
することによって、フレームを増加させて連続したアク
セスを行う代わりに、フレーム番号で瞬時のアクセスが
可能となる。
ＰＲＯＭ４２によって成し遂げられる機能は、ＥＰＲＯ
Ｍの代わりに、任意のタイプのＲＯＭまたは不揮発性メ
モリによって成し遂げられる得る。ＣＡＭシステムは、
上記のスケジューリング以外の応用に用いられ得る。例
えば、本の場合、ページ番号または題目索引がDATA-KEY
情報として記憶され、ページまたは題目が拡張データと
して記憶され、それによって、ページまたは主題に基づ
いた情報の迅速な検索が可能となる。同様に、圧縮オー
ディオまたはスピーチフラグメントは、DATA-KEY情報と
して記憶され、関連のオーディオメッセージの拡張パッ
セージは拡張情報として記憶され得る。ビデオコンテキ
ストにおいて、ビデオフレーム番号をDATA-KEY情報とし
て記憶し、関連ビデオフレームを拡張データとして記憶
することによって、フレームを増加させて連続したアク
セスを行う代わりに、フレーム番号で瞬時のアクセスが
可能となる。
【０１５７】さらに、データベースレコードの割当てお
よび割当て解除は、内容アドレスメモリシステムの内部
で成し遂げられ得る。１つの例示スキームにおいて、ホ
ストプロセッサは、サーチキーを特定するDEALLOCATEコ
マンドを出す。ＣＡＭメモリは、サーチキーのすべての
具体例を見い出し、それらをＣＡＭメモリ６２内で、Ｃ
ＡＭエントリが有効であることを示す値、例えば０の値
を変更する。DATA-WRITEコマンドにおいてＣＡＭアドレ
スを特定する代わりに、例示のシステムは、DATA-KEYの
みを特定する。データを記憶する前に、ＣＡＭメモリシ
ステムは、ＣＡＭメモリ６２をサーチし有効なエントリ
を返す。DATA-KEYエントリを、第１に返されたエントリ
に記憶する。
よび割当て解除は、内容アドレスメモリシステムの内部
で成し遂げられ得る。１つの例示スキームにおいて、ホ
ストプロセッサは、サーチキーを特定するDEALLOCATEコ
マンドを出す。ＣＡＭメモリは、サーチキーのすべての
具体例を見い出し、それらをＣＡＭメモリ６２内で、Ｃ
ＡＭエントリが有効であることを示す値、例えば０の値
を変更する。DATA-WRITEコマンドにおいてＣＡＭアドレ
スを特定する代わりに、例示のシステムは、DATA-KEYの
みを特定する。データを記憶する前に、ＣＡＭメモリシ
ステムは、ＣＡＭメモリ６２をサーチし有効なエントリ
を返す。DATA-KEYエントリを、第１に返されたエントリ
に記憶する。
【０１５８】本発明を例示的な実施態様に基づいて記載
したが、本発明は、添付の請求の範囲の精神および範囲
内で上述したように実施され得る。
したが、本発明は、添付の請求の範囲の精神および範囲
内で上述したように実施され得る。
【０１５９】
【発明の効果】本発明の内容アドレスメモリシステムを
用いることにより、少なくとも以下の効果が得られる。
用いることにより、少なくとも以下の効果が得られる。
【０１６０】(1)リアルタイム処理が必要とされるデー
タベースで用いるためのメモリシステムとして有効であ
る。
タベースで用いるためのメモリシステムとして有効であ
る。
【０１６１】(2)特に、サーチを実行している間にも、
頻繁にデータが変化するビデオスケジューリングシステ
ムの自動化が実現可能となる。
頻繁にデータが変化するビデオスケジューリングシステ
ムの自動化が実現可能となる。
【図１】本発明による内容アドレスメモリ配置の模式的
なブロック図である。このメモリ配置は、入力／出力バ
ッファと、タイミング生成および同期（ＴＧＳ）モジュ
ールと、コマンドおよびデータラッチと、コマンドイン
デックス読出し専用メモリ（ＲＯＭ）と、アドレスカウ
ンタと、マイクロ命令消去−プログラム可能読出し専用
メモリ（ＥＰＲＯＭ）と、データセレクタと、内容アド
レスメモリ（ＣＡＭ）と、拡張データＲＡＭとを有す
る。
なブロック図である。このメモリ配置は、入力／出力バ
ッファと、タイミング生成および同期（ＴＧＳ）モジュ
ールと、コマンドおよびデータラッチと、コマンドイン
デックス読出し専用メモリ（ＲＯＭ）と、アドレスカウ
ンタと、マイクロ命令消去−プログラム可能読出し専用
メモリ（ＥＰＲＯＭ）と、データセレクタと、内容アド
レスメモリ（ＣＡＭ）と、拡張データＲＡＭとを有す
る。
【図２】（ａ）は、DATA WRITEコマンドを伝達するCOMM
ANDワードのフォーマットを示し、（ｂ）は、MASK WRIT
Eコマンドを伝達するCOMMANDワードのフォーマットを示
し、（ｃ）は、COMPAREコマンドを伝達するCOMMANDワー
ドを示す。
ANDワードのフォーマットを示し、（ｂ）は、MASK WRIT
Eコマンドを伝達するCOMMANDワードのフォーマットを示
し、（ｃ）は、COMPAREコマンドを伝達するCOMMANDワー
ドを示す。
【図３】図１の入力／出力バッファの模式的なブロック
図である。
図である。
【図４】図１の入力／出力バッファ、ＴＧＳモジュー
ル、コマンドおよびデータラッチ部の模式的なブロック
図である。
ル、コマンドおよびデータラッチ部の模式的なブロック
図である。
【図５】図１のコマンドインデックスＲＯＭ、アドレス
カウンタ、およびマイクロ命令ＥＰＲＯＭの模式的なブ
ロック図である。
カウンタ、およびマイクロ命令ＥＰＲＯＭの模式的なブ
ロック図である。
【図６】図１のデータセレクタ、ＣＡＭ、および拡張デ
ータＲＡＭの模式的なブロック図である。
ータＲＡＭの模式的なブロック図である。
【図７】図６の拡張データＲＡＭの模式的なブロック図
である。
である。
【図８】従来通りにアドレス指定された拡張データＲＡ
Ｍユニットに適用されるEXTENDED ADDR信号のフォーマ
ットを示す。
Ｍユニットに適用されるEXTENDED ADDR信号のフォーマ
ットを示す。
【図９】本発明の実施態様を含むＴＶ番組スケジューリ
ングシステムの模式的なブロック図である。
ングシステムの模式的なブロック図である。
１ 内容アドレスメモリシステム １０ 双方向バッファ １２ 入力／出力（ＥＤＩＯ）バス １２ａ制御線 １２ｂ制御線 １２ｃ制御線 １２ｄ制御線 １２ｅ制御線 ２０ ＦＩＦＯバッファ ２１ ＦＩＦＯバッファ ３０ タイミング生成および同期モジュール ３１ データラッチ ３２ コマンドラッチ ４０ コマンドインデックスＲＯＭ ４１ アドレスカウンタ ４２ マイクロ命令ＥＰＲＯＭ ６２ ＣＡＭ ６３ 拡張データＲＡＭ
Claims (8)
- 【請求項１】 複数のデータブロックを保持し、それぞ
れの該データブロックがキー部分と拡張部分とを含み、
サーチキーに対応してメモリから該データブロックの該
拡張部分をフェッチするメモリシステムであって、該シ
ステムは、 各データブロックの該キー部分を内容アドレスメモリ
（ＣＡＭ）の各所定アドレスに記憶する手段と、 各該データブロックの各該拡張部を、別のメモリの、該
各所定のアドレスから生成されるアドレスに記憶する手
段と、 該サーチキーを用いて該ＣＡＭをサーチし、ここで、該
サーチが成功すると、該ＣＡＭが該サーチキーに対応す
るアドレス値を与え、該ＣＡＭによって与えられる該ア
ドレス値からの該別のメモリ内の開始アドレス値を生成
し、該別のメモリの該開始アドレスに記憶される、各該
データブロックの該拡張データ部分をフェッチする手段
とを有するシステム。 - 【請求項２】 キー部分と拡張部分とを有するデータを
書き込み、該データの該キー部分に関連したサーチキー
に応答して、該拡張部分を読み出す内容アドレスメモリ
システムであって、該システムは、 各データが位置アドレスによって識別されるアドレス指
定可能なランダムアクセスメモリ部分と、 ワードに構成される複数のメモリデータを含む内容アド
レスメモリ部分であって、該内容アドレスメモリ部分の
該ワードのそれぞれが、ＣＡＭワードアドレスによって
識別される、内容アドレスメモリ部分と、 該内容アドレスメモリの選択されたアドレスに、該デー
タの該キー部分を書き込み、該アドレス指定可能なラン
ダムアクセスメモリの、該キー部分が該内容アドレスメ
モリに書き込まれる該選択されたアドレスに対応するセ
グメントアドレスで開始する該ランダムアクセスメモリ
のデータのセグメントに、該データの該拡張部分を書き
込む、該ランダムアクセスメモリと該内容アドレスメモ
リとに連結された書込み手段と、 該ランダムアクセスメモリからのデータを検索する、該
ランダムアクセスメモリと該内容アドレスメモリとに連
結された読出し手段と、を有し、 該読出し手段が、 該データの該キー部分とサーチキーの少なくとも一部と
の間の一致のために、該データの該キー部分が記憶され
る該内容アドレスメモリの該データの少なくとも一部を
同時にサーチし、一致が見いだされる該内容アドレスメ
モリの該選択されたアドレスの少なくとも１つのアドレ
スを識別し、該識別されたアドレスを出力アドレス値と
して与える、手段と、 一致が見いだされる該内容アドレスメモリの該選択され
たアドレスの該１つの該アドレスで開始する該ランダム
アクセスメモリのデータの該セグメントのアドレス指定
する手段と、 該サーチキーの該一部と一致した該キー部分と関連した
該拡張データを読み出す手段とを有するシステム。 - 【請求項３】 前記読出し手段が、データの前記セグメ
ントの開始アドレスを受け取り、該開始アドレスで開始
するデータの該セグメント内の複数のアドレスを決定す
る、前記ランダムアクセスメモリに連結した拡張アドレ
スカウンティング手段を有する、請求項２に記載のシス
テム。 - 【請求項４】 前記開始アドレスが、Ｎ個のゼロ値ビッ
ト（Ｎは整数）、を前記出力アドレス値の下位ビット位
置に結合することによって得られ、 前記セグメント内の前記複数のアドレス値が、前記開始
アドレス値を２N−１倍増加させることによって決定さ
れる、請求項３に記載のシステム。 - 【請求項５】 キー部分と拡張部分とを有するデータブ
ロックをメモリ書き込み、サーチキーに応答してメモリ
から前記データの該拡張部分をフェッチするフェッチ方
法であって、該方法は、 該データブロックの該キー部分を、内容アドレスメモリ
（ＣＡＭ）の所定のアドレスに記憶するステップと、 該データの該拡張部分を別のメモリの該所定のアドレス
から得られるアドレスに記憶するステップと、 該サーチキーを用いて該ＣＡＭをサーチするステップで
あって、該サーチキーが該キー部分と一致するときに、
該ＣＡＭが、該所定のアドレスを与えるステップと、 該ＣＡＭによって与えられる該所定のアドレスから、該
別のメモリにおける開始アドレス値を生成するステップ
と、 該別のメモリの該開始アドレス値に記憶される該データ
の該拡張部分をフェッチするステップとを包含する方
法。 - 【請求項６】 コマンドを介在することなく、前記デー
タブロックが信号コマンドとして、前記ＣＡＭおよび前
記別のメモリに与えられる、請求項５に記載の方法。 - 【請求項７】 前記ＣＡＭおよび前記別のメモリに与え
られる前記データブロックが、データベースレコードで
ある、請求項６に記載の方法。 - 【請求項８】 予め設定されたシーケンスにおける所定
の事象のセットを実行するスケジューリングシステムで
あって、 スケジュールされる該事象に関する情報を受け取るスケ
ジューリングコンピュータであって、ここで、該事象に
関する情報が、該予め設定されたシーケンスとは異なる
順序で受け取られ、各事象に関して受け取られた情報
が、該予め設定されたシーケンスにおいて該事象がいつ
発生するかを示す時間データ値を含む、スケジューリン
グコンピュータと、 該スケジューリングコンピュータに連結された内容アド
レスメモリシステムとを有し、該内容アドレスメモリシ
ステムが、 該時間データを内容アドレスメモリ（ＣＡＭ）の所定の
アドレスに記憶し、該情報を補助メモリの該所定のアド
レスから決定される対応アドレスに記憶する手段と、 該スケジューリングコンピュータから、該所定の事象の
セットが実行されている間に生成される、別の時間デー
タ値を受け取り、受け取られた該別の時間データ値と一
致するすべての時間データ値の該ＣＡＭ内のアドレス値
を戻す手段と、 該戻されたアドレス値に応答し、該補助メモリの該対応
アドレスを決定し、該対応アドレスに記憶された該情報
をフェッチする手段と、 該フェッチされた手段を該スケジューリングコンピュー
タに与える手段と、 該フェッチされた情報に応答して、該フェッチされた情
報によって示される該事象を実行する手段とを有するシ
ステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/219,639 US5438535A (en) | 1994-03-29 | 1994-03-29 | Content addressable memory system |
| US08/219,639 | 1994-03-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH086844A true JPH086844A (ja) | 1996-01-12 |
Family
ID=22820112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7070197A Withdrawn JPH086844A (ja) | 1994-03-29 | 1995-03-28 | メモリシステム、内容アドレスメモリシステムおよびスケジューリングシステムならびにフェッチ方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5438535A (ja) |
| JP (1) | JPH086844A (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2269778A1 (en) * | 1996-09-16 | 1998-03-19 | Advanced Research Solutions, Llc | Data correlation and analysis tool |
| US5987564A (en) * | 1996-10-17 | 1999-11-16 | Kawasaki Steel Corporation | Associative memory device |
| US6035371A (en) * | 1997-05-28 | 2000-03-07 | 3Com Corporation | Method and apparatus for addressing a static random access memory device based on signals for addressing a dynamic memory access device |
| US6401167B1 (en) * | 1997-10-10 | 2002-06-04 | Rambus Incorporated | High performance cost optimized memory |
| JPH11149481A (ja) * | 1997-11-19 | 1999-06-02 | Sharp Corp | 情報処理装置 |
| US6208959B1 (en) | 1997-12-15 | 2001-03-27 | Telefonaktibolaget Lm Ericsson (Publ) | Mapping of digital data symbols onto one or more formant frequencies for transmission over a coded voice channel |
| US6052757A (en) * | 1997-12-18 | 2000-04-18 | Real 3D, Inc. | Content addressable memory FIFO with and without purging |
| JPH11272676A (ja) * | 1998-03-26 | 1999-10-08 | Kawasaki Steel Corp | 分割検索方法及び装置 |
| AUPQ045599A0 (en) * | 1999-05-20 | 1999-06-10 | Aceinc Pty Limited | Methods and apparatus for information broadcasting and reception |
| US7966421B2 (en) * | 2000-06-21 | 2011-06-21 | SAtech Group, A.B. Limited Liability Company | Method and apparatus for logically expanding the length of a search key |
| JP2002050184A (ja) * | 2000-08-01 | 2002-02-15 | Kawasaki Microelectronics Kk | 連想メモリ |
| US6252790B1 (en) * | 2000-10-16 | 2001-06-26 | Nicholas Shectman | Large-capacity content addressable memory with sorted insertion |
| JP3489573B2 (ja) * | 2001-07-11 | 2004-01-19 | 日本電気株式会社 | パケット処理装置 |
| US7210003B2 (en) * | 2001-10-31 | 2007-04-24 | Netlogic Microsystems, Inc. | Comparand generation in a content addressable memory |
| US6993622B2 (en) * | 2001-10-31 | 2006-01-31 | Netlogic Microsystems, Inc. | Bit level programming interface in a content addressable memory |
| US7017089B1 (en) * | 2001-11-01 | 2006-03-21 | Netlogic Microsystems, Inc | Method and apparatus for testing a content addressable memory device |
| US7301961B1 (en) | 2001-12-27 | 2007-11-27 | Cypress Semiconductor Corportion | Method and apparatus for configuring signal lines according to idle codes |
| US6879523B1 (en) * | 2001-12-27 | 2005-04-12 | Cypress Semiconductor Corporation | Random access memory (RAM) method of operation and device for search engine systems |
| US7237058B2 (en) * | 2002-01-14 | 2007-06-26 | Netlogic Microsystems, Inc. | Input data selection for content addressable memory |
| US7013367B2 (en) * | 2002-07-18 | 2006-03-14 | Intel Corporation | Caching associative memory using non-overlapping data |
| US7378586B2 (en) * | 2002-10-01 | 2008-05-27 | Yamaha Corporation | Compressed data structure and apparatus and method related thereto |
| US7174419B1 (en) * | 2003-05-30 | 2007-02-06 | Netlogic Microsystems, Inc | Content addressable memory device with source-selecting data translator |
| US7260675B1 (en) * | 2003-07-15 | 2007-08-21 | Integrated Device Technology, Inc. | CAM-based search engines that support pipelined multi-database search operations using encoded multi-database identifiers |
| US20060018142A1 (en) * | 2003-08-11 | 2006-01-26 | Varadarajan Srinivasan | Concurrent searching of different tables within a content addressable memory |
| US7739445B1 (en) * | 2004-06-11 | 2010-06-15 | Srinivasan Venkatachary | Circuit, apparatus, and method for extracting multiple matching entries from a content addressable memory (CAM) device |
| FR2875026A1 (fr) * | 2004-09-03 | 2006-03-10 | St Microelectronics Sa | Dispositif programmable d'interface de commande |
| US7310696B1 (en) * | 2004-12-03 | 2007-12-18 | Crossroads Systems, Inc. | Method and system for coordinating interoperability between devices of varying capabilities in a network |
| US7242599B2 (en) * | 2005-04-22 | 2007-07-10 | John Robert Burger | Self-analyzing memory word |
| US7694068B1 (en) | 2005-12-08 | 2010-04-06 | Netlogic Microsystems, Inc. | Re-entrant processing in a content addressable memory |
| KR101364443B1 (ko) * | 2007-01-31 | 2014-02-17 | 삼성전자주식회사 | 메모리 시스템, 이 시스템을 위한 메모리 제어기와 메모리,이 시스템의 신호 구성 방법 |
| US7814267B1 (en) * | 2008-02-04 | 2010-10-12 | Netlogic Microsystems, Inc. | Processor with compare operations based on any of multiple compare data segments |
| US8468297B2 (en) * | 2010-06-23 | 2013-06-18 | International Business Machines Corporation | Content addressable memory system |
| US11537319B2 (en) * | 2019-12-11 | 2022-12-27 | Advanced Micro Devices, Inc. | Content addressable memory with sub-field minimum and maximum clamping |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0743947B2 (ja) * | 1985-09-20 | 1995-05-15 | 株式会社日立製作所 | 内容呼び出しメモリ |
| US4813002A (en) * | 1986-07-21 | 1989-03-14 | Honeywell Bull Inc. | High speed high density dynamic address translator |
| US5239642A (en) * | 1991-04-02 | 1993-08-24 | Motorola, Inc. | Data processor with shared control and drive circuitry for both breakpoint and content addressable storage devices |
-
1994
- 1994-03-29 US US08/219,639 patent/US5438535A/en not_active Expired - Fee Related
-
1995
- 1995-03-28 JP JP7070197A patent/JPH086844A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US5438535A (en) | 1995-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH086844A (ja) | メモリシステム、内容アドレスメモリシステムおよびスケジューリングシステムならびにフェッチ方法 | |
| US4064489A (en) | Apparatus for searching compressed data file | |
| US4866601A (en) | Digital data bus architecture for computer disk drive controller | |
| US5089957A (en) | Ram based events counter apparatus and method | |
| JP2003509733A5 (ja) | ||
| JPH0623968B2 (ja) | データ転送制御システム | |
| JP4007572B2 (ja) | 処理要素をプログラム位置にディスパッチする方法及び装置 | |
| JPS62297952A (ja) | 可変長デ−タの記憶方式 | |
| WO2025167292A1 (zh) | 一种数据读写方法、系统、设备及存储介质 | |
| US5146560A (en) | Apparatus for processing bit streams | |
| US4044336A (en) | File searching system with variable record boundaries | |
| JP4105910B2 (ja) | 連想メモリ装置及びそれを用いた中継装置 | |
| US6687786B1 (en) | Automated free entry management for content-addressable memory using virtual page pre-fetch | |
| JPH0537676A (ja) | 音楽情報の高速処理装置 | |
| JPH0887478A (ja) | プロセス間メッセージ通信方法 | |
| US20010007559A1 (en) | Interleaved processing system for processing frames within a network router | |
| US20040268355A1 (en) | Method of executing concurrent tasks by a subsystem managed by a central processor | |
| JP4855864B2 (ja) | ダイレクトメモリアクセスコントローラ | |
| JP2867965B2 (ja) | データ処理装置及びデータ処理方法 | |
| US5926840A (en) | Out-of-order fetching | |
| JPH0540698A (ja) | 主記憶ページ管理方式 | |
| JPS5987567A (ja) | 可変長デ−タ記憶制御方式 | |
| JPH1040165A (ja) | データ読み出し方法およびリードバッファ | |
| JP2000347929A (ja) | メモリｉｃ | |
| JPH05189299A (ja) | メモリ管理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |