JPH0870048A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0870048A JPH0870048A JP6226077A JP22607794A JPH0870048A JP H0870048 A JPH0870048 A JP H0870048A JP 6226077 A JP6226077 A JP 6226077A JP 22607794 A JP22607794 A JP 22607794A JP H0870048 A JPH0870048 A JP H0870048A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- interlayer insulating
- contact hole
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 コンタクトホール部でのステップカバレージ
を劣化させることなく、上層の配線層と下層の配線層と
の間の配線容量を低減させる。 【構成】 半導体基板１１の上面に設けられた絶縁膜１
２上に第１の配線層（Ａｌ膜）１３ａ，１３ｂが形成さ
れ、さらに層間絶縁膜１４を介して第２の配線層（Ａｌ
膜）１５ａ，１５ｂが形成されている。第１の配線層１
３ａと第２の配線層１５ａとは層間絶縁膜１４を間にし
て交差している。第１の配線層１３ｂと第２の配線層１
５ｂとはコンタクトホール１６を通して電気的に接続さ
れている。層間絶縁膜１４の第１の配線層１３ａと第２
の配線層１５ａとが交差する領域の厚さは、コンタクト
ホール１６部の近傍領域を含む他の領域よりも厚く（１
／３〜１／２程度）なっている。
を劣化させることなく、上層の配線層と下層の配線層と
の間の配線容量を低減させる。 【構成】 半導体基板１１の上面に設けられた絶縁膜１
２上に第１の配線層（Ａｌ膜）１３ａ，１３ｂが形成さ
れ、さらに層間絶縁膜１４を介して第２の配線層（Ａｌ
膜）１５ａ，１５ｂが形成されている。第１の配線層１
３ａと第２の配線層１５ａとは層間絶縁膜１４を間にし
て交差している。第１の配線層１３ｂと第２の配線層１
５ｂとはコンタクトホール１６を通して電気的に接続さ
れている。層間絶縁膜１４の第１の配線層１３ａと第２
の配線層１５ａとが交差する領域の厚さは、コンタクト
ホール１６部の近傍領域を含む他の領域よりも厚く（１
／３〜１／２程度）なっている。
Description
【０００１】
【産業上の利用分野】本発明は、層間絶縁膜を間にして
上層の配線層と下層の配線層との間に配線容量が形成さ
れる半導体装置に係り、特に半導体メモリのバス・ライ
ン等のように長い配線により配線容量が形成される半導
体装置に関する。
上層の配線層と下層の配線層との間に配線容量が形成さ
れる半導体装置に係り、特に半導体メモリのバス・ライ
ン等のように長い配線により配線容量が形成される半導
体装置に関する。
【０００２】
【従来の技術】半導体製品の高速化に伴い、配線容量の
低減化が１つの課題となっている。このことを図４およ
び図５に示した半導体装置を用いて説明する。なお、図
５は図４のＢ−Ｂ線に沿った断面構造を表している。こ
の半導体装置は、半導体基板１の上面に設けられた絶縁
膜２上に第１の配線層３ａ，３ｂを形成し、さらに層間
絶縁膜４を介して第２の配線層５ａ，５ｂを形成したも
ので、第１の配線層３ａと第２の配線層５ａとが層間絶
縁膜４を間にして交差すると共に、第１の配線層３ｂと
第２の配線層５ｂとがコンタクトホール６を介して電気
的に接続されている。
低減化が１つの課題となっている。このことを図４およ
び図５に示した半導体装置を用いて説明する。なお、図
５は図４のＢ−Ｂ線に沿った断面構造を表している。こ
の半導体装置は、半導体基板１の上面に設けられた絶縁
膜２上に第１の配線層３ａ，３ｂを形成し、さらに層間
絶縁膜４を介して第２の配線層５ａ，５ｂを形成したも
ので、第１の配線層３ａと第２の配線層５ａとが層間絶
縁膜４を間にして交差すると共に、第１の配線層３ｂと
第２の配線層５ｂとがコンタクトホール６を介して電気
的に接続されている。
【０００３】この半導体装置では、層間絶縁膜４を間に
して第１の配線層３ａと第２の配線層５ａとが交差して
いるため、２つの配線層３ａ，５ａ間に配線容量が形成
される。このような配線容量が存在すると、例えば半導
体メモリのバス・ライン等のように配線が長い製品では
アクセス・タイムに与える影響が大きくなる。そのため
配線容量をできるだけ低減させる必要がある。このよう
な配線容量を低減化する方法としては、図５に示したよ
うに、層間絶縁膜４を全体的に厚くすることが考えられ
る。
して第１の配線層３ａと第２の配線層５ａとが交差して
いるため、２つの配線層３ａ，５ａ間に配線容量が形成
される。このような配線容量が存在すると、例えば半導
体メモリのバス・ライン等のように配線が長い製品では
アクセス・タイムに与える影響が大きくなる。そのため
配線容量をできるだけ低減させる必要がある。このよう
な配線容量を低減化する方法としては、図５に示したよ
うに、層間絶縁膜４を全体的に厚くすることが考えられ
る。
【０００４】
【発明が解決しようとする課題】しかしながら、単純に
層間絶縁膜４を厚くしてしまうと、第２の配線層５ｂと
下層の第１の配線層３ｂとの間のコンタクトホール６が
必然的に深くなる。すなわち、コンタクトホール６部に
おける段差が大きくなってしまい、ステップカバレージ
が劣化し、そのため第２の配線層５ｂに段切れが生ずる
おそれがあるという問題点があった。
層間絶縁膜４を厚くしてしまうと、第２の配線層５ｂと
下層の第１の配線層３ｂとの間のコンタクトホール６が
必然的に深くなる。すなわち、コンタクトホール６部に
おける段差が大きくなってしまい、ステップカバレージ
が劣化し、そのため第２の配線層５ｂに段切れが生ずる
おそれがあるという問題点があった。
【０００５】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、上層の配線層と下層の配線層との間
のコンタクトホール部でのステップカバレージを劣化さ
せることなく、必要とされる配線容量の低減化を行うこ
とができる半導体装置およびその製造方法を提供するこ
とにある。
ので、その目的は、上層の配線層と下層の配線層との間
のコンタクトホール部でのステップカバレージを劣化さ
せることなく、必要とされる配線容量の低減化を行うこ
とができる半導体装置およびその製造方法を提供するこ
とにある。
【０００６】
【課題を解決するための手段】請求項１記載の半導体装
置は、半導体基板上に絶縁膜を介して第１の配線層が形
成されると共に、この第１の配線層を含む前記半導体基
板上に層間絶縁膜を介して第２の配線層が形成され、こ
の第２の配線層と第１の配線層との間がコンタクトホー
ルを介して電気的に接続されると共に、前記第２の配線
層の少なくとも一部が前記層間絶縁膜を間にして第１の
配線層と交差してなる半導体装置において、前記層間絶
縁膜の第１の配線層と第２の配線層とが交差する領域の
厚さを、少なくとも前記コンタクトホール部の近傍領域
を含む他の領域の厚さよりも厚くしたものである。
置は、半導体基板上に絶縁膜を介して第１の配線層が形
成されると共に、この第１の配線層を含む前記半導体基
板上に層間絶縁膜を介して第２の配線層が形成され、こ
の第２の配線層と第１の配線層との間がコンタクトホー
ルを介して電気的に接続されると共に、前記第２の配線
層の少なくとも一部が前記層間絶縁膜を間にして第１の
配線層と交差してなる半導体装置において、前記層間絶
縁膜の第１の配線層と第２の配線層とが交差する領域の
厚さを、少なくとも前記コンタクトホール部の近傍領域
を含む他の領域の厚さよりも厚くしたものである。
【０００７】この半導体装置では、層間絶縁膜の第１の
配線層と第２の配線層とが交差する領域の厚さが、コン
タクトホール部の近傍領域を含む他の領域の厚さよりも
部分的に厚くなっているため、第１の配線層と第２の配
線層との間の配線容量を低減できる。また、コンタクト
ホール部近傍の層間絶縁膜は従来どおり薄く形成される
ため、段差が大きくなることがなく、ステップカバレー
ジが劣化することはない。
配線層と第２の配線層とが交差する領域の厚さが、コン
タクトホール部の近傍領域を含む他の領域の厚さよりも
部分的に厚くなっているため、第１の配線層と第２の配
線層との間の配線容量を低減できる。また、コンタクト
ホール部近傍の層間絶縁膜は従来どおり薄く形成される
ため、段差が大きくなることがなく、ステップカバレー
ジが劣化することはない。
【０００８】請求項２記載の半導体装置は、請求項１記
載の半導体装置において、前記コンタクトホール部の近
傍領域を含む他の領域は、この領域の前記コンタクトホ
ールの端部からの距離が、前記コンタクトホールと第２
の配線層との間の合せ余裕の幅よりも長く、かつ前記合
せ余裕の幅と前記第２の配線層間の距離の最小値との和
よりも短い距離の範囲にあるように構成したものであ
る。
載の半導体装置において、前記コンタクトホール部の近
傍領域を含む他の領域は、この領域の前記コンタクトホ
ールの端部からの距離が、前記コンタクトホールと第２
の配線層との間の合せ余裕の幅よりも長く、かつ前記合
せ余裕の幅と前記第２の配線層間の距離の最小値との和
よりも短い距離の範囲にあるように構成したものであ
る。
【０００９】請求項３記載の半導体装置の製造方法は、
半導体基板上に選択的に第１の配線層を形成する工程
と、この第１の配線層を含む前記半導体基板の全面に所
定の厚さの層間絶縁膜を形成する工程と、前記層間絶縁
膜の第１の配線層と第２の配線層との交差予定領域以外
の領域であって、少なくともコンタクトホール形成予定
領域を含む領域を選択的にエッチングして前記層間絶縁
膜の厚さを薄くする工程と、前記層間絶縁膜のコンタク
トホール形成予定領域をさらに選択的にエッチングし、
第１の配線層に達するコンタクトホールを形成する工程
と、前記コンタクトホール部を含む層間絶縁膜上に第２
の配線層を選択的に形成し、前記交差予定領域において
前記層間絶縁膜を間にして第１の配線層と第２の配線層
とを交差させると共に、前記コンタクトホールを介して
第１の配線層と第２の配線層とを電気的に接続させる工
程とを備えており、請求項１または２記載の半導体装置
を容易に製造することができる。
半導体基板上に選択的に第１の配線層を形成する工程
と、この第１の配線層を含む前記半導体基板の全面に所
定の厚さの層間絶縁膜を形成する工程と、前記層間絶縁
膜の第１の配線層と第２の配線層との交差予定領域以外
の領域であって、少なくともコンタクトホール形成予定
領域を含む領域を選択的にエッチングして前記層間絶縁
膜の厚さを薄くする工程と、前記層間絶縁膜のコンタク
トホール形成予定領域をさらに選択的にエッチングし、
第１の配線層に達するコンタクトホールを形成する工程
と、前記コンタクトホール部を含む層間絶縁膜上に第２
の配線層を選択的に形成し、前記交差予定領域において
前記層間絶縁膜を間にして第１の配線層と第２の配線層
とを交差させると共に、前記コンタクトホールを介して
第１の配線層と第２の配線層とを電気的に接続させる工
程とを備えており、請求項１または２記載の半導体装置
を容易に製造することができる。
【００１０】
【実施例】以下、本発明の実施例を図面を参照して具体
的に説明する。
的に説明する。
【００１１】図１は本発明の一実施例に係る半導体装置
の平面構造を表すものであり、図２は図１のＡ−Ａ線に
沿う断面構造を表すものである。
の平面構造を表すものであり、図２は図１のＡ−Ａ線に
沿う断面構造を表すものである。
【００１２】この半導体装置では、例えばシリコン基板
からなる半導体基板１１の上面に設けられた例えばＳｉ
Ｏ2 膜（シリコン酸化膜）からなる絶縁膜１２上に、例
えばＡｌ（アルミニウム）膜からなる第１の配線層１３
ａ，１３ｂが選択的に形成されている。さらに第１の配
線層１３ａ，１３ｂを含む半導体基板１１上には、例え
ばＳｉＯ2 膜またはＰＳＧ（リン・シリケート・ガラ
ス）膜からなる層間絶縁膜１４を介して、例えばＡｌ膜
からなる第２の配線層１５ａ，１５ｂが選択的に形成さ
れている。第１の配線層１３ａと第２の配線層１５ａと
は層間絶縁膜１４を間にして交差し、また第１の配線層
１３ｂと第２の配線層１５ｂとがコンタクトホール１６
を介して電気的に接続されている。
からなる半導体基板１１の上面に設けられた例えばＳｉ
Ｏ2 膜（シリコン酸化膜）からなる絶縁膜１２上に、例
えばＡｌ（アルミニウム）膜からなる第１の配線層１３
ａ，１３ｂが選択的に形成されている。さらに第１の配
線層１３ａ，１３ｂを含む半導体基板１１上には、例え
ばＳｉＯ2 膜またはＰＳＧ（リン・シリケート・ガラ
ス）膜からなる層間絶縁膜１４を介して、例えばＡｌ膜
からなる第２の配線層１５ａ，１５ｂが選択的に形成さ
れている。第１の配線層１３ａと第２の配線層１５ａと
は層間絶縁膜１４を間にして交差し、また第１の配線層
１３ｂと第２の配線層１５ｂとがコンタクトホール１６
を介して電気的に接続されている。
【００１３】本実施例では、また、層間絶縁膜１４の第
１の配線層１３ａと第２の配線層１５ａとが交差する領
域の厚さ（ｄ1 ）が、コンタクトホール１６部の近傍領
域を含む他の領域の厚さ（ｄ2 ）よりも厚くなっている
（ｄ2 ＝（１／３〜１／２）・ｄ1 ）。
１の配線層１３ａと第２の配線層１５ａとが交差する領
域の厚さ（ｄ1 ）が、コンタクトホール１６部の近傍領
域を含む他の領域の厚さ（ｄ2 ）よりも厚くなっている
（ｄ2 ＝（１／３〜１／２）・ｄ1 ）。
【００１４】コンタクトホール１６の近傍の層間絶縁膜
１４を薄くする領域は、図２に示したように、この領域
のコンタクトホール１６の端部からの距離（オーバーサ
イズ量Ｓ）が、コンタクトホール１６と第２の配線層１
５ｂとの間の合せ余裕Δの幅よりも長く、かつ、合せ余
裕Δの幅と、第２の配線層１５ａと第２の配線層１５ｂ
との間の距離の最小値Ｄとの和（Δ＋Ｄ）よりも短い距
離の範囲にあるように設定する必要がある。
１４を薄くする領域は、図２に示したように、この領域
のコンタクトホール１６の端部からの距離（オーバーサ
イズ量Ｓ）が、コンタクトホール１６と第２の配線層１
５ｂとの間の合せ余裕Δの幅よりも長く、かつ、合せ余
裕Δの幅と、第２の配線層１５ａと第２の配線層１５ｂ
との間の距離の最小値Ｄとの和（Δ＋Ｄ）よりも短い距
離の範囲にあるように設定する必要がある。
【００１５】本実施例の半導体装置では、第１の配線層
１３ａと第２の配線層１５ａとの間の層間絶縁膜１４が
部分的に厚くなっているため、第１の配線層１３ａと第
２の配線層１５ａとの間の配線容量を低減できる。一
方、コンタクトホール１６部での層間絶縁膜１４は従来
通り薄く形成されるため、段差が大きくなることがな
い。従って、ステップカバレージが劣化することがな
く、第２の配線層１５ｂの段切れの発生を防止すること
ができる。
１３ａと第２の配線層１５ａとの間の層間絶縁膜１４が
部分的に厚くなっているため、第１の配線層１３ａと第
２の配線層１５ａとの間の配線容量を低減できる。一
方、コンタクトホール１６部での層間絶縁膜１４は従来
通り薄く形成されるため、段差が大きくなることがな
い。従って、ステップカバレージが劣化することがな
く、第２の配線層１５ｂの段切れの発生を防止すること
ができる。
【００１６】次に、本実施例の半導体装置の製造方法に
ついて、図３（ａ）〜（ｄ）を参照して説明する。ま
ず、図３（ａ）に示したように、表面に絶縁膜（例えば
ＳｉＯ2 膜）１２が設けられた半導体基板１１上に、例
えば蒸着法により選択的に第１の配線層（例えばＡｌ
膜）１３ａ，１３ｂを形成する。次に、図３（ｂ）に示
したように、例えば熱酸化法あるいはＣＶＤ（Cemical
Vapour Deposition ）法により、この第１の配線層１３
ａ，１３ｂを含む半導体基板１１の全面に所定の厚さ
（ｄ1 ）の層間絶縁膜（例えばＳｉＯ2 膜）１４を形成
する。その後、層間絶縁膜１４上の第１の配線層１３ａ
と第２の配線層１５ａとの交差予定領域に選択的にフォ
トレジスト膜１７を形成する。
ついて、図３（ａ）〜（ｄ）を参照して説明する。ま
ず、図３（ａ）に示したように、表面に絶縁膜（例えば
ＳｉＯ2 膜）１２が設けられた半導体基板１１上に、例
えば蒸着法により選択的に第１の配線層（例えばＡｌ
膜）１３ａ，１３ｂを形成する。次に、図３（ｂ）に示
したように、例えば熱酸化法あるいはＣＶＤ（Cemical
Vapour Deposition ）法により、この第１の配線層１３
ａ，１３ｂを含む半導体基板１１の全面に所定の厚さ
（ｄ1 ）の層間絶縁膜（例えばＳｉＯ2 膜）１４を形成
する。その後、層間絶縁膜１４上の第１の配線層１３ａ
と第２の配線層１５ａとの交差予定領域に選択的にフォ
トレジスト膜１７を形成する。
【００１７】続いて、図３（ｃ）に示したように、この
フォトレジスト膜１７を用いた公知の写真食刻技術（フ
ォトエッチング法）により、第１の配線層１３ａと第２
の配線層１５ａとの交差予定領域以外の領域であって、
コンタクトホール形成予定領域を含む他の領域（図に破
線で示す領域）を所定の深さまで選択的にエッチングし
て層間絶縁膜１４の厚さ（ｄ2 ）をｄ1 の１／３〜１／
２程度に薄くする。
フォトレジスト膜１７を用いた公知の写真食刻技術（フ
ォトエッチング法）により、第１の配線層１３ａと第２
の配線層１５ａとの交差予定領域以外の領域であって、
コンタクトホール形成予定領域を含む他の領域（図に破
線で示す領域）を所定の深さまで選択的にエッチングし
て層間絶縁膜１４の厚さ（ｄ2 ）をｄ1 の１／３〜１／
２程度に薄くする。
【００１８】次に、図３（ｄ）に示したように、薄くな
った層間絶縁膜１４をさらに、選択的にエッチングし、
第１の配線層１３ｂに達するコンタクトホール１６を形
成する。続いて、例えば蒸着法により、コンタクトホー
ル１６を含む層間絶縁膜１４上に第２の配線層（例えば
Ａｌ層）１５ａ，１５ｂを形成し、前述の交差予定領域
において層間絶縁膜１４を間にして第１の配線層１３ａ
と第２の配線層１５ａとを交差させると同時に、コンタ
クトホール１６を介して第１の配線層１３ｂと第２の配
線層１５ｂとを電気的に接続させる。このように本実施
例の製造方法によれば、図１および図２に示した半導体
装置を容易に製造することができる。
った層間絶縁膜１４をさらに、選択的にエッチングし、
第１の配線層１３ｂに達するコンタクトホール１６を形
成する。続いて、例えば蒸着法により、コンタクトホー
ル１６を含む層間絶縁膜１４上に第２の配線層（例えば
Ａｌ層）１５ａ，１５ｂを形成し、前述の交差予定領域
において層間絶縁膜１４を間にして第１の配線層１３ａ
と第２の配線層１５ａとを交差させると同時に、コンタ
クトホール１６を介して第１の配線層１３ｂと第２の配
線層１５ｂとを電気的に接続させる。このように本実施
例の製造方法によれば、図１および図２に示した半導体
装置を容易に製造することができる。
【００１９】
【発明の効果】以上説明したように請求項１または請求
項２記載の半導体装置によれば、層間絶縁膜の第１の配
線層と第２の配線層とが交差する領域の厚さを、少なく
ともコンタクトホール部の近傍領域を含む他の領域の厚
さよりも厚くなるようにしたので、第１の配線層と第２
の配線層との間の配線容量を低減できると共に、コンタ
クトホール部におけるステップカバレージの劣化を防止
でき、第２の配線層の段切れを防止できるという効果を
奏する。
項２記載の半導体装置によれば、層間絶縁膜の第１の配
線層と第２の配線層とが交差する領域の厚さを、少なく
ともコンタクトホール部の近傍領域を含む他の領域の厚
さよりも厚くなるようにしたので、第１の配線層と第２
の配線層との間の配線容量を低減できると共に、コンタ
クトホール部におけるステップカバレージの劣化を防止
でき、第２の配線層の段切れを防止できるという効果を
奏する。
【００２０】また、請求項３記載の半導体装置の製造方
法によれば、半導体基板上に第１の配線層を形成した
後、第１の配線層を含む半導体基板の全面に所定の厚さ
（配線容量が形成される部分に対応する厚さ）の層間絶
縁膜を形成し、その後、層間絶縁膜の配線容量が形成さ
れる領域以外の領域であって、少なくともコンタクトホ
ール形成予定領域を含む領域を選択的にエッチングして
層間絶縁膜の厚さを薄くするようにしたので、請求項１
または２記載の半導体装置を容易に製造することができ
る。
法によれば、半導体基板上に第１の配線層を形成した
後、第１の配線層を含む半導体基板の全面に所定の厚さ
（配線容量が形成される部分に対応する厚さ）の層間絶
縁膜を形成し、その後、層間絶縁膜の配線容量が形成さ
れる領域以外の領域であって、少なくともコンタクトホ
ール形成予定領域を含む領域を選択的にエッチングして
層間絶縁膜の厚さを薄くするようにしたので、請求項１
または２記載の半導体装置を容易に製造することができ
る。
【図１】本発明の一実施例に係る半導体装置の構成を表
す平面図である。
す平面図である。
【図２】図１のＡ−Ａ線に沿った縦断面図である。
【図３】図２の半導体装置の製造工程を説明するための
縦断面図である。
縦断面図である。
【図４】従来の半導体装置の構成を表す平面図である。
【図５】図４のＢ−Ｂ線に沿った縦断面図である。
１１ 半導体基板 １２ 絶縁膜 １３ａ，１３ｂ 第１の配線層 １４ 層間絶縁膜 １５ａ，１５ｂ 第２の配線層 １６ コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8242 21/8247 29/788 29/792 7735−4Ｍ Ｈ０１Ｌ 27/10 ６８１ Ｂ 29/78 ３７１
Claims (3)
- 【請求項１】 半導体基板上に絶縁膜を介して第１の配
線層が形成されると共に、この第１の配線層を含む前記
半導体基板上に層間絶縁膜を介して第２の配線層が形成
され、この第２の配線層と第１の配線層との間がコンタ
クトホールを介して電気的に接続されると共に、前記第
２の配線層の少なくとも一部が前記層間絶縁膜を間にし
て第１の配線層と交差してなる半導体装置において、 前記層間絶縁膜の第１の配線層と第２の配線層とが交差
する領域の厚さを、少なくとも前記コンタクトホール部
の近傍領域を含む他の領域の厚さよりも厚くしたことを
特徴とする半導体装置。 - 【請求項２】 前記コンタクトホール部の近傍領域を含
む他の領域は、この領域の前記コンタクトホールの端部
からの距離が、前記コンタクトホールと第２の配線層と
の間の合せ余裕の幅よりも長く、かつ前記合せ余裕の幅
と前記第２の配線層間の距離の最小値との和よりも短い
距離の範囲にあることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 半導体基板上に選択的に第１の配線層を
形成する工程と、 この第１の配線層を含む前記半導体基板の全面に所定の
厚さの層間絶縁膜を形成する工程と、 前記層間絶縁膜の第１の配線層と第２の配線層との交差
予定領域以外の領域であって、少なくともコンタクトホ
ール形成予定領域を含む領域を選択的にエッチングして
前記層間絶縁膜の厚さを薄くする工程と、 前記層間絶縁膜のコンタクトホール形成予定領域をさら
に選択的にエッチングし、第１の配線層に達するコンタ
クトホールを形成する工程と、 前記コンタクトホール部を含む層間絶縁膜上に第２の配
線層を選択的に形成し、前記交差予定領域において前記
層間絶縁膜を間にして第１の配線層と第２の配線層とを
交差させると共に、前記コンタクトホールを介して第１
の配線層と第２の配線層とを電気的に接続させる工程と
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6226077A JPH0870048A (ja) | 1994-08-29 | 1994-08-29 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6226077A JPH0870048A (ja) | 1994-08-29 | 1994-08-29 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0870048A true JPH0870048A (ja) | 1996-03-12 |
Family
ID=16839463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6226077A Pending JPH0870048A (ja) | 1994-08-29 | 1994-08-29 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0870048A (ja) |
-
1994
- 1994-08-29 JP JP6226077A patent/JPH0870048A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07106324A (ja) | 半導体装置 | |
| JPH0870048A (ja) | 半導体装置およびその製造方法 | |
| JP2797929B2 (ja) | 半導体装置 | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| JPS6340347A (ja) | 半導体集積回路装置 | |
| JPS584458B2 (ja) | ハンドウタイソウチ ノ セイゾウホウホウ | |
| JPH03268326A (ja) | 半導体装置の製造方法 | |
| JPH07135211A (ja) | 半導体装置およびその製造方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPH0536844A (ja) | 半導体装置 | |
| JPH0223646A (ja) | 半導体装置 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH06283688A (ja) | 半導体装置の製造方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPS6352444A (ja) | 半導体集積回路装置とその製造方法 | |
| JPS63299143A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0613376A (ja) | 半導体集積回路装置 | |
| JPS5877248A (ja) | 半導体装置 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPH08162426A (ja) | 半導体装置及びその製造方法 | |
| JPH02143452A (ja) | 半導体装置 | |
| JPS6171664A (ja) | 半導体装置の製造方法 | |
| JPH05343546A (ja) | 半導体集積回路 | |
| JPH01144671A (ja) | 半導体メモリ装置の製造方法 | |
| JPS62108542A (ja) | 半導体装置の製造方法 |