JPH0870391A - 等化パルス除去装置 - Google Patents
等化パルス除去装置Info
- Publication number
- JPH0870391A JPH0870391A JP6203851A JP20385194A JPH0870391A JP H0870391 A JPH0870391 A JP H0870391A JP 6203851 A JP6203851 A JP 6203851A JP 20385194 A JP20385194 A JP 20385194A JP H0870391 A JPH0870391 A JP H0870391A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- fall detection
- pulse
- fall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 本発明は、温度・熱特性が良くしかも高精度
な等化パルス除去回路を設計することを目的とする。 【構成】 図１の立ち下がり検出回路１に、等化パルス
入り同期信号Ａが入力されると立ち下がり検出回路１は
入力パルスに応じた出力パルスＢを発生させ、同時に時
間カウント回路２に立ち下がり検出回路検出信号Ｃを送
る。時間カウント回路２は立ち下がり検出回路検出信号
Ｃによりある一定時間の立ち下がり検出動作停止期間Ｇ
を作り、立ち下がり検出回路２に立ち下がり検出動作制
御信号として送る。立ち下がり回路２では立ち下がり検
出動作制御信号により立ち下がり検出動作を中止し、こ
の期間内にある等化パルスＦを除去する。そして、立ち
下がり検出動作停止期間が終わるとまた立ち下がり検出
動作を再開し本来の同期信号Ｅを検出する。
な等化パルス除去回路を設計することを目的とする。 【構成】 図１の立ち下がり検出回路１に、等化パルス
入り同期信号Ａが入力されると立ち下がり検出回路１は
入力パルスに応じた出力パルスＢを発生させ、同時に時
間カウント回路２に立ち下がり検出回路検出信号Ｃを送
る。時間カウント回路２は立ち下がり検出回路検出信号
Ｃによりある一定時間の立ち下がり検出動作停止期間Ｇ
を作り、立ち下がり検出回路２に立ち下がり検出動作制
御信号として送る。立ち下がり回路２では立ち下がり検
出動作制御信号により立ち下がり検出動作を中止し、こ
の期間内にある等化パルスＦを除去する。そして、立ち
下がり検出動作停止期間が終わるとまた立ち下がり検出
動作を再開し本来の同期信号Ｅを検出する。
Description
【０００１】
【産業上の利用分野】本発明は、等化パルスを除去する
装置に関するものである。
装置に関するものである。
【０００２】
【従来の技術】図５に、従来の等化パルス除去装置の一
例を示す。
例を示す。
【０００３】この図５に示しますように、従来の等化パ
ルス除去装置というのは、等化パルス除去装置１０に外
付けの抵抗１１やコンデンサー１２を用いると言うもの
であった。
ルス除去装置というのは、等化パルス除去装置１０に外
付けの抵抗１１やコンデンサー１２を用いると言うもの
であった。
【０００４】
【発明が解決しようとする課題】しかしながら上記の構
成では、使用部品からみても分かるように温度や熱特性
が悪く、高精度の等化パルス除去装置を設計するという
ことは非常に困難であった。
成では、使用部品からみても分かるように温度や熱特性
が悪く、高精度の等化パルス除去装置を設計するという
ことは非常に困難であった。
【０００５】そこで、本発明は上述の欠点に鑑み、温度
や熱特性が良く、また本来のロック周波数の１／２でロ
ックし本来除去しないはずの同期信号まで除去してしま
うという誤動作を起こさない高精度の等化パルス除去装
置を設計すること目的とする。
や熱特性が良く、また本来のロック周波数の１／２でロ
ックし本来除去しないはずの同期信号まで除去してしま
うという誤動作を起こさない高精度の等化パルス除去装
置を設計すること目的とする。
【０００６】
【課題を解決するための手段】上記問題を解決するため
に本発明の等化パルス除去装置は、入力信号の立ち下が
りを検出する立ち下がり立ち下がり検出回路と、その立
ち下がり検出回路の検出信号により一定時間をカウント
する時間カウント回路と、時間カウント回路からの信号
により上述の立ち下がり検出回路が立ち下がり検出動作
を停止するという構成を有するものである。
に本発明の等化パルス除去装置は、入力信号の立ち下が
りを検出する立ち下がり立ち下がり検出回路と、その立
ち下がり検出回路の検出信号により一定時間をカウント
する時間カウント回路と、時間カウント回路からの信号
により上述の立ち下がり検出回路が立ち下がり検出動作
を停止するという構成を有するものである。
【０００７】また、入力信号の立ち下がりを検出する立
ち下がり検出回路と、立ち下がり検出回路の検出信号に
より一定時間をカウントする時間カウント回路と、立ち
下がり検出回路の出力信号に同期したクロックを発生さ
せるある一定のロック範囲をもったＰＬＬ回路と、時間
カウント回路からの信号により上述の立ち下がり検出回
路が立ち下がり検出動作を停止するという構成を有して
いる。
ち下がり検出回路と、立ち下がり検出回路の検出信号に
より一定時間をカウントする時間カウント回路と、立ち
下がり検出回路の出力信号に同期したクロックを発生さ
せるある一定のロック範囲をもったＰＬＬ回路と、時間
カウント回路からの信号により上述の立ち下がり検出回
路が立ち下がり検出動作を停止するという構成を有して
いる。
【０００８】
【作用】本発明の上記した構成によって、温度・熱特性
が良く、また本来のロック周波数の１／２でロックする
ことによる生じる誤動作を起こさない高精度な等化パル
ス除去装置を設計することができる。
が良く、また本来のロック周波数の１／２でロックする
ことによる生じる誤動作を起こさない高精度な等化パル
ス除去装置を設計することができる。
【０００９】
（実施例１）以下本発明の一実施例の等化パルス除去装
置について図面を参照しながら説明する。
置について図面を参照しながら説明する。
【００１０】図１は、本発明の一実施例における等化パ
ルス除去装置のブロック図である。図１において、１は
立ち下がり検出回路、２は時間カウント回路，Ａは等化
パルス入り同期信号、Ｂは等化パルス除去後同期信号、
Ｃは立ち下がり検出回路検出信号、Ｄは立ち下がり検出
動作制御信号である。以上のように構成された等化パル
ス除去装置について、図２を用いてその動作を説明す
る。
ルス除去装置のブロック図である。図１において、１は
立ち下がり検出回路、２は時間カウント回路，Ａは等化
パルス入り同期信号、Ｂは等化パルス除去後同期信号、
Ｃは立ち下がり検出回路検出信号、Ｄは立ち下がり検出
動作制御信号である。以上のように構成された等化パル
ス除去装置について、図２を用いてその動作を説明す
る。
【００１１】図１の立ち下がり検出回路１に、図２のＡ
のような等化パルス入り同期信号が入力されると図１の
立ち下がり検出回路１は入力パルスに応じた出力パルス
を発生させ（図２のＢ）、同時に図１の時間カウント回
路２に立ち下がり検出回路検出信号（図１のＣ）を送
る。図１の時間カウント回路２は送られてきた立ち下が
り検出回路検出信号によりある一定時間の立ち下がり検
出動作停止期間（図２のＧ）を作り図１の立ち下がり検
出回路１の回路に立ち下がり検出動作制御信号として送
る。
のような等化パルス入り同期信号が入力されると図１の
立ち下がり検出回路１は入力パルスに応じた出力パルス
を発生させ（図２のＢ）、同時に図１の時間カウント回
路２に立ち下がり検出回路検出信号（図１のＣ）を送
る。図１の時間カウント回路２は送られてきた立ち下が
り検出回路検出信号によりある一定時間の立ち下がり検
出動作停止期間（図２のＧ）を作り図１の立ち下がり検
出回路１の回路に立ち下がり検出動作制御信号として送
る。
【００１２】図１の立ち下がり検出回路１の回路では立
ち下がり検出動作制御信号により立ち下がり検出動作を
中止し、この期間内にある等化パルス（図２のＦ）を除
去する。そして、立ち下がり検出動作停止期間が終わる
とまた立ち下がり検出動作を再開し本来の同期信号（図
３のＨ）を検出する。この一連の動作を繰り返すことに
より等化パルス入り同期信号から等化パルスだけを除去
することができる。
ち下がり検出動作制御信号により立ち下がり検出動作を
中止し、この期間内にある等化パルス（図２のＦ）を除
去する。そして、立ち下がり検出動作停止期間が終わる
とまた立ち下がり検出動作を再開し本来の同期信号（図
３のＨ）を検出する。この一連の動作を繰り返すことに
より等化パルス入り同期信号から等化パルスだけを除去
することができる。
【００１３】（実施例２）以下に本発明の一実施例の等
化パルス除去装置について図面を参照しながら説明す
る。
化パルス除去装置について図面を参照しながら説明す
る。
【００１４】図３は、本発明の一実施例における等化パ
ルス除去装置のブロック図である。図３において、１は
立ち下がり検出回路、２は時間カウント回路、３はある
一定のロック範囲をもったＰＬＬ回路、Ａは等化パルス
入り同期信号、Ｂは等化パルス除去後同期信号、Ｃは立
ち下がり検出回路検出信号、Ｄは立ち下がり検出動作制
御信号、ＥはＰＬＬ回路出力クロックである。以上のよ
うに構成された等化パルス除去装置について、図４を用
いてその動作を説明する。
ルス除去装置のブロック図である。図３において、１は
立ち下がり検出回路、２は時間カウント回路、３はある
一定のロック範囲をもったＰＬＬ回路、Ａは等化パルス
入り同期信号、Ｂは等化パルス除去後同期信号、Ｃは立
ち下がり検出回路検出信号、Ｄは立ち下がり検出動作制
御信号、ＥはＰＬＬ回路出力クロックである。以上のよ
うに構成された等化パルス除去装置について、図４を用
いてその動作を説明する。
【００１５】図３の立ち下がり検出回路１の回路に、図
４のａのような等化パルス入り同期信号が入力されると
図３の立ち下がり検出回路１の回路は入力パルスに応じ
た出力パルスを発生させ（図４のｂ）、同時に図３の時
間カウント回路２の回路に立ち下がり検出回路検出信号
（図３のＣ）を送る。
４のａのような等化パルス入り同期信号が入力されると
図３の立ち下がり検出回路１の回路は入力パルスに応じ
た出力パルスを発生させ（図４のｂ）、同時に図３の時
間カウント回路２の回路に立ち下がり検出回路検出信号
（図３のＣ）を送る。
【００１６】図３の時間カウント回路２の回路は送られ
てきた立ち下がり検出回路検出信号によりある一定時間
の立ち下がり検出動作停止期間（図４のｇ）を作り図３
の立ち下がり検出回路１の回路に立ち下がり検出動作制
御信号として送る。この時、図３の時間カウント回路２
の回路はＰＬＬ回路出力クロック（図３のＥ）をある一
定数カウントすることにより前述の立ち下がり検出動作
制御信号を発生させているのでＰＬＬ回路が１／２のロ
ック周波数でロックしてしまうと立ち下がり検出動作制
御信号の幅が２倍になってしまい本来の同期信号まで除
去してしまうという誤動作が発生する。そこで本発明で
はＰＬＬ回路のロック周波数に一定の幅を持たせること
によりこの誤動作を防ぎ適正な幅を持つ立ち下がり検出
動作制御信号を発生させる。
てきた立ち下がり検出回路検出信号によりある一定時間
の立ち下がり検出動作停止期間（図４のｇ）を作り図３
の立ち下がり検出回路１の回路に立ち下がり検出動作制
御信号として送る。この時、図３の時間カウント回路２
の回路はＰＬＬ回路出力クロック（図３のＥ）をある一
定数カウントすることにより前述の立ち下がり検出動作
制御信号を発生させているのでＰＬＬ回路が１／２のロ
ック周波数でロックしてしまうと立ち下がり検出動作制
御信号の幅が２倍になってしまい本来の同期信号まで除
去してしまうという誤動作が発生する。そこで本発明で
はＰＬＬ回路のロック周波数に一定の幅を持たせること
によりこの誤動作を防ぎ適正な幅を持つ立ち下がり検出
動作制御信号を発生させる。
【００１７】図３の立ち下がり検出回路１の回路では立
ち下がり検出動作制御信号により立ち下がり検出動作を
中止し、この期間内にある等化パルス（図４のｆ）を除
去する。そして、立ち下がり検出動作停止期間が終わる
とまた立ち下がり検出動作を再開し本来の同期信号（図
４のｅ）を検出する。この一連の動作を繰り返すことに
より等化パルス入り同期信号から等化パルスだけを除去
することができる。
ち下がり検出動作制御信号により立ち下がり検出動作を
中止し、この期間内にある等化パルス（図４のｆ）を除
去する。そして、立ち下がり検出動作停止期間が終わる
とまた立ち下がり検出動作を再開し本来の同期信号（図
４のｅ）を検出する。この一連の動作を繰り返すことに
より等化パルス入り同期信号から等化パルスだけを除去
することができる。
【００１８】
【発明の効果】以上のような本発明の等化パルス除去装
置は、ＬＳＩの中に容易に組み込むことが可能であり、
結果として温度や熱特性が良く、また本来のロック周波
数の１／２でロックすることによる生じる誤動作を起こ
さない高精度な等化パルス除去装置が設計できる。
置は、ＬＳＩの中に容易に組み込むことが可能であり、
結果として温度や熱特性が良く、また本来のロック周波
数の１／２でロックすることによる生じる誤動作を起こ
さない高精度な等化パルス除去装置が設計できる。
【図１】本発明の一実施例における等化パルス除去装置
の構成を示すブロック図
の構成を示すブロック図
【図２】本発明の一実施例における等化パルス除去装置
の動作説明図
の動作説明図
【図３】本発明の別の実施例における等化パルス除去装
置のブロック図
置のブロック図
【図４】本発明の別の実施例における等化パルス除去装
置の動作説明図
置の動作説明図
【図５】従来の等化パルス除去装置のブロック図
１ 立ち下がり検出回路 ２ 時間カウント回路 ３ ある一定のロック範囲をもったＰＬＬ回路 １０ 従来の等化パルス除去装置 Ａ 等化パルス入り同期信号 Ｂ 等化パルス除去後同期信号 Ｃ 立ち下がり検出回路検出信号 Ｄ 立ち下がり検出動作制御信号 Ｅ ＰＬＬ回路出力クロック Ｈ 本来の同期信号 Ｆ 等化パルス信号 Ｇ 立ち下がり検出動作停止期間 ａ 等化パルス入り同期信号 ｂ 等化パルス除去後同期信号 ｅ 本来の同期信号 ｆ 等化パルス信号 ｇ 立ち下がり検出動作停止期間
Claims (2)
- 【請求項１】 入力信号の立ち下がりを検出する立ち下
がり検出回路と、立ち下がり検出回路の検出信号により
一定時間をカウントする時間カウント回路を備え、前記
時間カウント回路からの信号により前記立ち下がり検出
回路が立ち下がり検出動作を停止することを特徴とする
等化パルス除去装置。 - 【請求項２】 入力信号の立ち下がりを検出する立ち下
がり検出回路と、立ち下がり検出回路の検出信号により
一定時間をカウントする時間カウント回路と、立ち下が
り検出回路の出力信号に同期したクロックを発生させる
ある一定のロック範囲をもったＰＬＬ回路とを備え、前
記時間カウント回路からの信号により前記立ち下がり検
出回路が立ち下がり検出動作を停止することを特徴とす
る等化パルス除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6203851A JPH0870391A (ja) | 1994-08-29 | 1994-08-29 | 等化パルス除去装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6203851A JPH0870391A (ja) | 1994-08-29 | 1994-08-29 | 等化パルス除去装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0870391A true JPH0870391A (ja) | 1996-03-12 |
Family
ID=16480753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6203851A Pending JPH0870391A (ja) | 1994-08-29 | 1994-08-29 | 等化パルス除去装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0870391A (ja) |
-
1994
- 1994-08-29 JP JP6203851A patent/JPH0870391A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2545356Y2 (ja) | 計数回路 | |
| JPH0870391A (ja) | 等化パルス除去装置 | |
| JP2553680B2 (ja) | デジタル信号処理回路 | |
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| JP3211283B2 (ja) | フィルター回路 | |
| JPH0563524A (ja) | 信号入力回路 | |
| JP2936800B2 (ja) | 信号発生装置 | |
| JP2002026704A (ja) | クロック異常検出装置及びその方法 | |
| JPH0789653B2 (ja) | 水平同期信号処理回路 | |
| JP2984802B2 (ja) | 入力信号異常検出回路 | |
| JPH0738535A (ja) | ノイズ除去回路 | |
| JPH06125254A (ja) | クロック断検出回路 | |
| KR100212211B1 (ko) | 순시위치 검출법을 이용한 모터 위치 및 속도 검출회로 및 방법 | |
| JPS62261986A (ja) | ノイズ除去能力を有するパルス計測回路 | |
| JPH1155078A (ja) | デジタルノイズフィルタ | |
| JPS5838751B2 (ja) | 周期信号の同期ずれ検出方式 | |
| JPS5864840A (ja) | デ−タ同期回路 | |
| KR100393421B1 (ko) | 동기식 에이에프 변환기의 카운터 시스템 | |
| JP2605894B2 (ja) | トリガ信号発生器 | |
| JPS5820180B2 (ja) | 速度歪検出方式 | |
| JPH04307372A (ja) | エッジ検出回路装置 | |
| JPS63281062A (ja) | 周波数弁別回路 | |
| JPH04360334A (ja) | 調歩同期受信回路 | |
| JPH0522089A (ja) | データ処理信号生成回路 | |
| JPH05292075A (ja) | デジタル信号記録再生装置の同期信号再生回路 |