JPH087162B2

JPH087162B2 - 欠点デ−タ取込み回路

Info

Publication number: JPH087162B2
Application number: JP13152487A
Authority: JP
Inventors: 雅晴岡藤; 順一安部
Original assignee: Yaskawa Electric Corp; Nippon Sheet Glass Co Ltd
Current assignee: Yaskawa Electric Corp; Nippon Sheet Glass Co Ltd
Priority date: 1987-05-29
Filing date: 1987-05-29
Publication date: 1996-01-29
Anticipated expiration: 2011-01-29
Also published as: JPS63298038A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、欠点検出装置の欠点データ取込み回路、特
にガラス板等の透明板の欠点の種類，欠点の大きさおよ
び欠点の位置を検出することのできる識別型欠点検出装
置の欠点データ取込み回路に関する。

〔従来の技術〕

ガラス板等の透明板を製造する際、透明板に存在する
欠点（欠陥）の種類（異物，泡，フシ，ドリップ等），
欠点の大きさ，欠点の位置を検出する装置として、フラ
イングスポット型の識別型欠点検出装置がある。

本出願人の開発した識別型欠点検出装置の一例の概略
を第９図に示す。この識別型欠点検出装置は、レーザ光
源１からのレーザ光を多角形回転ミラー２に入射し、製
造工程ラインを流れるガラス板３上にレーザスポットを
走査させる。走査方向は、ガラス板の流れる方向（Ｙ軸
方向）に対して直角な方向、すなわちガラス板の幅方向
（Ｘ軸方向）である。また、レーザ光はガラス板３の表
面に対して斜めから入射される。これは、ガラス板表面
からの反射光とガラス板裏面からの反射光との干渉を避
けるためである。

ガラス板３に入射したレーザ光の透過光，透過散乱
光，反射光を、ガラス板の幅方向に細長い受光面を有す
る受光器D1,D2,D3,D4,D5で受光する。なお、これら各受
光器は、多数本のガラスファイバを配列して構成され
る。受光器D1は透過光を、受光器D2は近軸透過散乱光
を、受光器D3およびD4は遠軸透過散乱光を、受光器D5は
反射光を受光する。各受光器を構成するガラスファイバ
は、それぞれ対応する光電子増倍管PM1,PM2,PM3,PM4,PM
5に導かれ、受光した光は各光電子増倍管で電気信号に
変換される。信号処理回路４では、これら電気信号に微
分処理、幅処理、比較処理、波形整形などの信号処理を
加えて、欠点データD₁₁，D₁₂，・・・，D₅₂を作成す
る。欠点データは複数種類存在するが、例えば欠点デー
タD₁₁は、受光器D1で受光された透過光を光電変換して
得た電気信号をマイナス微分して得られた微分波形を所
定の検出レベルと比較した比較結果を示すデータであ
る。

以下の説明の便宜上、信号処理回路４までの構成を、
欠点検出器５とするものとする。この欠点検出器５から
の欠点データは欠点データ取込み回路６により取込まれ
て信号処理がなされた後、中央処理装置（CPU）７へ送
られる。CPU7では、欠点データから欠点パターンを作成
し、あらかじめ保持している欠点識別パターンテーブル
と照合して、欠点の種類，大きさ等を判別している。

本発明は、このような識別型欠点検出装置における欠
点データ取込み回路の改良に関するものであるが、本発
明は上述の識別型欠点検出装置のみを対象とするもので
はなく、フライングスポット型のものであれば、いかな
る種類の識別型欠点検出装置をも対象とすることができ
る。また、光量変化を検出する光に、反射散乱光がさら
に加わったものであってもよい。

本出願人は、このような欠点データ取込み回路につい
て、第10図に示す構成の回路を既に提案している。

この既提案の欠点データ取込み回路10は、Ｘ軸カウン
タ11と、ORユニット12と、分周回路13と、Ｙ軸カウンタ
14と、FIFOメモリ15とを備えている。Ｘ軸カウンタ11
は、Ｘ座標分割のためのクロックCLKをカウントするカ
ウンタであり、走査開始信号であるスタートパルスSTで
リセットされる。このスタートパルスSTは、欠点検出器
５の多角形回転ミラー２を反射したレーザ光を特定の位
置でガラスファイバで取り出し、光電変換後、波形整形
して得られる。Ｘ軸カウンタ11は、欠点データが取込ま
れたときのカウント値をＸ座標位置データとして出力す
る。

ORユニット12は、欠点検出器５からの複数走査分の欠
点データをため込み、所定のタイミングで出力するユニ
ットであり、このようなORユニットについては、特公昭
56-39419号公報「欠点検出装置」に開示されている。こ
のORユニット12の目的は、CPU7の処理速度との関係で、
識別型欠点検出装置の処理能力を高めることにある。

分周回路13は、ガラス板のライン方向への移動距離に
対応したライン同期信号PGを分周して、ORユニット12に
入力する。ORユニット12は、分周されたライン同期信号
PGのタイミングで、ため込んだ欠点データを出力する。

Ｙ軸カウンタ14は、分周回路13からの分周されたライ
ン同期信号PGをカウントし、欠点データ入力時に、カウ
ント値をＹ座標位置データとしてFIFOメモリ15に出力す
る。なお、Ｙ軸カウンタ14のリセットはソフト的に行わ
れる。

FIFOメモリ15は、Ｘ軸カウンタ11からのＸ座標位置デ
ータ、ORユニット12からの欠点データ、Ｙ軸カウンタ14
からのＹ座標位置データを一時格納する。そして、FIFO
メモリ15から欠点データおよび欠点位置データ（X,Y）
が、ダイレクトメモリアクセス（DMA）でCPU7のメモリ
に転送される。

このような構成の欠点データ取込み回路では、ORユニ
ット12での処理の結果得られるデータが最小処理単位と
してFIFOメモリ15を介してCPU7に転送される。

しかし，このような方法ではORユニット12からガラス
板の１個の欠点に対し複数の欠点データが出力されるこ
とがあり、CPU7では１個の欠点であるにもかかわらず、
複数の欠点データを処理しなければならず、CPUのソフ
ト処理に負担がかかるという問題がある。

また、各受光器D1,D2,D3,D4,D5により検出される光の
光量変化に基づき欠点検出器５から出力される欠点デー
タD₁₁，D₁₂，・・・，D₅₂は、１個の欠点がレーザスポ
ットにより走査されたとき、必ずしも同一のタイミング
で出力されない。このような場合、これら発生タイミン
グのずれた欠点データを、１個の欠点からの欠点データ
であると認識する必要がある。

本発明の目的は、このような問題点を解決した欠点デ
ータ取込み回路を提供することにある。

〔発明の構成〕

本発明は、長さ方向に走行する透明板を幅方向に光ス
ポットで走査し、透過光，透過散乱光，反射光，反射散
乱光のうちのいずれかの光の光量変化の組合せに基づい
て欠点の種類，大きさ，位置等を検出する識別型欠点検
出装置の欠点データ取込み回路において、前記透明板の幅方向の位置に関連する第１のパルス列
を計数し、欠点データが取込まれたときの計数値を出力
する第１のカウンタと、前記透明板の長さ方向の位置に関連する第２のパルス
列を計数し、欠点データが取込まれたときの計数値を出
力する第２のカウンタと、複数走査分の欠点データをため込みOR処理し、前記第
２のパルス列のパルス発生タイミングで、処理された欠
点データを出力するORユニットと、前記ORユニットからの欠点データを圧縮し、圧縮され
た欠点データの前記長さ方向および前記幅方向における
連続性をそれぞれ判定して、欠点データブロックに合成
する連続判定回路とを備えたことを特徴としている。

〔実施例〕

以下、本発明の実施例を説明する。

第１図は、本発明の一実施例を示すブロック図であ
る。なお、欠点データは、第９図に示した欠点検出器５
から入力されるものとする。この欠点データ取込み回路
20は、第10図に示した欠点データ取込み回路において、
Ｘ軸カウンタ11,ORユニット12,Y軸カウンタ14の後段に
連続判定回路21を付加したものである。

第２図にORユニット12の一例を示す。このORユニット
12は、複数種類の欠点データD₁₁，D₁₂，・・・，D₅₂に
それぞれ対応した、論理和回路OR₁₁，OR₁₂，・・・，OR
₅₂と、ランダムアクセスメモリRAM₁₁，RAM₁₂，・・・，
RAM₅₂と、ゲート回路G₁₁，G₁₂，・・・，G₅₂とから構成
されている。

第３図および第４図は、ORユニット12の動作の理解を
助けるための図であり、第３図はレーザスポットによる
走査と、クロックCLKおよび分周後のライン同期信号PG
との関係を示す模式図、第４図はORユニットのRAM₁₁へ
の欠点データD₁₁のため込み状態を示す図である。これ
ら図面を参照してORユニット12に一例として欠点データ
D₁₁がため込まれる動作について説明する。分周後のラ
イン同期信号PGの間に、レーザスポットによりＸ軸方向
にガラス板がｎ回走査されるものとする。また、ORユニ
ット12の各RAMのアドレスは1000番地まであるものとす
る。各RAMのアドレスは、クロックCLKが何個目のクロッ
クであるかに対応している。

さて、第３図に示すようにガラス板３に欠点35がある
場合、１回目の走査で欠点検出器５から入力される欠点
データD₁₁がRAM₁₁に書き込まれ、アドレス502,503番地
にビット“1"が立つ。２回目の走査で入力された欠点デ
ータD₁₁は、RAM₁₁から読み出された欠点データと論理和
回路OR₁₁においてORがとられた後、RAM₁₁に再書き込み
され、・・・第ｎ回目の走査で入力された欠点データD
₁₁は、RAM₁₁から読み出された欠点データと論理和回路O
R₁₁においてORがとられた後、RAM₁₁に再書き込みされ、
最終的にアドレス501番地から504番地にビット“1"が格
納される。このようにしてRAM₁₁にため込まれた欠点デ
ータD₁₁は、分周回路13で分周されたライン同期信号PG
のタイミングでゲート回路G₁₁を経て連続判定回路21に
出力される。

ORユニット12からのデータが前述した最小処理単位で
あるが、この最小処理単位に対応するガラス板３上の領
域を第５図に示す。すなわち、この最小処理単位を構成
する領域は、Ｘ軸方向はクロックCLKのパルス間隔に、
Ｙ軸方向は分周後のライン同期信号PGのパルス間隔に対
応している。

第６図は、第１図の連続判定回路21の一例を示すブロ
ック図である。この連続判定回路21は、ORユニット12か
らの欠点データを圧縮し、圧縮された欠点データの種別
を出力する欠点データ圧縮部41と、圧縮された欠点デー
タのＸ軸方向の連続性を判定して、Ｘ軸方向のスタート
アドレスとエンドアドレスを出力するＸ軸連続判定部42
と、圧縮された欠点データのＹ軸方向の連続性を判定し
て、Ｙ軸方向のスタートアドレスとエンドアドレスを出
力するＹ軸連続判定部43とを備えている。

さて、このような構成の連続判定回路21の動作を、第
７図および第８図を参照しながら説明する。第７図は、
欠点データを圧縮する欠点データ圧縮部41の動作を概念
的に説明するための図、第８図は、Ｘ軸連続判定部42お
よびＹ軸連続判定部43の動作を説明するために、圧縮後
の欠点データのビット配列の例を示す図である。

ORユニット12からは、種別毎の欠点データD₁₁，D₁₂，
・・・，D₅₂が出力されてくるが、第７図に示すよう
に、各種別毎の欠点データは、Ｘ軸アドレスおよびＹ軸
アドレス方向に２次元のビット配列を有している。今、
３次元空間を考えて、これら２次元配列欠点データ
D₁₁，D₁₂，・・・，D₅₂がＺ軸方向に配列されているも
のとすると、ORユニット12からは３次元の欠点データ群
D₁₁，D₁₂，・・・，D₅₂が出力されると考えることがで
きる。欠点データ圧縮部41は、３次元欠点データ群
D₁₁，D₁₂，・・・，D₅₂を、Ｘ軸アドレスおよびＹ軸ア
ドレス対応に、Ｚ軸方向に全欠点データのORをとり、圧
縮された２次元の欠点データDBを形成する。第７図で
は、欠点データD₁₁と欠点データD₅₂にのみビット“1"が
立っている例を示している。

第８図は、以上のような考えに基づいて圧縮された欠
点データのビット配列の例を示す。

Ｘ軸連続判定部42およびＹ軸連続判定部43はビット
“1"のＸ軸方向およびＹ軸方向の連続性をそれぞれチェ
ックし、ビット“1"の途切れを検出する。検出した途切
れに対しパラメータによりＸ軸方向およびＹ軸方向に結
合するか否かを決定する。

第８図（ａ）は、Ｘ軸連続判定部42およびＹ軸連続判
定部43のパラメータが共に０の場合の連続判定により合
成された欠点データブロックを示す。Ｘ軸連続判定部42
からは、この欠点データブロックのＸ軸スタートアドレ
スとして500番地が、Ｘ軸エンドアドレスとして503番地
が出力される。一方、Ｙ軸連続判定部43からは、欠点デ
ータブロックのＹ軸スタートアドレスとして100番地が
Ｙ軸エンドアドレスとして103番地が出力される。

第８図（ｂ）は、Ｘ軸連続判定部42およびＹ軸連続判
定部43のパラメータが共に１の場合の連続判定により合
成された欠点データブロックを示す。パラメータが１の
場合には、１つのアドレスにビット“1"の途切れがあっ
ても結合し、図示のような欠点データブロックを合成す
る。この場合、Ｘ軸連続判定部42からは、この欠点デー
タブロックのＸ軸スタートアドレスとして500番地が、
Ｘ軸エンドアドレスとして503番地が出力される。一
方、Ｙ軸連続判定部43からは、欠点データブロックのＹ
軸スタートアドレスとして101番地が、Ｙ軸エンドアド
レスとして103番地が出力される。このようにビット
“1"の途切れを補間して結合する連続判定を行うことに
より、１個の欠点がレーザスポットにより走査されたと
き、複数の受光器からの欠点データの発生のタイミング
がずれたような場合に、これらを１個の欠点からの欠点
データであると認識させることが可能となる。

Ｙ軸連続判定部43は、ビット“1"の連続性が途切れた
時点で、欠点データ圧縮部41からの圧縮された欠点デー
タの種別を、欠点の種類および大きさを表す欠点情報と
して、Ｘ軸連続判定部42およびＹ軸連続判定部43からは
欠点データブロックのＸ軸方向のスタートアドレス，エ
ンドアドレスおよびＹ軸方向のスタートアドレス，エン
ドアドレスを欠点の位置情報としてFIFOメモリ15に出力
する。なお、Ｙ軸連続判定部43には、ビット“1"のＹ軸
方向の連続が所定の長さ続くと強制的に切り、欠点情報
および位置情報をFIFOに出力させる機能を有している。

以上のように本実施例の欠点データ取込み回路によれ
ば、ORユニットから出力される欠点データを圧縮し、圧
縮された欠点データに対してＸ軸連続判定およびＹ軸連
続判定を行って、１個の欠点データブロックに集合し、
この欠点データブロックについての欠点情報および位置
情報をFIFOメモリ15に取込むようにしているので、CPU
に送る情報量を減少させることが可能となる。

〔発明の効果〕

以上説明したように本発明の欠点データ取込み回路に
よれば、透明板の実際の欠点の個数とCPUでの処理個数
を一致させることができるので、連続判定回路を設けな
い欠点データ取込み回路に較べてCPUの処理時間を短く
することが可能となる。

また、連続判定を行うことにより、各受光器からの欠
点データの発生タイミングがずれても、１個の欠点から
の欠点データであると認識することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図は、第１図のORユニットの一例を示すブロック
図、第３図および第４図は、ORユニットの動作を説明するた
めの図、第５図は、最小処理単位を説明するための図、第６図は、第１図の連続判定回路の一例を示すブロック
図、第７図および第８図は、第６図の連続判定回路の動作を
説明するための図、第９図は、識別型欠点検出装置の概略を示すブロック
図、第10図は、既提案の欠点データ取込み回路を示すブロッ
ク図である。１……レーザ光源２……多角形回転ミラー３……ガラス板４……信号処理回路５……欠点検出器 6,10,20……欠点データ取込み回路７……CPU 11……Ｘ軸カウンタ 12……ORユニット 13……分周回路 14……Ｙ軸カウンタ 15……FIFOメモリ 21……連続判定回路 41……欠点データ圧縮部 42……Ｘ軸連続判定部 43……Ｙ軸連続判定部

Claims

【特許請求の範囲】

【請求項１】長さ方向に走行する透明板を幅方向に光ス
ポットで走査し、透過光，透過散乱光，反射光，反射散
乱光のうちのいずれかの光の光量変化の組合せに基づい
て欠点の種類，大きさ，位置等を検出する識別型欠点検
出装置の欠点データ取込み回路において、前記透明板の幅方向の位置に関連する第１のパルス列を
計数し、欠点データが取込まれたときの計数値を出力す
る第１のカウンタと、前記透明板の長さ方向の位置に関連する第２のパルス列
を計数し、欠点データが取込まれたときの計数値を出力
する第２のカウンタと、複数走査分の欠点データをため込みOR処理し、前記第２
のパルス列のパルス発生タイミングで、処理された欠点
データを出力するORユニットと、前記ORユニットからの欠点データを圧縮し、圧縮された
欠点データの前記長さ方向および前記幅方向における連
続性をそれぞれ判定して、欠点データブロックに合成す
る連続判定回路とを備えたことを特徴とする欠点データ
取込み回路。
【請求項２】特許請求の範囲第１項に記載の欠点データ
取込み回路において、前記連続判定回路は、圧縮された欠点データの種別と、
前記欠点データブロックの前記長さ方向のスタートアド
レスとエンドアドレスおよび前記幅方向のスタートアド
レスとエンドアドレスとを出力することを特徴とする欠
点データ取込み回路。