JPH087238B2 - 表示回路装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、波形、文字、図形等を
可変残光特性を有して表示することができる表示回路装
置に関する。

【０００２】

【従来の技術】オシロスコープのような波形観測装置に
おいて、時間的な繰返し周期の長い電気信号や、時々刻
々と波形が変化するような電気信号の波形を観測する場
合、表示のちらつきを防止したり、繰返し周期の長い波
形の変化のようすを観測するために、可変残光式の装置
が使用されている。そして、このような可変残光式の波
形観測装置においては、ブラウン管として残光性の蛍光
体のものを使用したり、観測信号をディジタル化してか
らその波形データをコンピュータで計算して残光時間を
制御している。

【０００３】

【発明が解決しようとする課題】ところが、残光性の蛍
光体のブラウン管を使用する場合には、その残光時間を
広範囲に制御することが困難である。また、波形データ
をコンピュータ処理して残光時間を制御する場合には、
波形データの経過時間をすべてメモリに記憶し、その一
つ一つの経過時間を加算すると共に、その値をチェック
して輝度を制御している。従って、各サンプリング点の
時間経過、過去の波形の履歴、経過時間等を管理する必
要があり、処理が複雑であった。更に、経過時間を制御
する場合は、全データの経過時間を計数するため、多く
の計算を行わなければならない。このため、この種の波
形観測装置においては、波形データのメモリ以外に過去
の波形の履歴を記憶するメモリや、経過時間を管理する
ためのリンク・テーブル・メモリ等のメモリを必要とし
たり、計算のためにデータの取り込み間隔が長くなる欠
点があった。

【０００４】そこで、本発明の目的は可変残光特性を容
易に得ることができる表示回路装置を提供することにあ
る。

【０００５】

【課題を解決するための手段】上記目的を達成するため
の本発明は、輝度情報を含む画像データを記憶するため
の複数のアドレスを有するフレームメモリと、前記フレ
ームメモリに輝度情報を含む画像データを供給する画像
データ供給手段と、前記フレームメモリから前記画像デ
ータを所定の周期で繰返して読み出すための読み出し制
御手段と、前記フレームメモリから読み出した画像デー
タから所定値を引算して今迄前記画像データが書き込ま
れていたアドレスと同一のアドレスに引算後の画像デー
タを書き込むための引算手段と、前記画像データ供給手
段から供給された第１の画像データと前記引算手段から
得られた第２の画像データとの大小を比較する比較手段
と、前記比較手段から得られた前記第１の画像データが
前記第２の画像データよりも大きいことを示す第１の出
力に応答して前記第１の画像データを前記フレームメモ
リに供給し、前記比較手段から得られた前記第２の画像
データが前記第１の画像データよりも大きいことを示す
第２の出力に応答して前記第２の画像データを前記フレ
ームメモリに供給するデータセレクタと、前記フレーム
メモリから読み出された画像データに対応した表示を得
るための表示手段とを備えた表示回路装置に係わるもの
である。なお、請求項２に示すように、引算すべき所定
値を変更する手段を有することが望ましい。また、請求
項３に示すように、フレームメモリと表示手段との間に
加算手段を付加することができる。また、請求項４及び
５に示すように、画像データ供給手段を、輝度信号をア
ナログ・ディジタル変換する構成にすること、又はＣＣ
Ｄイメージセンサのような固体撮像素子の出力をアナロ
グ・ディジタル変換する構成にすることができる。ま
た、請求項６に示すように、入力データが所定値よりも
大きい時に、これを置換データに置き換えることができ
る。

【０００６】

【作用及び効果】各請求項の発明においては、フレーム
メモリから読み出されたデータから所定値が引算された
データが再びフレームメモリに書き込まれる。従って、
フレームメモリからの読み出しを周期的に繰返すことに
よって徐々にレベルが低下するデータを得ることができ
る。このレベルが徐々に低下するデータに対応した表示
の輝度は時間の経過と共に低下し、可変残光特性が得ら
れる。可変残光特性を有するように表示すれば、輝度の
大小によって時間経過を知ることができる。上述のよう
に各請求項の本発明によればフレームメモリの出力から
所定値を引算して再びフレームメモリに書き込むという
簡単な構成によって可変残光特性を得ることができる。
また、各請求項の発明によれば、レベルの高い新しいデ
ータが供給された時には、引算出力に代って新しいデー
タがフレームメモリに書き込まれる。従って、フレーム
メモリに新旧両方の画像をストアし、これ等を表示する
ことができる。また、請求項２によれば、可変残光特性
を容易に変えることができる。また、請求項３によれ
ば、可変残光特性の変更が可能になる。また、フレーム
メモリの出力データのレベルが表示手段の表示可能な最
低レベル以下になった場合であっても、加算手段で所定
値を加算すると、表示可能なレベルになる。従って、過
去の表示を再び表示することができる。請求項４によれ
ば、波形を可変残光特性を有して表示することができ
る。請求項５によればＣＣＤ等の固体撮像素子（イメー
ジセンサ）に基づく画像の残光特性を有する表示が可能
になる。請求項６によれば、高輝度部分を制限するの
で、これ以外の部分の表示を見やすくすることができ
る。

【０００７】

【第１の実施例】次に、図１〜図５を参照して第１の実
施例の表示回路装置即ちディジタル・ストレージオシロ
スコープを説明する。この表示回路装置は、主要構成要
素として被観測画像データ即ち被観測波形データ供給回
路１と、表示フレームメモリ２と、ＤＡＣ（ディジタル
・アナログ変換器）３と、ＣＲＴ又は液晶表示装置のよ
うなラスタ走査型表示器４とを備えている。

【０００８】被観測波形データ供給回路１は、被観測ア
ナログ波形信号入力端子５と、ＡＤＣ（アナログ・ディ
ジタル変換器）６と、高速メモリ７と、ＸＹ変換回路８
と、バッファフレームメモリ９と、Ａ／Ｄクロック信号
入力端子１０と、制御回路１１とから成る。ＡＤＣ６は
入力端子５のアナログ入力信号（被観測波形入力信号）
をＡ／Ｄクロック信号入力端子１０のクロック信号に基
づいてディジタル信号に変換する。ＡＤＣ６の出力は高
速メモリ７を介してＸＹ変換回路８に入力する。高速メ
モリ７はＡＤＣ６とＸＹ変換回路８との間のバッファと
しての機能を有し、制御回路１１の制御に従ってデータ
をＸＹ変換回路８に送る。ＸＹ変換回路８は制御回路１
１の制御に基づいてバッファフレームメモリ９のＸＹア
ドレスを決定し、ここに輝度データを書き込む。バッフ
ァフレームメモリ９は、表示フレームメモリ２と同様に
構成されている。即ち、バッファフレームメモリ９及び
表示フレームメモリ２はラスタ走査方式の表示器４の２
次元（ＸＹ）表示画面に対応したアドレスを有する。換
言すれば、各フレームメモリ９、２はＸＹ座標に対応し
たアドレスを有する。ＡＤＣ６から１次元的に供給され
るデータをバッファフレームメモリ９の２次元配列のア
ドレスにそのまま書き込むことは出来ないので、ＸＹ変
換回路８でＡＤＣ６から得られる振幅データをＸＹアド
レスデータに変換する。図２及び図３はＸＹ変換回路８
に対する入力及びバッファフレームメモリ９上における
波形の書き込みをアナログ類推で示す。図２に示す時間
と共に振幅が変化する入力データに基づいてバッファフ
レームメモリ９のアドレス信号が形成される。即ち、図
２の時間軸が図３の列アドレスＸ1 〜Ｘ5 に変換され、
図２の振幅が図３の行アドレスＹ1 〜Ｙ5 に変換されて
いる。この種のＸＹ変換技術は周知であるので、これ以
上の詳しい説明は省く。本実施例では図２の波形に対応
するバッファフレームメモリ９のアドレスに所定の輝度
データを書き込む。従って、ＸＹ変換回路８をデータ書
き込み回路と呼ぶこともできる。バッファフレームメモ
リ９にストアされた輝度情報を含む画像データは、クロ
ック発生器１２のクロック信号に基づいて読み出され
る。即ち、図３に説明的に示すＸＹアドレスのデータを
順次に読み出す。この読み出しのアドレス指定は表示器
４におけるラスタ走査に対応する。

【０００９】バッファフレームメモリ９の出力データは
切換スイッチ１３の接点ａを介して表示フレームメモリ
２に書き込まれる。切換スイッチ１３は機械的スイッチ
で示されているが電子スイッチにすることができる。表
示フレームメモリ２は前述したようにバッファフレーム
メモリ９と同様に構成されているので、バッファフレー
ムメモリ９と全く同様なデータ書き込み状態を得ること
ができる。なお、表示フレームメモリ２のデータの書き
込み及び読み出しはクロック発生器１２のクロックに基
づいて行われる。

【００１０】本実施例では表示フレームメモリ２にバッ
ファフレームメモリ９の出力データのみでなく、引算器
１４の出力データも書き込まれる。引算器１４は表示フ
レームメモリ２の出力ライン１５に接続され、表示フレ
ームメモリ２の出力データ（輝度データ）から所定値を
引算する。引算器１４には引算データ設定回路１６が接
続されており、ここから引算すべき所定値が与えられ
る。今、表示フレームメモリ２の出力データの値がＢ、
引算データ設定回路１６から与えられる所定値がＣとす
れば、引算器１４からＢ−Ｃ＝Ｄの出力データが得られ
る。この引算出力データＤは切換スイッチ１３の接点ｂ
を介して表示フレームメモリ２に書き込まれる。引算出
力データＤの表示フレームメモリ２に対する書き込み
は、引算出力データＤの演算に使用したデータＢが読み
出されたアドレスに行われる。例えば、表示フレームメ
モリ２のＸ2 Ｙ2 で示される座標アドレスから出力デー
タＢが読み出されたら、引算出力データＤをＸ2 Ｙ2 ア
ドレスに書き込む。これにより、表示フレームメモリ２
に前よりも低い輝度のデータが書き込まれる。もし、切
換スイッチ１３の接点ｂが連続的にオンになっていれ
ば、表示フレームメモリ２の次の読み出しにおいては、
表示フレームメモリ２から引算処理されたデータＤが読
み出され、このデータから再び所定値Ｃが引算され、更
に低い輝度レベルのデータが表示フレームメモリ２に書
き込まれる。ラスタ走査型表示器４は表示フレームメモ
リ２の出力ライン１５にＤＡＣ（ディジタル・アナログ
変換器）３を介して接続されている。このため、表示器
の表示面には表示フレームメモリ２のデータ配置及び大
きさに対応した表示が得られる。即ち、表示フレームメ
モリ２における波形データの配置が図３であれば、表示
器４の表示面にも図３と同一波形が表示される。また、
表示フレームメモリ２のデータは輝度データであるの
で、表示器４には輝度データの大きさに対応した輝度を
有する波形が表示される。表示器４における表示輝度は
図４の特性線ａに示すように時間の経過と共に低下す
る。即ち、表示フレームメモリ２の最初の出力に基づい
て輝度Ｌ3 が得られた場合には、表示フレームメモリ２
の全アドレスの読み出し時間を周期とした引算器１４に
よる引算動作により一定値Ｋの輝度低下が順次に生じ、
輝度はＬ2 、Ｌ1 、Ｌ0 のように変化する。このように
引算デ−タ設定回路１６から引算器１４に与えられるデ
−タＣの値によって表示器４に表示される波形の輝度が
低下していく時間が決定されるため、デ−タＣの値を変
えることによって残光特性を変化させることができる。
デ−タＣの値が大きい場合、輝度デ−タは早く小さくな
るため図４の実線で示す特性線ａのように輝度が低下す
る時間は短くなる。またデ−タＣの値を小さくすると、
輝度デ−タから引算される値が小さいので、図４の鎖線
で示す特性線ｂ、ｃのように輝度が低下する時間が長く
なる。さらにデ−タＣの値を０にすると、一度フレ−ム
メモリ２に書き込まれた輝度デ−タは減少することはな
く、いつまでも同一輝度デ−タが得られ、この結果、図
４の特性線ｄに示すように無限残光的表示となる。

【００１１】大小比較器１７は切換スイッチ１３を制御
するために設けられている。この大小比較器１７の一方
の入力端子はバツファフレームメモリ９に接続され、他
方の入力端子は引算器１４に接続されている。従って、
バッファフレームメモリ９の出力データＡと引算器１４
の出力データＤとが比較器１７で比較され、データＡが
データＤ以上の時間に切換スイッチ１３の接点ａがオン
になり、データＡがデータＢよりも小さい時に切換スイ
ッチ１３の接点ｂがオンになる。これにより、表示フレ
ームメモリ２の任意のアドレスにおいて引算出力データ
Ｄよりも大きいバッファフレームメモリ９の出力データ
Ａが発生すると、この新しいデータＡが同一アドレスに
書き込まれる。一般には表示フレームメモリ２の全アド
レスに高い輝度のデータが書き込まれているわけではな
く、図３に示すように一部のアドレスのみに輝度データ
が書き込まれ、残りのアドレスは輝度が実質的にゼロの
状態にあるので、異なるパターンの波形データがバッフ
ァフレームメモリ９から発生すると、表示フレームメモ
リ２にこの新しい波形データが書き込まれる。新しい波
形に対する引算処理回数と、古い波形に対する引算処理
回数とには必然的に差が生じるので、両方の波形の初期
輝度が同一であるとすれば、新しい波形は明るく表示さ
れ、古い波形は新しい波形よりも暗く表示され、両者を
表示面上に容易に区別することができる。

【００１２】表示フレームメモリ２の出力ライン１５に
接続された大小比較器１８は、比較データ発生器１９の
比較データＥと出力データＢとを比較し、スイッチ２０
を介して引算データ設定回路１６に送られる。この大小
比較器１８はスイッチ２０をオンにすることによって図
５に示すような表示輝度を得るために設けられている。
比較データ発生回路１９の比較データＥは図５の輝度Ｌ
2 に対応するように設定されている。表示フレームメモ
リ２の出力データＢが図５の輝度Ｌ2 よりも大きい場合
には比較器１８の出力は例えば低レベルであり、引算デ
ータ設定回路１６は輝度Ｋ1 を示すデータＣを出力す
る。これにより、表示フレームメモリ２の出力データＢ
は徐々に低下し、表示器４の表示輝度は図５のＬ4 から
Ｌ3 、Ｌ2と低下する。輝度がＬ2 まで低下すると、大
小比較器１８の出力が高レベルに転換し、引算データ設
定回路１６における引算データの大きさが切換えられ、
例えば図５の輝度Ｋ2 に対応する小さなデータＣが引算
器１４に与えられる。これにより、表示フレームメモリ
２にデータの大きさの低下速度が遅くなり、表示器４に
おける表示輝度の低下も遅くなる。

【００１３】可変残光動作中においてバッファフレーム
メモリ９から再書き込みがない場合には一定の残光表示
後に表示器４の表示は消失する。なお、表示フレームメ
モリ２はフリーズ動作が可能であるので、引算動作によ
る残光動作を禁止してフリーズ状態にすれば、同一の波
形データを繰返して送出することが可能になり、無限残
光的表示状態になる。

【００１４】

【第２の実施例】次に、図６に示す第２の実施例の表示
回路装置を説明する。但し、図６及び後述する図７及び
図８において図１と共通する部分には同一の符号を付し
てその説明を省略する。図６の回路は図１の回路に第１
の加算器２１、第１の加算データ発生回路２２、第２の
加算器２３、第２の加算データ発生回路２４、比較器２
５、比較データ発生回路２６、及び切換スイッチ２７を
付加したものである。なお、データ供給回路１の内部は
図１と同一である。

【００１５】第１の加算器２１は表示出力ライン１５に
接続され、この出力ライン２８はスイッチ２７の接点ａ
とＤＡＣ３を介して表示器４に接続されていると共に、
第２の加算器２３とスイッチ２７の接点ｂとＤＡＣ３を
介して表示器４に接続されている。第１の加算データ発
生回路２２は第１の加算器２１に加算データを与える。
第２の加算データ発生回路２４は第２の加算器２３に加
算データを与える。比較器２５は第２の加算データ発生
回路２４を制御するために設けられており、加算器２１
の出力ライン２８のデータと比較データ発生回路２６の
比較データとの大小を比較する。

【００１６】図６の回路を図１の回路と同一動作させる
場合には、第１の加算データ発生回路２２の出力をゼロ
にし、且つスイッチ２７の接点ａをオンにする。スイッ
チ２７の接点ａをオンにして図１と同一動作で可変残光
表示している場合において、表示器４の表示最低レベル
よりも低いレベルの古いデータが表示フレームメモリに
残っており、これを表示器４に表示したい場合には第１
の加算データ発生回路２２から古いデータを表示最低レ
ベル以上に上げるための加算データを発生させる。これ
により、表示フレームメモリ２の出力データにこの加算
データが加算されてＤＡＣ３に送られ、表示器４に表示
される。表示フレームメモリ２に古い波形データと新し
い波形データとが重ね書きされている場合には、それぞ
れに一定の加算データが加算されるために表示輝度の差
で古い波形と新しい波形を区別することができる。

【００１７】比較器２５によって第２の加算データ発生
回路２４を制御する場合には、無限残光的表示が得られ
る。即ち、引算動作で可変残光制御が行われて表示フレ
ームメモリ２の出力データのレベルが比較データ発生回
路２６の比較データの値よりも低くなると、比較器２５
の出力が反転して第２の加算データ発生回路２４から第
２の加算データが発生する。この第２の加算データが第
２の加算器２３で表示フレームメモリ２の出力データに
加算されると、ＤＡＣ３の入力が大きくなり、表示器４
における表示輝度が上昇する。これにより、見掛け上無
限残光表示になる。なお、表示フレームメモリ２のデー
タのレベルが引算動作によってゼロになれば、加算動作
にも拘らず表示器４における表示波形は消滅する。

【００１８】第１及び第２の加算器２１、２３の加算値
を表示器４の飽和表示レベルまで上げると、表示フレー
ムメモリ２に波形データが有る期間はほぼ同一輝度の表
示が得られ、無限残光的表示になる。

【００１９】

【第３の実施例】図７は図１のデータ供給回路１を変形
した表示回路装置の一部を示す。この実施例のデータ供
給回路１ａは、ＣＣＤを使用した２次元イメージセンサ
３０とＡＤＣ３１で構成されている。ＣＣＤ２次元イメ
ージセンサ３０は、画素がマトリックス状（ＸＹ座標
状）に配置されているので、図１の表示フレームメモリ
２のアドレス配置に対応している。従って、イメージセ
ンサ３０に光入力を与えると、図１のバッファフレーム
メモリ９及び表示フレームメモリ２の書き込み状態と実
質的に同一の書き込み状態が得られる。この結果、デー
タ供給回路１ａには図１に示したＸＹ変換回路８やバッ
ファフレームメモリ９を設けなくても表示フレームメモ
リ２にデータを書き込むことができる。即ち、イメージ
センサ３０の出力は輝度情報を含むので、ＡＤＣ３１を
通すことにより、輝度データが得られ、これが表示フレ
ームメモリ２に書き込まれる。表示フレームメモリ２に
対するデータの書き込みはＡＤＣ３１と同一のクロック
発生器１２のクロック信号に基づいて実行される。な
お、図６のデータ供給回路１を図７のＣＣＤイメージセ
ンサ３０を含むデータ供給回路１ａに置き換えることも
できる。

【００２０】図１及び図６のデータ供給回路１を図７の
データ供給回路１ａにしても、これ以外は図１又は図６
と同一に構成されているので、同一の作用効果が得られ
る。

【００２１】

【第４の実施例】図８は図１のデータ供給回路１を変形
したデータ供給回路１ｂを示す。データ供給回路１ｂ以
外は図１と同一であるので、図示が省略されている。こ
の実施例のデータ供給回路１ｂは、図７と同様にＣＣＤ
２次元イメージセンサ３０とＡＤＣ３１とで構成され、
更に置換データ発生器３２、スイッチ３３、比較器３
４、及び比較データ発生回路３５を有する。置換データ
発生器３２は比較的低レベルの輝度データを発生する。
スイッチ３３の接点ａはＡＤＣ３１に接続され、接点ｂ
は置換データ発生器３２に接続されている。従って、ス
イッチ３３の出力ライン３６にはＡＤＣ３１の出力と置
換データ発生器３２の出力とのいずれか一方が送出され
る。比較器３４はスイッチ３３を制御するためのもので
あり、ＡＤＣ３１の出力データと比較データ発生回路３
５の比較データとを比較し、比較データよりもＡＤＣ出
力データが大きくなった時にスイッチ３３の接点ｂをオ
ンにする。

【００２２】図９〜図１１は図８の動作をアナログ的に
説明するための波形図である。ＡＤＣ３１から図９に示
すような輝度データが出力し、ｔ１〜ｔ２期間に比較デ
ータ発生回路３５の比較データの値よりも大きくなる
と、この期間に比較器３４の出力が例えば高レベルにな
り、スイッチ３３の接点ｂがオンになる。これにより、
出力ライン３６にはＡＤＣ３１の出力に代って置換デー
タ発生器３２の出力が送り出される。置換データ発生器
３２からは種々の置換データを発生することが可能であ
り、例えば、置換データと比較データとを一致させる
と、図１０に示すように図９をスライスした輝度データ
を送り出すことができる。また、置換データを比較デー
タよりも大幅に低くすることによって図１１に示すよう
な輝度データを送り出すことができる。

【００２３】図８のように構成すると、高輝度表示を抑
制し、低輝度部分を強調して表示することができる。な
お、データ供給回路１ｂ以外は図１と同一であるので、
図１と同様な作用効果を得ることができる。また、図６
のデータ供給回路１を図８のデータ供給回路１ｂに置き
換え、図６と同様な作用効果を得るように構成すること
ができる。

【００２４】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） イメージセンサ３０としてＣＣＤ以外の固体撮
像素子を使用することができる。また、１次元イメージ
センサを使用し、被写体とイメージセンサとの間に相対
的走査運動を生じさせて表示フレームメモリ２のアドレ
スに対応するように順にデータを発生させることができ
る。 （２） 図８の比較器３４に相当するものを複数個設
け、異なるレベルの比較データと夫々比較し、複数の置
換データを切換えて送出することができる。 （３） デ−タ供給回路から出力されるデ−タを反転し
て負方向が明るい側になるようにすることによって引算
器１４は単なる加算器を使って構成することが可能とな
る。また逆に図６の実施例２の場合、加算器は引算器を
使って構成することが可能となる。さらに、図６の実施
例２で負方向が明るくなるようにした場合でも、第１の
加算器２１の前にデ−タの極性を反転して、正方向が明
るくなるようにすることによって第１の加算器、第２の
加算器も含めて、引算器を使用しないで構成することが
可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の表示回路装置を示すブ
ロック図である。

【図２】図１の入力信号を示す波形図である。

【図３】図１のフレームメモリにおけるデータの書き込
みを原理的に示す図である。

【図４】図１の表示器における輝度変化を示す図であ
る。

【図５】図１の表示器における輝度変化の変形を示す図
である。

【図６】第２の実施例の表示回路装置を示すブロック図
である。

【図７】第３の実施例の表示回路装置の一部を示すブロ
ック図である。

【図８】第４の実施例の表示回路装置の一部を示すブロ
ック図である。

【図９】図８の比較器の入力をアナログで示す図であ
る。

【図１０】図８の出力ラインの信号をアナログで示す図
である。

【図１１】図８の出力ラインの信号の変形をアナログで
示す図である。

【符号の説明】

１ データ供給回路 ２ フレームメモリ ４ 表示器 １４ 引算器

フロントページの続き (56)参考文献 特開 平２−276972（ＪＰ，Ａ) 特開 平１−224673（ＪＰ，Ａ) 特開 平１−318966（ＪＰ，Ａ) 特開 平４−73683（ＪＰ，Ａ) 特開 昭58−218656（ＪＰ，Ａ)

Claims (6)

【特許請求の範囲】
1. 【請求項１】 輝度情報を含む画像データを記憶するた
   めの複数のアドレスを有するフレームメモリと、 前記フレームメモリに輝度情報を含む画像データを供給
   する画像データ供給手段と、 前記フレームメモリから前記画像データを所定の周期で
   繰返して読み出すための読み出し制御手段と、 前記フレームメモリから読み出した画像データから所定
   値を引算して今迄前記画像データが書き込まれていたア
   ドレスと同一のアドレスに引算後の画像データを書き込
   むための引算手段と、前記画像データ供給手段から供給された第１の画像デー
   タと前記引算手段から得られ た第２の画像データとの大
   小を比較する比較手段と、 前記比較手段から得られた前記第１の画像データが前記
   第２の画像データよりも大きいことを示す第１の出力に
   応答して前記第１の画像データを前記フレームメモリに
   供給し、前記比較手段から得られ た前記第２の画像デー
   タが前記第１の画像データよりも大きいことを示す第２
   の出力に応答して前記第２の画像データを前記フレーム
   メモリに供給するデータセレクタと、 前記フレームメモリから読み出された画像データに対応
   した表示を得るための表示手段と を備えた表示回路装置。
2. 【請求項２】 前記引算手段は引算すべき所定値を変更
   する手段を有していることを特徴とする請求項１記載の
   表示回路装置。
3. 【請求項３】 更に、前記フレームメモリと前記表示手
   段との間に加算手段を有し、所定加算値を前記フレーム
   メモリの出力に加算することを特徴とする請求項１又は
   ２記載の表示回路装置。
4. 【請求項４】 前記データ供給手段は、アナログ信号入
   力端子と、前記入力端子に接続されたアナログ・ディジ
   タル変換器と、ＸＹ平面に対応する複数のアドレスを有
   し、前記アナログ信号のＸＹ平面における表示波形に対
   応するアドレスに輝度データを書き込むように形成され
   たバッファ用フレームメモリと、前記アナログ・ディジ
   タル変換器から得られる前記アナログ信号に対応する入
   力データに基づいて前記輝度データを書き込むべきアド
   レスを決定し、前記輝度データの前記バッファメモリに
   対する書き込みを行うデータ書き込み回路とから成るこ
   とを特徴とする請求項１又は２又は３記載の表示回路装
   置。
5. 【請求項５】 前記データ供給手段は、固体撮像素子
   と、この固体撮像素子に接続されたアナログ・ディジタ
   ル変換器とから成ることを特徴とする請求項１又は２又
   は３記載の表示回路装置。
6. 【請求項６】 更に、前記データ供給手段で供給する入
   力データと所定比較データとを比較する比較器を有し、
   前記入力データが前記所定比較データよりも大きい期間
   に前記入力データに代って置換データを供給する手段を
   有していることを特徴とする請求項１又は２又は３又は
   ４又は５記載の表示回路装置。