JPH087562B2 - 表示制御装置 - Google Patents

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野（第５図） 従来の技術 発明が解決しようとする課題 課題を解決しようとするための手段（第１図） 作用 実施例 本発明の一実施例（第２〜４図） 発明の効果 〔概 要〕 水平同期信号の入力毎にドットクロックを停止して位
相補正を行う表示制御装置に関し、 メモリの書き込み状態で水平同期信号が入力されたと
きでも、誤動作を生じることなく短時間で位相合わせ処
理を行うことを目的とし、 水平同期信号の入力毎にドットクロック発生手段から
のドットクロックを停止して位相合わせを行い画面上に
所定のキャラクタ画像を表示する表示制御装置であっ
て、前記表示されるキャラクタ画像の種類および位置を
記憶する記憶手段と、該記憶手段に対して書き込み処理
を行うメモリ書込み手段と、該メモリ書き込み手段への
信号を制御する書き込み信号制御手段と、該書き込み信
号制御手段の書き込み信号が書き込み状態で水平同期信
号が入力されたとき、該書き込み状態を保持すると共に
前記ドットクロックを停止して書き込み処理を中断する
書き込み処理中断手段とを具備し、前記水平同期信号の
同期期間が終了したとき該水平同期信号が入力されたと
きに行っていた書き込み処理を同じアドレスから再度実
行するように構成する。

〔産業上の利用分野〕

本発明は表示制御装置に関し、特に、水平同期信号の
入力毎にドットクロックを停止して位相補正を行う表示
制御装置に関する。

第５図は表示制御装置の全体的な構成を示すブロック
図であり、オン・スクリーン・ディスプレイ・コントロ
ーラ（OSDC）の一例を示す図である。同図において、参
照符号101は外部端子EXTから入力されたコンポジット同
期信号を水平同期信号EXH（HSYNCX）と垂直同期信号EXV
（VSYNCX）に分離するためのコンポジット同期信号分離
回路、102は内部的に発振を行って無信号時における表
示制御およびメモリ書き込み時のブランキング期間中に
おける制御等に使用される水晶発振器、103は水晶発振
器からのクロックに基づいて水平同期信号NH,垂直同期
信号NV,垂直表示タイミング指示信号VDISP等を発生する
NTSC信号発生器、104は水平同期信号，垂直同期信号と
してEXH,EXVまたはNH,NVのいずれか一方を選択して内部
水平同期信号IHSおよび内部垂直同期信号IVSを出力する
同期信号選択回路、105aは水平同期信号IHSと垂直表示
タイミング指示信号VDISPに応答するオアゲート、105は
オアゲートの出力にによりLC発振を行ってドットクロッ
クDCK（DOTCK）を発生する表示制御用のLC発振器、106
は垂直表示タイミング指示信号VDISPに応答して発振器1
02または105からのクロックのいずれか一方を選択する
クロック選択回路、107は該選択されたクロックの周波
数を分周する分周回路、108は分周回路から出力された
クロックCKHと水平同期信号IHSに応答してメモリへの書
き込み制御を行うメモリ書き込み制御回路である。

また、参照符号109は水平同期信号IHSおよび分周回路
からのクロックCKHに応じて表示メモリ内の列番号を指
示する列方向メモリアドレス信号MAHを出力すると共
に、該メモリ内の列方向（水平方向）の表示開始位置を
指示する信号および表示終了位置を指示する信号HENDを
出力する水平表示位置カウンタ回路、110は垂直同期信
号IVSおよびラスタカウンタからのクロックCKVに応じて
表示メモリ内の行番号を指示する行方向メモリアドレス
信号MAVを出力すると共に、該メモリ内の行方向（垂直
方向）の表示開始位置および終了位置を指示する信号を
出力する垂直表示位置カウンタ回路、そして、111はラ
スタカウンタであって、表示領域の先頭ラスタアドレス
を指示するデータRAを垂直同期信号IVSに応じてロード
し、水平表示位置カウンタ回路109から水平表示終了位
置指示信号HENDが入力される毎にラスタアドレスを１ず
つカウントし、該カウント値が所定値に達する毎に上記
クロックCKVを出力する機能を有している。

さらに、参照符号112は列方向および行方向メモリア
ドレス信号MAH,MAVに基づいてそれぞれ水平方向および
垂直方向にアドレスアクセスが行われるビデオRAM（CVR
AM）、113は分周回路107からのクロックに応じて該CVRA
M112内の指定された領域（行単位）にキャラクタ情報を
重ねて読み出すためのキャラクタ発生用メモリ（CGRO
M）、114は該CGROM113からパラレルに読み出されたキャ
ラクタ情報を前述したドットクロックDCKに応じてシリ
アルに変換するためのパラレル・シリアル（P/S）変換
回路、115は垂直同期信号IVSに応じて表示を制御するた
めの点滅信号を発生するブリンク回路、116はP/S変換回
路114から読み出されたビデオ信号を水平、垂直同期信
号IHS,IVS、ブリンク回路115からの点滅信号および表示
タイミング信号DISPにより合成するための回路、そし
て、117はラスタカウンタ制御回路あって、垂直同期信
号IVS、リセット信号RSTXおよび制御信号VDに応じて前
述の先頭ラスタアドレス指示データRAを制御する機能を
有している。この場合、制御信号VDは、例えば装置内に
コントロールレジスタを設けてその中の特定フラグをCP
Uで指定することにより発生される。該制御信号は、例
えば、“H"レベルの時にインタレーススキャンを指示
し、“L"レベルの時はノン・インタレーススキャンを指
示するようになされている。

本発明は、例えば、上記したDSDCにおけるメモリ書き
込み制御回路108の改良に関するものである。

〔従来の技術〕

従来、テレビやビデオ等の複合同期信号から垂直同期
信号および水平同期信号を取り出す表示制御装置におい
て、弱電界のテレビ電波を受信する場合やコピー防止処
理されたビデオテープを再生する場合等、鮮明な画像を
得るために水平同期信号HSYNCX（EXH）に含まれるノイ
ズ成分を取り除くことが行われている。具体的に、約３
μsec.のフィルタを使用し、例えば、4.5μsec.のパル
ス幅を有する水平同期信号HSYNCXから約３μsec.幅以下
のノイズ成分を取り除くことが行われている。そのと
き、水平同期信号HSYNCXは実質的に1.5μsec.のパルス
幅となり、この期間だけドットクロックDOTCKを停止し
て位相補正が行われることになる。ここで、従来、ビデ
オRAM（VRAM）の書き込み処理は、ドットクロックDOTCK
（DCK）を分周（例えば、８分周）した書き込み制御信
号により行うようになされている。

〔発明が解決しようとする課題〕

従来したような、従来の表示制御装置において、VRAM
の書き込み処理中に水平同期信号HSYNCXが入力された場
合、水平同期信号HSYNCXによる位相補正のためにドット
クロックDOTCKが停止されると、VRAMのメモリアドレス
や書き込みデータが破壊されることがある。そのため、
従来の表示制御装置では、VRAMの書き込み処理中に水平
同期信号HSYNCXが入力された場合、水平同期信号HSYNCX
の入力を受け付けないようにして、ドットクロックDOTC
Kの停止をメモリ書き込み処理の後まで延長することが
行われている。

しかし、ドットクロックDOTCKの停止を延長して行く
と、ノイズ除去用のフィルタにより実質的なパルス幅が
短くなった水平同期信号HSYNCXを検出することができな
くなり、その水平同期信号の同期期間ではドットクロッ
クの位相補正が行われず、表示画像にずれが生じること
があった。

本発明は、上述した従来の表示制御装置が有する課題
に鑑み、メモリの書き込み状態で水平同期信号が入力さ
れたときでも、誤動作を生じることなく短時間で位相合
わせ処理を行うことを目的とする。

〔課題を解決するための手段〕

第１図は本発明に係る表示制御装置の原理を示すブロ
ック図である。

本発明によれば、水平同期信号HSYNCXの入力毎にドッ
トクロック発生手段１からのドットクロックDOTCKを停
止して位相合わせを行い画面上に所定のキャラクタ画像
を表示する表示制御装置であって、前記表示されるキャ
ラクタ画像の種類および位置を記憶する記憶手段２と、
該記憶手段２に対して書き込み処理を行うメモリ書込み
手段３と、該メモリ書き込み手段３への信号を制御する
書き込み信号制御手段４と、該書き込み信号制御手段４
の書き込み信号Q₃が書き込み状態で水平同期信号HSYNCX
が入力されたとき、該書き込み状態を保持すると共に前
記ドットクロックDOTCKを停止して書き込み処理を中断
する書き込み処理中断手段５とを具備し、前記水平同期
信号HSYNCXの同期期間が終了したとき該水平同期信号HS
YNCXが入力されたときに行っていた書き込み処理を同じ
アドレスから再度実行するようにしたことを特徴とする
表示制御装置が提供される。

〔作用〕

本発明の表示制御装置によれば、書き込み信号制御手
段４の書き込み信号Q₃が書き込み状態で水平同期信号HS
YNCXが入力すると、書き込み処理中断手段５により書き
込み状態が保持されると共にドットクロックDOTCKが停
止されて書き込み処理が中断される。そして、水平同期
信号HSYNCXの同期期間が終了すると、水平同期信号HSYN
CXが入力されたときに行っていた書き込み処理が同じア
ドレスから再度実行されるようになされている。

これによって、記憶手段２の書き込み状態で水平同期
信号HSYNCXが入力されたときでも、誤動作を生じること
なく短時間で位相合わせ処理を行うことができる。

〔実施例〕

以下、図面を参照して本発明に係る表示制御装置の実
施例を説明する。

第２図は本発明の表示制御装置の一実施例を示す回路
図である。同図に示されるように、本実施例装置は、LC
発振器1,ビデオRAM（VRAM）2,メモリ書き込み回路3,書
き込み信号制御部４および書き込み処理中断部５を備え
ている。

LC発振器１は、例えば、テレビやビデオの映像信号等
に同期したドットクロックDOTCKを発生するためのもの
で、このドットクロックDOTCKは、カウンタ41のクロッ
ク端子，フリップフロップ51,52,53のクロック端子およ
び５入力NANDゲート44の１つの入力端子に供給されてい
る。

VRAM2はダイナミックなプリチャージ・ディスチャー
ジ型のメモリで、テレビやビデオ等の画像上に所定のキ
ャラクタ画像を所定の位置に表示するための記憶装置で
ある。このVRAM2は、メモリカウンタ31を有するメモリ
書き込み回路３により順次メモリアドレスがインクリメ
ントされて書き込み処理が行われるようになされてい
る。

書き込み信号制御部４は、カウンタ41,フリップフロ
ップ42および複数の論理素子43〜47で構成され、メモリ
書き込み回路３に対してクリア信号CLRおよびメモリカ
ウンタ31のインクリメント信号INCXを供給するものであ
る。カウンタ41のクロック端子には上記ドットクロック
DOTCKが供給され、また、カウンタ41のクリア端子には
後述するフリップフロップ53のＱ出力信号IHSXが供給さ
れている。カウンタ41のQ1出力およびQ2出力は５入力NA
NDゲート44の２つの入力端子にインバータ46および47を
介してそれぞれ供給され、また、カウンタ41のQ3出力は
NANDゲート44の１つの入力端子，フリップフロップ42の
Ｄ端子およびORゲート43の一方の入力端子に供給されて
いる。

５入力NANDゲート44の残りの入力端子には、水平同期
信号HSYNCXが供給されるようになされている。NANDゲー
ト44の出力信号は、フリップフロップ42のクリア端子に
供給されると共に、インバータ45を介してメモリ書き込
み回路３へクリア信号CLRとして供給されている。ま
た、フリップフロップ42のＧ端子には、後述する書き込
み処理中断部５からのラッチ制御信号LATが供給されて
いる。さらに、ORゲート43の他方の入力端子には、フリ
ップフロップ42のＱ出力信号が供給され、ORゲート43の
出力信号INCXは、メモリ書き込み回路３に対してメモリ
カウンタ31のインクリメント信号として供給されるよう
になされている。

書き込み処理中断部５は、フリップフロップ51,52,5
3,インバータ54,55,56およびNANDゲート57で構成されて
いる。前述したように、フリップフロップ51,52,53のク
ロック端子にはドットクロックDOTCKが供給され、フリ
ップフロップ51のＤ端子には水平同期信号HSYNCXが供給
されている。フリップフロップ51の出力信号は、フリ
ップフロップ52のＤ端子およびNANDゲート57の一方の入
力端子に供給され、フリップフロップ52の出力信号
は、フリップフロップ53のＤ端子およびNANDゲート57の
他方の入力端子に供給されている。そして、フリップフ
ロップ53のＱ出力信号IHSXは、LC発振器１へドットクロ
ック停止信号として、また、書き込み信号制御部４へカ
ウンタ41のクリア信号として供給されている。さらに、
インバータ56で反転されたNANDゲート57の出力信号は、
書き込み信号制御部４へフリップフロップ42のラッチ制
御信号LATとして供給されるようになされている。

第３図は本発明の表示制御装置の動作を説明するため
のタイミング図であり、水平同期信号HSYNCXが入力され
ない場合の動作を示すものである。同図に示されるよう
に、水平同期信号HSYNCXが入力されないとき、ドットク
ロックDOTCKはカウントを続け、それに応じてカウンタ4
1の２分周出力Q1,4分周出力Q2および８分周出力（書き
込み制御信号）Q3は、それぞれのタイミングで出力され
る。そして、ORゲート43の出力信号INCXは、書き込み制
御信号Q3に対応して変化し、信号INCXの立ち下がりに同
期してメモリカウンタ（ライトカウンタ）31がインクリ
メントされてメモリアドレスMAnがN,N＋1,N＋２と順次
変化する。ここで、書き込み制御信号Q3が低レベルのと
き、VRAM2の全てのライトラインが高レベルとなってプ
リチャージされ、書き込み制御信号Q3が高レベルのと
き、書き込みデータに応じたVRAM2の低レベルに相当す
る位置（メモリセル）だけが低レベルとなってディスチ
ャージされ、書き込み処理が実行されるようになされて
いる。ここで、水平同期信号HSYNCXが入力されない場
合、クリア信号CLRは特別な意味を有しないことにな
る。

第４図は本発明の表示制御装置の動作を説明するため
のタイミング図であり、書き込み処理状態において水平
同期信号HSYNCXが入力された場合の動作を示すものであ
る。すなわち、書き込み制御信号Q3が高レベルとなる書
き込み期間（ディスチャージ期間）に水平同期信号HSYN
CXが低レベルとなったときを示す。このとき、クリア信
号CLRは中断され、ラッチ制御信号LATが出力（高レベル
に）される。そして、水平同期信号HSYNCXの入力を優先
して位相補正処理が行われる。すなわち、書き込み処理
中断部５から出力されるドットクロック停止信号IHSXが
出力（低レベル）され、これによりLC発振器１が停止さ
れてドットクロックDOTCKが停止する。この信号IHSX
は、カウンタ41のクリア端子にも供給されていて、カウ
ンタ41の各出力信号Q1,Q2,Q3も低レベルに変化されるこ
とになる。

書き込み処理中断部５から出力されたラッチ制御信号
LATは、フリップフロップ42のＧ端子に供給され、この
ラッチ制御信号LATにより、そのときの書き込み制御信
号Q3のレベル（高レベル）がフリップフロップ42に保持
される。その結果、メモリカウンタ31のインクリメント
信号INCXは変化せず高レベルに保持され、メモリカウン
タ31でカウントされるメモリアドレスMAnは、前のアド
レス（データ）Ｎをそのまま保持される。ここで、書き
込み制御信号Q3自体は、カウンタ41のカウントに応じて
変化することになる。

そして、水平同期信号HSYNCXの同期信号が終了する
と、すなわち、水平同期信号HSYNCXが高レベルに立ち上
がると、ドットクロック停止信号IHSXが高レベルとなっ
てLC発振器１の発振が開始されドットクロックDOTCKが
出力され、また、カウンタ41もカウントが開始され、再
び書き込み処理が再開される。ここで、再開された書き
込み処理は、水平同期信号HSYNCXの同期期間中、インク
リメント信号INCXが高レベルに保持されているので、メ
モリカウンタ31でカウントされるメモリアドレスMAn
は、水平同期信号HSYNCXが入力されたとき（低レベルに
立ち下がったとき）のままであり、従って、水平同期信
号HSYNCXが入力されたときに実行していたアドレスと同
じメモリアドレスに対する書き込み処理が再開されるこ
とになる。

このように、本実施例の表示制御装置は、メモリ書き
込み処理中に水平同期信号HSYNCXが入力されたとき、そ
の受け付けに２ドットクロックだけしか必要とせず、従
来の８〜16ドットクロック必要としていたものよりも遥
かに短い時間で処理することができる。

〔発明の効果〕

以上、詳述したように、本発明に係る表示制御装置
は、メモリ書き込み状態で水平同期信号が入力される
と、書き込み状態を保持すると共にドットクロックを停
止して書き込み処理を中断し、水平同期信号の同期期間
が終了すると、水平同期信号が入力されたときに行って
いた書き込み処理を同じアドレスから再度実行すること
によって、メモリの書き込み状態で水平同期信号が入力
されたときでも、誤動作を生じることなく短時間で位相
合わせ処理を行うことができる。

【図面の簡単な説明】

第１図は本発明に係る表示制御装置の原理を示すブロッ
ク図、 第２図は本発明の表示制御装置の一実施例を示す回路
図、 第３図は本発明の表示制御装置の動作を説明するための
タイミング図、 第４図は本発明の表示制御装置の動作を説明するための
タイミング図、 第５図は表示制御装置の全体的な構成を示すブロック図
である。 （符号の説明） １……ドットクロック発生手段、 ２……記憶手段、 ３……メモリ書き込み手段、 ４……書き込み信号制御手段、 ５……書き込み処理中断手段、 DOTCK……ドットクロック信号、 CLR……クリア信号、 HSYNCX……水平同期信号、 IHSX……ドットクロック停止信号、 INCX……インクリメント信号、 LAT……ラッチ制御信号。

Claims (1)

【特許請求の範囲】
1. 【請求項１】水平同期信号（HSYNCX）の入力毎にドット
   クロック発生手段（１）からのドットクロック（DOTC
   K）を停止して位相合わせを行い画面上に所定のキャラ
   クタ画像を表示する表示制御装置であって、 前記表示されるキャラクタ画像の種類および位置を記憶
   する記憶手段（２）と、 該記憶手段に対して書き込み処理を行うメモリ書込み手
   段（３）と、 該メモリ書き込み手段への信号を制御する書き込み信号
   制御手段（４）と、 該書き込み信号制御手段の書き込み信号（Q₃）が書き込
   み状態で水平同期信号が入力されたとき、該書き込み状
   態を保持すると共に前記ドットクロックを停止して書き
   込み処理を中断する書き込み処理中断手段（５）とを具
   備し、前記水平同期信号の同期期間が終了したとき該水
   平同期信号が入力されたときに行っていた書き込み処理
   を同じアドレスから再度実行するようにしたことを特徴
   とする表示制御装置。