JPH088247A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH088247A JPH088247A JP13399394A JP13399394A JPH088247A JP H088247 A JPH088247 A JP H088247A JP 13399394 A JP13399394 A JP 13399394A JP 13399394 A JP13399394 A JP 13399394A JP H088247 A JPH088247 A JP H088247A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- semiconductor device
- thin film
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 多層構造の配線と上部の保護絶縁膜との剥離
を確実に防止する。 【構成】 半導体基板１の絶縁膜２の上に、たとえばＭ
o やＴi Ｗからなる下部薄膜層（配線３ａ）、Ａu から
なる中央層（配線４ａ）、Ｍo やＴi Ｗからなる上部薄
膜層（配線５ａ）、およびＳi Ｏ2 やＳi Ｎ、Ｓi ＯＮ
等からなる絶縁薄膜層（配線６ａ）からなる多層構造の
配線Ｍを形成し、この配線Ｍの上を絶縁層８によって覆
う構成の半導体装置である。配線Ｍの上部薄膜層（配線
５ａ）は絶縁薄膜層（配線６ａ）に覆われて保護される
ので、工程中のホトレジストの除去処理等における酸化
や消失の懸念がなく、配線Ｍと絶縁層８との密着性が向
上し、絶縁層８の剥離やふくれ等の欠陥が生じない。
を確実に防止する。 【構成】 半導体基板１の絶縁膜２の上に、たとえばＭ
o やＴi Ｗからなる下部薄膜層（配線３ａ）、Ａu から
なる中央層（配線４ａ）、Ｍo やＴi Ｗからなる上部薄
膜層（配線５ａ）、およびＳi Ｏ2 やＳi Ｎ、Ｓi ＯＮ
等からなる絶縁薄膜層（配線６ａ）からなる多層構造の
配線Ｍを形成し、この配線Ｍの上を絶縁層８によって覆
う構成の半導体装置である。配線Ｍの上部薄膜層（配線
５ａ）は絶縁薄膜層（配線６ａ）に覆われて保護される
ので、工程中のホトレジストの除去処理等における酸化
や消失の懸念がなく、配線Ｍと絶縁層８との密着性が向
上し、絶縁層８の剥離やふくれ等の欠陥が生じない。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造技術に関し、特に、多層構造の配線パターンを有する
半導体装置およびその製造技術に適用して有効な技術に
関する。
造技術に関し、特に、多層構造の配線パターンを有する
半導体装置およびその製造技術に適用して有効な技術に
関する。
【０００２】
【従来の技術】従来、たとえば、ガリウム・砒素（Ｇa
Ａs ）等の化合物半導体素子においては、化合物半導体
基板の表面に形成されたデバイスと配線とのオーミック
コンタクトを実現するなどの目的で、配線材料としてＡ
u を用いることが知られているが、Ａu は酸化珪素等の
絶縁膜に対する密着性が劣る。このため、たとえば、１
９８１年発行、電子通信学会研究会資料ＥＤ８１−１２
２、ｐ４６等の文献に記載されているように、Ｇa Ａs
半導体素子の配線にはＴi −Ａu からなる多層構造を採
用している。Ｔi −Ａu 配線は下層絶縁膜との密着性を
向上させるためにＴi を使用するものである。また、同
様に上層絶縁膜との密着性を向上させるためにＴi −Ａ
u −Ｔi 配線、Ｍo −Ａu −Ｍo 配線の構造を採用する
場合も有る。
Ａs ）等の化合物半導体素子においては、化合物半導体
基板の表面に形成されたデバイスと配線とのオーミック
コンタクトを実現するなどの目的で、配線材料としてＡ
u を用いることが知られているが、Ａu は酸化珪素等の
絶縁膜に対する密着性が劣る。このため、たとえば、１
９８１年発行、電子通信学会研究会資料ＥＤ８１−１２
２、ｐ４６等の文献に記載されているように、Ｇa Ａs
半導体素子の配線にはＴi −Ａu からなる多層構造を採
用している。Ｔi −Ａu 配線は下層絶縁膜との密着性を
向上させるためにＴi を使用するものである。また、同
様に上層絶縁膜との密着性を向上させるためにＴi −Ａ
u −Ｔi 配線、Ｍo −Ａu −Ｍo 配線の構造を採用する
場合も有る。
【０００３】
【発明が解決しようとする課題】しかし、上述のような
従来の多層構造では表面に露出する上層のＭo 、Ｔi 等
が、製造工程の途中の、たとえば、アッシング（酸化に
よる灰化処理）および洗浄等によるホトレジストの除去
工程で、同時に酸化、汚染されて消失するという問題が
有った。たとえば、Ｍo の酸化物は水溶性であるため、
アッシング後の洗浄工程で容易に消失してしまう。
従来の多層構造では表面に露出する上層のＭo 、Ｔi 等
が、製造工程の途中の、たとえば、アッシング（酸化に
よる灰化処理）および洗浄等によるホトレジストの除去
工程で、同時に酸化、汚染されて消失するという問題が
有った。たとえば、Ｍo の酸化物は水溶性であるため、
アッシング後の洗浄工程で容易に消失してしまう。
【０００４】本発明の目的は、多層構造の配線と上部の
絶縁膜との剥離を確実に防止することが可能な半導体装
置を提供することにある。
絶縁膜との剥離を確実に防止することが可能な半導体装
置を提供することにある。
【０００５】本発明の他の目的は、多層構造の配線と上
部の絶縁膜との剥離を確実に防止することが可能な半導
体装置の製造技術を提供することにある。
部の絶縁膜との剥離を確実に防止することが可能な半導
体装置の製造技術を提供することにある。
【０００６】本発明のさらに他の目的は、配線の損傷等
を懸念することなく、充分なホトレジスト除去処理を行
うことが可能な半導体装置の製造技術を提供することに
ある。
を懸念することなく、充分なホトレジスト除去処理を行
うことが可能な半導体装置の製造技術を提供することに
ある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【０００９】本発明の半導体装置およびその製造技術で
は、たとえば、Ｍo ，Ｗ，Ｔi ，Ｔa ，Ｃr のうちいず
れかひとつの金属もしくはこれらの金属を主成分とする
金属化合物または合金からなる第１の層の上に、たとえ
ば薄い絶縁膜からなる第２の層を形成して多層構造の配
線パターンとするものである。また、この配線パターン
の加工には、ホトレジストをマスクとするイオンミリン
グを用いることができる。
は、たとえば、Ｍo ，Ｗ，Ｔi ，Ｔa ，Ｃr のうちいず
れかひとつの金属もしくはこれらの金属を主成分とする
金属化合物または合金からなる第１の層の上に、たとえ
ば薄い絶縁膜からなる第２の層を形成して多層構造の配
線パターンとするものである。また、この配線パターン
の加工には、ホトレジストをマスクとするイオンミリン
グを用いることができる。
【００１０】
【作用】配線となるＭo ，Ｗ，Ｔi ，Ｔa ，Ｃr 等の金
属からなる第１の層の上に形成された絶縁膜からなる第
２の層が、第１の層の保護膜として機能するため、たと
えばホトレジストの除去工程における酸素プラズマによ
るアッシングや洗浄工程において、第２の層の表面部
が、酸化、汚染、消失することが確実に防止される。こ
のため、たとえば、配線を構成する第１の層の最上部に
配置され、当該配線の上側に形成される保護絶縁膜との
密着性を向上させる目的で形成される金属薄膜の消失が
防止され、保護絶縁膜の剥離やフクレ等の障害が発生せ
ず、半導体装置の歩留りが確実に向上する。
属からなる第１の層の上に形成された絶縁膜からなる第
２の層が、第１の層の保護膜として機能するため、たと
えばホトレジストの除去工程における酸素プラズマによ
るアッシングや洗浄工程において、第２の層の表面部
が、酸化、汚染、消失することが確実に防止される。こ
のため、たとえば、配線を構成する第１の層の最上部に
配置され、当該配線の上側に形成される保護絶縁膜との
密着性を向上させる目的で形成される金属薄膜の消失が
防止され、保護絶縁膜の剥離やフクレ等の障害が発生せ
ず、半導体装置の歩留りが確実に向上する。
【００１１】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００１２】図１および図２は、本発明の一実施例であ
る半導体装置およびその製造方法の一部を工程順に示す
略断面図である。
る半導体装置およびその製造方法の一部を工程順に示す
略断面図である。
【００１３】図１に例示されるように半導体基板１の表
面には、たとえばプラズマＣＶＤ等の方法によって、た
とえばＳi Ｏ2 からなる下地の絶縁膜２が形成されてい
る。この絶縁膜２の上には、たとえばＭo やＴi Ｗから
なる下部薄膜層３、Ａu からなる中央層４、Ｍo やＴi
Ｗからなる上部薄膜層５が、たとえばスパッタ等の方法
で形成される（第１の工程）。
面には、たとえばプラズマＣＶＤ等の方法によって、た
とえばＳi Ｏ2 からなる下地の絶縁膜２が形成されてい
る。この絶縁膜２の上には、たとえばＭo やＴi Ｗから
なる下部薄膜層３、Ａu からなる中央層４、Ｍo やＴi
Ｗからなる上部薄膜層５が、たとえばスパッタ等の方法
で形成される（第１の工程）。
【００１４】この場合、さらに、たとえばプラズマＣＶ
Ｄ等の方法によって、たとえばＳiＯ2 やＳi Ｎ、Ｓi
ＯＮ等からなる絶縁薄膜６を形成し（第２の工程）、こ
うして形成された最上部の絶縁薄膜６の上にホトレジス
ト７のパターンを形成する（第３の工程）。
Ｄ等の方法によって、たとえばＳiＯ2 やＳi Ｎ、Ｓi
ＯＮ等からなる絶縁薄膜６を形成し（第２の工程）、こ
うして形成された最上部の絶縁薄膜６の上にホトレジス
ト７のパターンを形成する（第３の工程）。
【００１５】下部薄膜層３，中央層４，上部薄膜層５，
絶縁薄膜６は配線になる層であり、下部薄膜層３，中央
層４，上部薄膜層５の各々は、それぞれ、たとえば、１
０〜２００ｎｍ，３００〜２０００ｎｍ，１０〜２００
ｎｍの厚さに形成され、最上部の絶縁薄膜６は、たとえ
ば１０〜１００ｎｍの厚さに形成される。
絶縁薄膜６は配線になる層であり、下部薄膜層３，中央
層４，上部薄膜層５の各々は、それぞれ、たとえば、１
０〜２００ｎｍ，３００〜２０００ｎｍ，１０〜２００
ｎｍの厚さに形成され、最上部の絶縁薄膜６は、たとえ
ば１０〜１００ｎｍの厚さに形成される。
【００１６】この配線層をホトレジスト７をマスクに、
たとえばイオンミリング法により配線３ａ，配線４ａ，
配線５ａ，配線６ａの形状に加工して多層構造の配線Ｍ
を形成する（第４の工程）。
たとえばイオンミリング法により配線３ａ，配線４ａ，
配線５ａ，配線６ａの形状に加工して多層構造の配線Ｍ
を形成する（第４の工程）。
【００１７】その後、配線Ｍの上に残存するホトレジス
ト７を、たとえば酸素プラズマによるアッシングおよび
剥離液への浸漬、さらにはメタノールや純水等による洗
浄処理によって除去する。
ト７を、たとえば酸素プラズマによるアッシングおよび
剥離液への浸漬、さらにはメタノールや純水等による洗
浄処理によって除去する。
【００１８】さらに、たとえば図２に示すように、上述
のようにして形成された配線Ｍの上に絶縁層８を形成す
る。
のようにして形成された配線Ｍの上に絶縁層８を形成す
る。
【００１９】ここで、本実施例の場合には、配線Ｍの最
上部が絶縁薄膜６（配線６ａ）により覆われているの
で、その下側の、たとえばＭo からなる上部薄膜層５
が、前述のような一連のホトレジスト７の除去工程にお
ける酸素プラズマによる酸化や汚染の懸念がない。
上部が絶縁薄膜６（配線６ａ）により覆われているの
で、その下側の、たとえばＭo からなる上部薄膜層５
が、前述のような一連のホトレジスト７の除去工程にお
ける酸素プラズマによる酸化や汚染の懸念がない。
【００２０】すなわち、本実施例の場合には、配線Ｍで
は上部薄膜層５（配線５ａ）が絶縁薄膜６（配線６ａ）
により保護されているため、ホトレジスト７を除去する
際に、たとえば充分な時間、酸酸素プラズマ処理による
アッシングを実行できホトレジスト７を完全に取りきる
ことができる。さらに、ホトレジスト７を除去する際等
に上部薄膜層５（配線５ａ）が酸化、汚染することが無
い。また、上部薄膜層５（配線５ａ）が工程の途中で消
失することも無い。
は上部薄膜層５（配線５ａ）が絶縁薄膜６（配線６ａ）
により保護されているため、ホトレジスト７を除去する
際に、たとえば充分な時間、酸酸素プラズマ処理による
アッシングを実行できホトレジスト７を完全に取りきる
ことができる。さらに、ホトレジスト７を除去する際等
に上部薄膜層５（配線５ａ）が酸化、汚染することが無
い。また、上部薄膜層５（配線５ａ）が工程の途中で消
失することも無い。
【００２１】さらに、酸化や消失に備えて上部薄膜層５
（配線５ａ）の膜厚を必要以上に厚くする等の対策が不
要であり、配線Ｍの高さ寸法を抑制でき、たとえば、複
数の配線Ｍを絶縁層８を介して複数層に積層する多層配
線構造における各層の平坦化が容易となる。
（配線５ａ）の膜厚を必要以上に厚くする等の対策が不
要であり、配線Ｍの高さ寸法を抑制でき、たとえば、複
数の配線Ｍを絶縁層８を介して複数層に積層する多層配
線構造における各層の平坦化が容易となる。
【００２２】この結果、配線Ｍの上に形成される絶縁層
８が、配線Ｍを構成するＡu からなる中央層４（配線４
ａ）に直接的に接触することなどに起因して当該配線Ｍ
から剥離する等の不良、さらにはホトレジスト７の取り
残し等に起因する不良が無くなり、半導体装置の歩留り
が確実に向上する。
８が、配線Ｍを構成するＡu からなる中央層４（配線４
ａ）に直接的に接触することなどに起因して当該配線Ｍ
から剥離する等の不良、さらにはホトレジスト７の取り
残し等に起因する不良が無くなり、半導体装置の歩留り
が確実に向上する。
【００２３】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００２４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００２５】すなわち、本発明の半導体装置によれば、
多層構造の配線と上部の絶縁膜との剥離を確実に防止す
ることができる、という効果が得られる。また、歩留り
を向上させることができる、という効果が得られる。
多層構造の配線と上部の絶縁膜との剥離を確実に防止す
ることができる、という効果が得られる。また、歩留り
を向上させることができる、という効果が得られる。
【００２６】また、本発明の半導体装置の製造方法によ
れば、多層構造の配線と上部の絶縁膜との剥離を確実に
防止することができる、という効果が得られる。また、
配線の損傷等を懸念することなく、充分なホトレジスト
除去処理を行うことができる、という効果が得られる。
また、半導体装置の歩留りを向上させることができる、
という効果が得られる。
れば、多層構造の配線と上部の絶縁膜との剥離を確実に
防止することができる、という効果が得られる。また、
配線の損傷等を懸念することなく、充分なホトレジスト
除去処理を行うことができる、という効果が得られる。
また、半導体装置の歩留りを向上させることができる、
という効果が得られる。
【図１】本発明の一実施例である半導体装置およびその
製造方法の一部を示す略断面図である。
製造方法の一部を示す略断面図である。
【図２】本発明の一実施例である半導体装置およびその
製造方法の一部を示す略断面図である。
製造方法の一部を示す略断面図である。
１ 半導体基板 ２ 絶縁膜 ３ 下部薄膜層 ３ａ 配線 ４ 中央層 ４ａ 配線 ５ 上部薄膜層（第１の層） ５ａ 配線（第１の層） ６ 絶縁薄膜（第２の層） ６ａ 配線（第２の層） ７ ホトレジスト ８ 絶縁層 Ｍ 配線
Claims (9)
- 【請求項１】 金属または前記金属を主成分とする金属
化合物または合金からなる第１の層の上に絶縁物からな
る第２の層を形成した多層構造の配線を備えたことを特
徴とする半導体装置。 - 【請求項２】 前記第１の層は、少なくともモリブデン
（Ｍo ），タングステン（Ｗ），チタン（Ｔi ），タン
タル（Ｔa ），クロム（Ｃr ）のうちいずれかひとつの
金属もしくはこれらの金属を主成分とする金属化合物ま
たは合金からなり、前記第２の層は、酸化珪素または窒
化珪素からなることを特徴とする請求項１記載の半導体
装置。 - 【請求項３】 前記第１の層は、下から順にモリブデ
ン、金（Ａu ）、モリブデンからなる多層構造を呈する
ことを特徴とする請求項１または２記載の半導体装置。 - 【請求項４】 前記第１の層は、下から順にチタン・タ
ングステン（Ｔi Ｗ）、金（Ａu ）、チタン・タングス
テンからなる多層構造を呈することを特徴とする請求項
１または２記載の半導体装置。 - 【請求項５】 前記第２の層の厚さが１００ｎｍ以下で
あることを特徴とする請求項１，２，３または４記載の
半導体装置。 - 【請求項６】 下地の絶縁膜の上に金属または前記金属
を主成分とする金属化合物または合金からなる第１の層
を形成する第１の工程と、前記第１の層の上に絶縁物か
らなる第２の層を形成する第２の工程と、前記第２の層
の上にマスク用のホトレジストパターンを形成する第３
の工程と、前記ホトレジストパターンをマスクとして前
記第１および第２の層を所定のパターンに加工する第４
の工程とからなることを特徴とする半導体装置の製造方
法。 - 【請求項７】 前記第４の工程では前記ホトレジストパ
ターンをマスクとするイオンミリングを行うことを特徴
とする請求項６記載の半導体装置の製造方法。 - 【請求項８】 前記第１の層は、モリブデン（Ｍo ），
タングステン（Ｗ），チタン（Ｔi ），タンタル（Ｔa
），クロム（Ｃr ）のうちいずれかひとつの金属もし
くはこれらの金属を主成分とする金属化合物からなり、
前記第２の層は、酸化珪素または窒化珪素からなること
を特徴とする請求項６または７記載の半導体装置の製造
方法。 - 【請求項９】 前記第２の層の厚さが１００ｎｍ以下で
あることを特徴とする請求項６，７または８記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13399394A JPH088247A (ja) | 1994-06-16 | 1994-06-16 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13399394A JPH088247A (ja) | 1994-06-16 | 1994-06-16 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088247A true JPH088247A (ja) | 1996-01-12 |
Family
ID=15117885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13399394A Pending JPH088247A (ja) | 1994-06-16 | 1994-06-16 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088247A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080149955A1 (en) * | 1997-07-25 | 2008-06-26 | Nichia Corporation | Nitride semiconductor |
-
1994
- 1994-06-16 JP JP13399394A patent/JPH088247A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080149955A1 (en) * | 1997-07-25 | 2008-06-26 | Nichia Corporation | Nitride semiconductor |
| US8592841B2 (en) * | 1997-07-25 | 2013-11-26 | Nichia Corporation | Nitride semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0547940A (ja) | 多層配線におけるスルーホール部結線方法 | |
| US4915779A (en) | Residue-free plasma etch of high temperature AlCu | |
| US5834125A (en) | Non-reactive anti-reflection coating | |
| JP3676784B2 (ja) | 半導体装置およびその製造方法 | |
| JPH088247A (ja) | 半導体装置およびその製造方法 | |
| JP4275216B2 (ja) | 電気コンタクトの形成方法 | |
| JP2001196351A (ja) | Ｋｏｈエッチング液による半導体基板のエッチング中における基板上に形成された構造の表面の金属膜保護 | |
| JPS61214538A (ja) | 配線構造体の製造方法 | |
| JPH10312980A (ja) | 半導体装置の製造方法 | |
| JP2003007705A (ja) | 銅配線の形成方法 | |
| JPS6113375B2 (ja) | ||
| JP3603296B2 (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPS58201330A (ja) | 導電膜パタ−ンの形成方法 | |
| JP2004241458A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH04103130A (ja) | 半導体装置の製造方法 | |
| JPH0917796A (ja) | 配線形成方法 | |
| JP2002075996A (ja) | 半導体装置およびその製造方法 | |
| JPH06326105A (ja) | 半導体装置の積層配線構造 | |
| JPH04269833A (ja) | 半導体装置 | |
| JP2001035852A (ja) | 半導体装置の製造方法 | |
| JPH0442559A (ja) | 半導体装置の製造方法 | |
| JP2874033B2 (ja) | 半導体装置の製造方法 | |
| JP2001237159A (ja) | 半導体装置の製造方法 | |
| JPS62221118A (ja) | 半導体装置の製造方法 |