JPS63282526A - 電子計算機制御方式 - Google Patents
電子計算機制御方式Info
- Publication number
- JPS63282526A JPS63282526A JP11781787A JP11781787A JPS63282526A JP S63282526 A JPS63282526 A JP S63282526A JP 11781787 A JP11781787 A JP 11781787A JP 11781787 A JP11781787 A JP 11781787A JP S63282526 A JPS63282526 A JP S63282526A
- Authority
- JP
- Japan
- Prior art keywords
- contents
- address register
- jump destination
- execution
- destination address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 4
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子計算機制御方式に関し、特に１条件分岐
命令の機能に関する。
命令の機能に関する。
従来の条件分岐命令に関する電子計算機制御方式は、条
件が成立した場合に分岐するのみであり、第２図のよう
な分岐の流れの場合、判断２１で条件が成立したときは
処理２２をとばすように分岐するが、第３図のような場
合には直列なプログラムとして記述すると第４図の如く
なる。すなわち、判断３１により条件が成立したときは
処理３２をとげして処理３３を行い、条件不成立のとき
は処理３２が終ったあとで、処理３３をとばすためにも
う１回分岐命令を実行しなければならないため、プログ
ラムが繁雑になって電子計算機の性能を下げる要因とな
っていた。
件が成立した場合に分岐するのみであり、第２図のよう
な分岐の流れの場合、判断２１で条件が成立したときは
処理２２をとばすように分岐するが、第３図のような場
合には直列なプログラムとして記述すると第４図の如く
なる。すなわち、判断３１により条件が成立したときは
処理３２をとげして処理３３を行い、条件不成立のとき
は処理３２が終ったあとで、処理３３をとばすためにも
う１回分岐命令を実行しなければならないため、プログ
ラムが繁雑になって電子計算機の性能を下げる要因とな
っていた。
上述した従来の電子計算機制御方式では、条件分岐命令
を実行するとき、条件が成立した場合に分岐するだけと
なっているので、条件成立の場合には１の処理を行い、
条件不成立のときは２の処理を行いたいような場合には
、条件不成立で２の処理を行ったあとで１の処理をとば
すために１さらに分岐命令を使わなければならないとい
う欠点があった。
を実行するとき、条件が成立した場合に分岐するだけと
なっているので、条件成立の場合には１の処理を行い、
条件不成立のときは２の処理を行いたいような場合には
、条件不成立で２の処理を行ったあとで１の処理をとば
すために１さらに分岐命令を使わなければならないとい
う欠点があった。
また、このため上記の様な流れのプログラムを作成する
際、プログラマに負担がかかるという欠点があった。
際、プログラマに負担がかかるという欠点があった。
本発明の目的は、上記欠点を除去し電子計算機の実行速
度を早め、又、プログラム作成効率を高めることのでき
る電子計算機制御方式を提供することＫある。
度を早め、又、プログラム作成効率を高めることのでき
る電子計算機制御方式を提供することＫある。
本発明の電子計算機制御方式は、分岐先アドレスを保持
する２つの飛び先アドレスレジスタ１および２と、この
飛び先アドレスレジスタ２の内容と電子計算機の実行ア
ドレスの内容とを比較する比較器と、条件分岐命令で条
件不成立のときは、１命令実行ごとに前記比較器による
比較を行って一致を検出した時に前記電子計算機の実行
アドレスを前記飛び先アドレスレジスタ２の内容に書キ
換え、その後は前記比較器による比較をやめる制御手段
とを含んで構成される。
する２つの飛び先アドレスレジスタ１および２と、この
飛び先アドレスレジスタ２の内容と電子計算機の実行ア
ドレスの内容とを比較する比較器と、条件分岐命令で条
件不成立のときは、１命令実行ごとに前記比較器による
比較を行って一致を検出した時に前記電子計算機の実行
アドレスを前記飛び先アドレスレジスタ２の内容に書キ
換え、その後は前記比較器による比較をやめる制御手段
とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明を適用した電子計算機の一実施例を部分
的に示すブロック図である。
的に示すブロック図である。
第１図で、１は命令レジスタ、２は実行アドレスレジス
タ（ＰＣ）、３は比較器、４はデコーダ、５はフリップ
フロップ、６はＰＣ更新制御部、７は選択回路、１１お
よび１２は飛び先アドレスレジスタである。
タ（ＰＣ）、３は比較器、４はデコーダ、５はフリップ
フロップ、６はＰＣ更新制御部、７は選択回路、１１お
よび１２は飛び先アドレスレジスタである。
本例では、デコーダ４によって条件分岐命令が検出され
ると、命令レジスタ１のアドレスＡを飛び先アドレスレ
ジスタＩＩＫ、アドレスＢを飛び先アドレスレジスタ１
２に格納する。
ると、命令レジスタ１のアドレスＡを飛び先アドレスレ
ジスタＩＩＫ、アドレスＢを飛び先アドレスレジスタ１
２に格納する。
条件が成立したときは、命令レジスタｌのアドレスＡの
内容が選択回路７によって選択されて、実行アドレスレ
ジスタ２が書き換えられる。
内容が選択回路７によって選択されて、実行アドレスレ
ジスタ２が書き換えられる。
条件が不成立のときは、フリップフロップ５をセットす
る。また、飛び先アドレスレジスタ１１の内容と実行ア
ドレスレジスタ（ＰＣ）２の内容とを比較器３により比
較し、一致した場合はフリップ７０ツブ５をリセットし
、選択回路７により飛び先アドレスレジスタ１２を選択
し、実行アドレスレジスタ（ＰＣ）２の内容を書き換え
る。
る。また、飛び先アドレスレジスタ１１の内容と実行ア
ドレスレジスタ（ＰＣ）２の内容とを比較器３により比
較し、一致した場合はフリップ７０ツブ５をリセットし
、選択回路７により飛び先アドレスレジスタ１２を選択
し、実行アドレスレジスタ（ＰＣ）２の内容を書き換え
る。
また、スリップフロップ５がセットされている間は、比
較が一致しない場合には、実行アドレスレジスタ（ＰＣ
）２は、ＰＣＪ！新制御部６によシ実行アドレスを更新
する。７リツプ７０ツブ５がリセットされたら、これら
の比較の処理は行なわない。
較が一致しない場合には、実行アドレスレジスタ（ＰＣ
）２は、ＰＣＪ！新制御部６によシ実行アドレスを更新
する。７リツプ７０ツブ５がリセットされたら、これら
の比較の処理は行なわない。
以上説明したように本発明は、条件分岐命令を実行する
とき、条件不成立の場合には、２つの分岐先アドレスを
２つの飛び先アドレスレジスタに保持し、その後、１命
令実行毎に飛び先アドレスレジスタ１の内容と電子計算
機の実行アドレスの内容とを比較し、一致したら、電子
計算機の実行アドレスの内容を飛び先アドレスレジスタ
５２の内容に書き換えて、その後は比較をやめることに
より条件によって処理がちがう場合、プログラムが容易
になり実行も高速になるという効果がある。
とき、条件不成立の場合には、２つの分岐先アドレスを
２つの飛び先アドレスレジスタに保持し、その後、１命
令実行毎に飛び先アドレスレジスタ１の内容と電子計算
機の実行アドレスの内容とを比較し、一致したら、電子
計算機の実行アドレスの内容を飛び先アドレスレジスタ
５２の内容に書き換えて、その後は比較をやめることに
より条件によって処理がちがう場合、プログラムが容易
になり実行も高速になるという効果がある。
第１図は本発明を適用した電子計算機の一実施例を部分
的に示すブロック図、第２図および第３図は従来の分岐
命令の流れを示す流れ図、第４図は第３図の流れを直列
なプログラムの流れで示した流れ図である。 １・・・・・・命令レジスタ、２・−・・・・実行アド
レスレジスタ、３・・・・・・比較器、４・・・・・・
デコーダ、５・旧・・フリップ７０ツブ、６・・・・・
・ＰＣ更新制御部、７・・・・・・選択回路、１１．１
２・・・・・・飛び先アドレスレジメ第３圀
的に示すブロック図、第２図および第３図は従来の分岐
命令の流れを示す流れ図、第４図は第３図の流れを直列
なプログラムの流れで示した流れ図である。 １・・・・・・命令レジスタ、２・−・・・・実行アド
レスレジスタ、３・・・・・・比較器、４・・・・・・
デコーダ、５・旧・・フリップ７０ツブ、６・・・・・
・ＰＣ更新制御部、７・・・・・・選択回路、１１．１
２・・・・・・飛び先アドレスレジメ第３圀
Claims (1)
- 分岐先アドレスを保持する飛び先アドレスレジスタ１お
よび飛び先アドレスレジスタ２と、前記飛び先アドレス
レジスタ１の内容と電子計算機の実行アドレスの内容と
を比較する比較器を有し、条件分岐命令で条件が成立し
た場合には、前記電子計算機の実行アドレスを命令レジ
スタの中のアドレス１に書き換え、また、条件不成立の
場合には、命令レジスタ中の２つのアドレスを前記飛び
先アドレスレジスタ１および飛び先アドレスレジスタ２
に格納し、その後１命令実行毎に前記比較器によって比
較を行い、一致を検出した時に前記電子計算機の実行ア
ドレスを前記飛び先アドレスレジスタ２の内容にする手
段１と、このときより後は前記比較器による比較をやめ
る制御手段とを含んで構成されることを特徴とする電子
計算機制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11781787A JPS63282526A (ja) | 1987-05-13 | 1987-05-13 | 電子計算機制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11781787A JPS63282526A (ja) | 1987-05-13 | 1987-05-13 | 電子計算機制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63282526A true JPS63282526A (ja) | 1988-11-18 |
Family
ID=14720991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11781787A Pending JPS63282526A (ja) | 1987-05-13 | 1987-05-13 | 電子計算機制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63282526A (ja) |
-
1987
- 1987-05-13 JP JP11781787A patent/JPS63282526A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0314025A (ja) | 命令実行制御方式 | |
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| JP3305841B2 (ja) | プログラム制御装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
| JPS61213928A (ja) | プログラム変更方式 | |
| JPH0883188A (ja) | マルチタスク処理を行う計算機 | |
| JPS58139254A (ja) | プログラマブル・コントロ−ラ | |
| JPS6116334A (ja) | デ−タ処理装置 | |
| JP3260788B2 (ja) | ロボット制御装置及び方法 | |
| JPS6288036A (ja) | マイクロプログラム制御装置 | |
| JPH04108201U (ja) | プログラマブルコントローラのプログラミング装置 | |
| JPS6249502A (ja) | プログラマブルコントロ−ラ | |
| JPS61241836A (ja) | 記憶装置 | |
| JPS61156339A (ja) | トレ−ス処理方式 | |
| JPH03139703A (ja) | プログラマブルコントローラのタイマ命令処理方式 | |
| JPS61210440A (ja) | レベルトレ−ス装置 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS6041133A (ja) | 制御プログラム修正方式 | |
| JPH0353321A (ja) | 情報処理装置 | |
| JPS62282331A (ja) | 演算処理装置 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPS61272856A (ja) | プロセツサ制御方式 | |
| JP2000259209A (ja) | ラダー・プログラムの実行方式 | |
| JPH012103A (ja) | プログラマブルコントロ−ラ |