JPH0198023A - 条件付きサブルーチン呼出し方式 - Google Patents
条件付きサブルーチン呼出し方式Info
- Publication number
- JPH0198023A JPH0198023A JP62255705A JP25570587A JPH0198023A JP H0198023 A JPH0198023 A JP H0198023A JP 62255705 A JP62255705 A JP 62255705A JP 25570587 A JP25570587 A JP 25570587A JP H0198023 A JPH0198023 A JP H0198023A
- Authority
- JP
- Japan
- Prior art keywords
- address
- field
- instruction
- conditional
- subroutine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、電子計算機システムなどのデータ処理システ
ム内に設置されるマイクロプログラム制御装置に適用さ
れる条件付きサブルーチン呼出し方式に関するものであ
る。
ム内に設置されるマイクロプログラム制御装置に適用さ
れる条件付きサブルーチン呼出し方式に関するものであ
る。
（従来の技術）
電子計算機システムなどのデータ処理処理システムでは
、メモリアクセス時間の短縮による処理の高速化を図る
ため、ＣＰＵ内の制御メモリにマイクロプログラムを格
納しこのマイクロプログラムを構成するマイクロ命令群
を一つずつ高速で読出しながら実行してゆくマイクロプ
ログラム制御装置が汎用されている。
、メモリアクセス時間の短縮による処理の高速化を図る
ため、ＣＰＵ内の制御メモリにマイクロプログラムを格
納しこのマイクロプログラムを構成するマイクロ命令群
を一つずつ高速で読出しながら実行してゆくマイクロプ
ログラム制御装置が汎用されている。
このようなマイクロプログラム制御装置においてサブル
ーチン呼出し命令を実行させる場合、このサブルーチン
呼出し命令の格納アドレスの次のアドレスを戻リアドレ
スとして保存させつつサブルーチンの先頭アドレスに分
岐させている。
ーチン呼出し命令を実行させる場合、このサブルーチン
呼出し命令の格納アドレスの次のアドレスを戻リアドレ
スとして保存させつつサブルーチンの先頭アドレスに分
岐させている。
（発明が解決しようとする問題点）
上記従来のサブルーチン呼出し方式では、サブルーチン
の実行終了後はこのサブルーチンを呼出した命令の次の
アドレスに戻るようにしている。
の実行終了後はこのサブルーチンを呼出した命令の次の
アドレスに戻るようにしている。
従って、演算結果などを示す状態信号に応じて複数のサ
ブルーチンの一つを選択的に呼出す場合には、上記アド
レスの割付けに関する条件を満すため□に、通常のサブ
ルーチン呼出し命令に条件付き分岐命令や多数のジャン
プ命令を組合せることが必要になり、マイクロプログラ
ムのステップ数が増加するという問題がある。
ブルーチンの一つを選択的に呼出す場合には、上記アド
レスの割付けに関する条件を満すため□に、通常のサブ
ルーチン呼出し命令に条件付き分岐命令や多数のジャン
プ命令を組合せることが必要になり、マイクロプログラ
ムのステップ数が増加するという問題がある。
例えば、演算結果を示す状態信号（演算器のキャリー、
ゼロ、オバーフローやレジスタの特定ビットなど）に応
じて４種類のサブルーチンＡ、Ｂ。
ゼロ、オバーフローやレジスタの特定ビットなど）に応
じて４種類のサブルーチンＡ、Ｂ。
Ｃ，Ｄの一つを呼出す場合を想定すると、制御メモリ上
へのマイクロ命令群の配置は第３図に示すようになる。
へのマイクロ命令群の配置は第３図に示すようになる。
すなわち、制御メモリのアドレス（９９）に条件付き分
岐命令が格納されると共に、アドレス（１０３）、 （
１０５）、（１０７）、（１０９）のそれぞれにはサブ
ルーチンＤ、Ａ、Ｂ、Ｃを呼出すためのサブルーチン呼
出し命令が格納され、それぞれの戻リアドレス（１０４
）、（１０６）、（１０８）、（１１０）にはアドレス
（１１１）へのジャンプ命令が格納される。また、アド
レス（１００）、（１０１）、（１０２）のそれぞれに
はサブルーチン呼出し命令の格納アドレス（１０５）、
（１０７）、（１０９）へのジャンプ命令が格納される
。
岐命令が格納されると共に、アドレス（１０３）、 （
１０５）、（１０７）、（１０９）のそれぞれにはサブ
ルーチンＤ、Ａ、Ｂ、Ｃを呼出すためのサブルーチン呼
出し命令が格納され、それぞれの戻リアドレス（１０４
）、（１０６）、（１０８）、（１１０）にはアドレス
（１１１）へのジャンプ命令が格納される。また、アド
レス（１００）、（１０１）、（１０２）のそれぞれに
はサブルーチン呼出し命令の格納アドレス（１０５）、
（１０７）、（１０９）へのジャンプ命令が格納される
。
このように、演算結果などを示す状態信号に応じて複数
のサブルーチンの一つを選択的に呼出す場合には、複数
のサブルーチン呼出し命令の他に条件付き分岐命令と多
数のジャンプ命令が必要になり、マイクロプログラムの
ステップ数が増加し、性能の低下を招くという問題があ
る。
のサブルーチンの一つを選択的に呼出す場合には、複数
のサブルーチン呼出し命令の他に条件付き分岐命令と多
数のジャンプ命令が必要になり、マイクロプログラムの
ステップ数が増加し、性能の低下を招くという問題があ
る。
（問題点を解決するための手段）
本発明に係わる条件付きサブルーチン呼出し方式は、ア
ドレス制御フィールド及び次アドレスフィールドを含む
マイクロ命令で構成される条件付きサブルーチン呼出し
命令と、この条件付きサブルーチン呼出し命令の実行時
にアドレス制御フィールド及び状態信号に基づき次アド
レスフィールドを修飾することにより新たな次アドレス
フィールドを作成しこれを呼出し対象のサブルーチンの
先頭アドレスとしてアドレスレジスタに設定すると共に
、この条件付きサブルーチン呼出し命令の格納アドレス
を歩進したアドレスを呼出されたサブルーチンからの戻
リアドレスとして保存する制御手段とを備え、マイクロ
プログラムのステップ数を大幅に低減して性能の向上を
実現するように構成されている。
ドレス制御フィールド及び次アドレスフィールドを含む
マイクロ命令で構成される条件付きサブルーチン呼出し
命令と、この条件付きサブルーチン呼出し命令の実行時
にアドレス制御フィールド及び状態信号に基づき次アド
レスフィールドを修飾することにより新たな次アドレス
フィールドを作成しこれを呼出し対象のサブルーチンの
先頭アドレスとしてアドレスレジスタに設定すると共に
、この条件付きサブルーチン呼出し命令の格納アドレス
を歩進したアドレスを呼出されたサブルーチンからの戻
リアドレスとして保存する制御手段とを備え、マイクロ
プログラムのステップ数を大幅に低減して性能の向上を
実現するように構成されている。
以下、本発明の作用を実施例と共に詳細に説明する。
（実施例）
第１図は、本発明の一実施例に係わる条件付きサブルー
チン呼出し方式を適用するマイクロプログラム制御装置
の構成を示すブロック図であり、ｌはマイクロプログラ
ムを格納する制御メモリ、２は制御メモリから読出され
たマイクロ命令を保持するマイクロ命令レジスタ、３は
制御メモリ２に供給するアドレスを保持するアドレスレ
ジスタ、４はアドレスレジスタ３に保持させるアドレス
を選択するセレクタ、５はアドレスレジスタ４に保持す
したアドレスを歩進するアドレス歩進回路、６はアドレ
ス歩進回路５の出力を戻リアドレスとして選択的に保存
する戻リアドレスレジスタ、７はデコーダ、８はセレク
タである。
チン呼出し方式を適用するマイクロプログラム制御装置
の構成を示すブロック図であり、ｌはマイクロプログラ
ムを格納する制御メモリ、２は制御メモリから読出され
たマイクロ命令を保持するマイクロ命令レジスタ、３は
制御メモリ２に供給するアドレスを保持するアドレスレ
ジスタ、４はアドレスレジスタ３に保持させるアドレス
を選択するセレクタ、５はアドレスレジスタ４に保持す
したアドレスを歩進するアドレス歩進回路、６はアドレ
ス歩進回路５の出力を戻リアドレスとして選択的に保存
する戻リアドレスレジスタ、７はデコーダ、８はセレク
タである。
制御メモリ１に格納中のマイクロプログラムを構成する
マイクロ命令群は、アドレスレジスタ３の内容で指定さ
れる格納アドレスから一つずつ読出され、マイクロ命令
レジスタ２に保持され実行されてゆく。実行されるマイ
クロ命令が分岐やジャンプやサブルーチン呼出しなどア
ドレスの跳躍を伴わない命令であれば、アドレス歩進回
路５で歩進されたアドレスが次に実行すべき命令の格納
アドレス（「次アドレス」）としてセレクタ４を経てア
ドレスレジスタ３に設定される。一方、実行されるマイ
クロ命令がアドレスの跳躍を伴う命令であれば跳び先の
アドレスが次アドレスフィ−ルドで指定され、この次ア
ドレスフィールドがセレクタ４を経てアドレスレジスタ
３に設定される。
マイクロ命令群は、アドレスレジスタ３の内容で指定さ
れる格納アドレスから一つずつ読出され、マイクロ命令
レジスタ２に保持され実行されてゆく。実行されるマイ
クロ命令が分岐やジャンプやサブルーチン呼出しなどア
ドレスの跳躍を伴わない命令であれば、アドレス歩進回
路５で歩進されたアドレスが次に実行すべき命令の格納
アドレス（「次アドレス」）としてセレクタ４を経てア
ドレスレジスタ３に設定される。一方、実行されるマイ
クロ命令がアドレスの跳躍を伴う命令であれば跳び先の
アドレスが次アドレスフィ−ルドで指定され、この次ア
ドレスフィールドがセレクタ４を経てアドレスレジスタ
３に設定される。
跳び先のアドレスが無条件に定まる命令の場合には、次
アドレスフィールドの一部はセレクタ８を介してそのま
まセレクタ４に供給される。これに対して、条件付き分
岐命令や本発明による条件付きサブルーチン呼出し命令
など跳び先のアドレスが条件付きで定まる命令の場合に
は、マイクロ命令レジスタ２中の次アドレスフィールド
の一部がセレクタ８においてデコーダ７の出力で置き換
えられることにより修飾され、これが次アドレスとして
セレクタ４に供給される。
アドレスフィールドの一部はセレクタ８を介してそのま
まセレクタ４に供給される。これに対して、条件付き分
岐命令や本発明による条件付きサブルーチン呼出し命令
など跳び先のアドレスが条件付きで定まる命令の場合に
は、マイクロ命令レジスタ２中の次アドレスフィールド
の一部がセレクタ８においてデコーダ７の出力で置き換
えられることにより修飾され、これが次アドレスとして
セレクタ４に供給される。
本発明によるサブルーチン呼出し命令は、第１図のマイ
クロ命令レジスタ２の保持内容で示すように、アドレス
制御フィールドと、選択制御フィールドと、次アドレス
フィールドで構成される。
クロ命令レジスタ２の保持内容で示すように、アドレス
制御フィールドと、選択制御フィールドと、次アドレス
フィールドで構成される。
この条件付きサブルーチン呼出し命令は、演算器のキャ
リー、ゼロ、オバーフローなど演算結果を示す状態信号
に応じて４種類のサブルーチンＡ。
リー、ゼロ、オバーフローなど演算結果を示す状態信号
に応じて４種類のサブルーチンＡ。
Ｂ、Ｃ，Ｄの一つを選択的に呼出す命令であるとする。
この条件付きサブルーチン呼出し命令がマイクロ命令レ
ジスタ２に保持され実行されると、この命令中の選択制
御フィールドによってデコーダ７の機能が有効化される
。デコーダ７は、この条件付きサブルーチン呼出し命令
中のアドレス制御フィールドと、演算器から供給される
キャリーやオーバーフローなどの状態信号に基づき次ア
ドレスフィールドの一部と置き換えるための下位２ビツ
トのアドレス信号を作成し、これをセレクタ８に供給す
る。セレクタ８は、この条件付きサブルーチン呼出し命
令中の制御フィールドの実行によって制御され、この命
令中に含まれる次アドレスフィールドの下位２ビツトを
デコーダ７から供給される２ビツトで置き換えてセレク
タ４に供給する。
ジスタ２に保持され実行されると、この命令中の選択制
御フィールドによってデコーダ７の機能が有効化される
。デコーダ７は、この条件付きサブルーチン呼出し命令
中のアドレス制御フィールドと、演算器から供給される
キャリーやオーバーフローなどの状態信号に基づき次ア
ドレスフィールドの一部と置き換えるための下位２ビツ
トのアドレス信号を作成し、これをセレクタ８に供給す
る。セレクタ８は、この条件付きサブルーチン呼出し命
令中の制御フィールドの実行によって制御され、この命
令中に含まれる次アドレスフィールドの下位２ビツトを
デコーダ７から供給される２ビツトで置き換えてセレク
タ４に供給する。
さらに、この条件付きサブルーチン呼出し命令の選択制
御フィールドの実行によってこの命令の格納アドレスを
歩進するアドレス歩進回路５の出力が戻リアドレスレジ
スタ６に保存されると共に上記修飾済みの次アドレスが
セレクタ４を経てアドレスレジスタ３に設定される。
御フィールドの実行によってこの命令の格納アドレスを
歩進するアドレス歩進回路５の出力が戻リアドレスレジ
スタ６に保存されると共に上記修飾済みの次アドレスが
セレクタ４を経てアドレスレジスタ３に設定される。
従って、第２図にマイクロプログラムの構成で示すよう
に、上述の条件付きサブルーチン呼出し命令が制御メモ
リのアドレス（１００）に格納されているとものすれば
、この命令の実行によってアドレス（２００）、（２０
１）、（２０２）、（２０３）に格納中のサブルーチン
ＡＳＢ、Ｃ。
に、上述の条件付きサブルーチン呼出し命令が制御メモ
リのアドレス（１００）に格納されているとものすれば
、この命令の実行によってアドレス（２００）、（２０
１）、（２０２）、（２０３）に格納中のサブルーチン
ＡＳＢ、Ｃ。
Ｄうちの一つが状態信号に応じて呼出される。また、呼
出されたサブルーチンの末尾で実行されるリターン命令
によって戻リアドレスレジスタ６に保存中の戻リアドレ
ス（１０１）がセレクタ４を経てアドレスレジスタ３に
設定され、メインルーチンへの復帰が行われる。
出されたサブルーチンの末尾で実行されるリターン命令
によって戻リアドレスレジスタ６に保存中の戻リアドレ
ス（１０１）がセレクタ４を経てアドレスレジスタ３に
設定され、メインルーチンへの復帰が行われる。
以上、条件付きサブルーチン呼出し命令中の次アドレス
フィールドの下位２ビツトを設定された条件に応じて置
き換える構成を例示したが、この次アドレスフィールド
中の上位ビット群や、中間のビット群など適宜なビット
群を置き換える構成とすることができる。
フィールドの下位２ビツトを設定された条件に応じて置
き換える構成を例示したが、この次アドレスフィールド
中の上位ビット群や、中間のビット群など適宜なビット
群を置き換える構成とすることができる。
また、次アドレスフィールドの一部のピント群を条件に
応じて定まるビット群で置き換える構成を例示したが、
次アドレスフィールド中の一部のビット群を論理演算に
よって変更することにより次アドレスを修飾することも
できる。
応じて定まるビット群で置き換える構成を例示したが、
次アドレスフィールド中の一部のビット群を論理演算に
よって変更することにより次アドレスを修飾することも
できる。
（発明の効果）
以上詳細に説明したように、本発明の条件付きサブルー
チン呼出し方式は、条件付きサブルーチン呼出し命令と
、その実行時にアドレス制御フィールド及び状態信号に
基づき次アドレスフィールドを修飾して呼出し対象のサ
ブルーチンの先頭アドレスとしてアドレスレジスタに設
定すると共にこのサブルーチン呼出し命令の格納アドレ
スを歩進したアドレスをサブルーチンからの戻リアドレ
スとして保存する制御手段とを備える構成であるから、
１命令の実行によって設定条件に応じた複数のサブルー
チンの一つを選択的に呼出すことが可能となり、従来の
方式に比べてマイクロプログラムのステップ数が大幅に
圧縮され、性能が向上するという効果が奏される。
チン呼出し方式は、条件付きサブルーチン呼出し命令と
、その実行時にアドレス制御フィールド及び状態信号に
基づき次アドレスフィールドを修飾して呼出し対象のサ
ブルーチンの先頭アドレスとしてアドレスレジスタに設
定すると共にこのサブルーチン呼出し命令の格納アドレ
スを歩進したアドレスをサブルーチンからの戻リアドレ
スとして保存する制御手段とを備える構成であるから、
１命令の実行によって設定条件に応じた複数のサブルー
チンの一つを選択的に呼出すことが可能となり、従来の
方式に比べてマイクロプログラムのステップ数が大幅に
圧縮され、性能が向上するという効果が奏される。
第１図は本発明の一実施例に係わる条件付きサブルーチ
ン呼出し方式を適用するマイクロプログラム制御装置の
構成を示すブロック、第２図は上記実施例を制御メモリ
上へのマイクロ命令の配置によって説明するための概念
図、第３図は従来の条件付きサブルーチン呼出し方式を
制御メモリ上へのマイクロ命令の配置によって説明する
ための概念図である。 １・・・制御メモリ、２・・・マイクロ命令レジスタ、
３・・・アドレスレジスタ、４．８・・・セレクタ、５
・・・アドレス歩進回路、６・・・戻リアドレスレジス
タ、７・・・デコーダ。
ン呼出し方式を適用するマイクロプログラム制御装置の
構成を示すブロック、第２図は上記実施例を制御メモリ
上へのマイクロ命令の配置によって説明するための概念
図、第３図は従来の条件付きサブルーチン呼出し方式を
制御メモリ上へのマイクロ命令の配置によって説明する
ための概念図である。 １・・・制御メモリ、２・・・マイクロ命令レジスタ、
３・・・アドレスレジスタ、４．８・・・セレクタ、５
・・・アドレス歩進回路、６・・・戻リアドレスレジス
タ、７・・・デコーダ。
Claims (1)
- 【特許請求の範囲】 マイクロプログラムを構成するマイクロ命令群をアドレ
スレジスタの内容に従って制御メモリから一つずつ読出
して実行してゆくマイクロプログラム制御装置において
、 アドレス制御フィールド及び次に実行すべき命令の格納
アドレスを指定する次アドレスフィールドを含むマイク
ロ命令で構成される条件付きサブルーチン呼出し命令と
、 この条件付きサブルーチン呼出し命令の実行時に前記ア
ドレス制御フィールド及び状態信号に基づき前記次アド
レスフィールドを修飾することにより新たな次アドレス
フィールドを作成しこれを呼出し対象のサブルーチンの
先頭アドレスとしてアドレスレジスタに設定すると共に
、この条件付きサブルーチン呼出し命令の格納アドレス
を歩進したアドレスを呼出されたサブルーチンからの戻
リアドレスとして保存する制御手段とを備えたことを特
徴とする条件付きサブルーチン呼出し方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62255705A JPH0731596B2 (ja) | 1987-10-09 | 1987-10-09 | 条件付きサブルーチン呼出し方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62255705A JPH0731596B2 (ja) | 1987-10-09 | 1987-10-09 | 条件付きサブルーチン呼出し方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0198023A true JPH0198023A (ja) | 1989-04-17 |
| JPH0731596B2 JPH0731596B2 (ja) | 1995-04-10 |
Family
ID=17282489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62255705A Expired - Lifetime JPH0731596B2 (ja) | 1987-10-09 | 1987-10-09 | 条件付きサブルーチン呼出し方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731596B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5329164A (en) * | 1991-08-30 | 1994-07-12 | Fuji Jukogyo Kabushiki Kaisha | Safety circuit for a fuel supply system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58213351A (ja) * | 1982-06-07 | 1983-12-12 | Nec Corp | マイクロプログラム制御装置 |
| JPS62111372A (ja) * | 1985-11-11 | 1987-05-22 | Minolta Camera Co Ltd | メモリシ−トの保管システム |
-
1987
- 1987-10-09 JP JP62255705A patent/JPH0731596B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58213351A (ja) * | 1982-06-07 | 1983-12-12 | Nec Corp | マイクロプログラム制御装置 |
| JPS62111372A (ja) * | 1985-11-11 | 1987-05-22 | Minolta Camera Co Ltd | メモリシ−トの保管システム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5329164A (en) * | 1991-08-30 | 1994-07-12 | Fuji Jukogyo Kabushiki Kaisha | Safety circuit for a fuel supply system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0731596B2 (ja) | 1995-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0211152A2 (en) | Program switching with vector registers | |
| US4539635A (en) | Pipelined digital processor arranged for conditional operation | |
| US4550369A (en) | Apparatus and method for processing macroinstructions and microinstructions | |
| EP0164418B1 (en) | Microprogram control system | |
| EP0660229B1 (en) | Method and apparatus for modifying the contents of a register | |
| JPS62118440A (ja) | プログラム転送方式 | |
| JPS6339928B2 (ja) | ||
| KR960016401B1 (ko) | 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로 | |
| US4805133A (en) | Processor memory element and a new computer architecture | |
| JPH05143447A (ja) | デイジタルプロセツサ及びその制御方法 | |
| EP0211487A1 (en) | Conditional operations in computers | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JPH10143376A (ja) | 情報処理装置 | |
| EP0359823A1 (en) | Method and apparatus for controlling the execution of microprogram | |
| JPH0731596B2 (ja) | 条件付きサブルーチン呼出し方式 | |
| JPS6116334A (ja) | デ−タ処理装置 | |
| KR950004227B1 (ko) | 정보처리시스템 | |
| JPS6398035A (ja) | マイクロプログラム制御装置 | |
| JPS59173876A (ja) | ベクトル・デ−タ処理装置 | |
| JPS6024643A (ja) | マイクロプログラム制御方式 | |
| JPS6024642A (ja) | マイクロプログラム制御方式 | |
| JPH0424731B2 (ja) | ||
| JPH0415825A (ja) | マイクロ分岐処理方式 | |
| JPH02110631A (ja) | マイクロプログラム制御方法 | |
| JPH04326126A (ja) | ディジタル計算機のレジスタファイルおよびそれを用いた命令実行方式 |