JPH0883782A - 化合物半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】レジスト残渣や表面の汚れの除去にドライプロ
セスを用いないで清浄な化合物半導体基板表面を得るこ
とができる化合物半導体装置の製造方法を提供すること
にある。 【構成】ガリウム砒素化合物半導体基板１の表面に酸化
処理を行って酸化ガリウムおよび酸化砒素を含む表面酸
化膜２を形成し、表面酸化膜２上に所望のレジストパタ
ーン３を形成する。そして、表面酸化膜２におけるレジ
ストパターン３で覆われていない露出部分をフッ化水素
酸によるウェットエッチングで除去する。このとき、レ
ジスト残渣や表面の汚れが同時に除去され、清浄な化合
物半導体基板表面が露出する。そして、清浄な化合物半
導体基板１の表面にエッチングや電極形成を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、化合物半導体装置の製
造方法であって、詳しくは、エッチングや電極形成等の
加工を行う時に問題となるレジスト残渣や表面の汚れを
除去し、清浄な化合物半導体基板表面を得る方法に関す
るものである。

【０００２】

【従来の技術】化合物半導体装置は高い周波数で動作さ
せるために、微細なリセス形状を必要とするほか、電極
の接触抵抗も低いことが要求される。一方、化合物半導
体装置の製造においては、電気的特性の低下を避けるた
めにドライプロセスを使わないことが望ましい。しか
し、レジスト除去後のドライプロセスを用いずに有機洗
浄のみを用いると、化合物半導体基板表面にレジストが
変質したレジスト残渣や汚れが付着しやすい。このよう
な表面にレジスト残渣や汚れがある化合物半導体基板表
面に、ウェットエッチングで極微細なリセス加工を行う
とエッチング深さやサイドエッチングのばらつきが大き
くなるといった不具合が生じる。又、電極を形成する場
合にも、レジスト残渣や汚れが原因で接触抵抗が大きく
なったり、電極が剥がれるといった不具合が生じる。

【０００３】一方、シリコン半導体装置の製造ではプラ
ズマアッシングやプラズマエッチングといったドライプ
ロセスが用いられてきた。この時のレジスト残渣の除去
方法が、特開平４−８２２２１号公報にて提案されてい
る。この方法は、塩素系ガスプラズマ反応を用いたエッ
チング処理でアルミ合金配線パターンを形成する際に発
生するレジスト残渣を、予め形成しておいた下地の犠牲
膜と同時にフッ素系ガスプラズマ反応で除去するという
ものである。

【０００４】

【発明が解決しようとする課題】しかし、この技術を上
述するような化合物半導体装置の製造におけるリセス加
工や電極形成に適用した場合、プラズマ反応にさらされ
た化合物半導体基板表面がそのまま用いられるため、作
製された化合物半導体装置はショットキ特性等の電気的
特性が低いという問題があった。

【０００５】そこで、この発明の目的は、レジスト残渣
や表面の汚れの除去にドライプロセスを用いないで清浄
な化合物半導体基板表面を得ることができる化合物半導
体装置の製造方法を提供することにある。

【０００６】

【課題を解決するための手段】請求項１に記載の発明
は、少なくともガリウムまたは砒素を含む化合物半導体
基板の表面に酸化処理を行って表面酸化膜を形成する第
１工程と、前記表面酸化膜上に所望のレジストパターン
を形成する第２工程と、前記表面酸化膜におけるレジス
トパターンで覆われていない露出部分をウェットエッチ
ングで除去することによりレジスト残渣や表面の汚れを
同時に除去し、清浄な化合物半導体基板表面を露出させ
る第３工程と、前記清浄な化合物半導体基板表面にエッ
チングや電極形成を行う第４工程とを備えた化合物半導
体装置の製造方法をその要旨とする。

【０００７】請求項２に記載の発明は、請求項１に記載
の化合物半導体装置の製造方法において、第２工程での
レジストパターンとして異なるレジストパターンを用い
て第２工程から第４工程を繰り返し行う化合物半導体装
置の製造方法をその要旨とする。

【０００８】請求項３に記載の発明は、請求項１に記載
の化合物半導体装置の製造方法において、第３工程での
ウェットエッチング液はフッ化水素酸である化合物半導
体装置の製造方法をその要旨とする。

【０００９】

【作用】請求項１に記載の発明によれば、第１工程によ
り少なくともガリウムまたは砒素を含む化合物半導体基
板の表面に酸化処理が行われて表面酸化膜が形成され、
第２工程により表面酸化膜上に所望のレジストパターン
が形成される。そして、第３工程により表面酸化膜にお
けるレジストパターンで覆われていない露出部分をウェ
ットエッチングで除去することによりレジスト残渣や表
面の汚れが同時に除去されて清浄な化合物半導体基板表
面が露出される。つまり、この第３工程において、少な
くともガリウムまたは砒素を含む化合物半導体基板の酸
化膜はエッチング液に溶解されやすく、エッチングによ
る化合物半導体基板の酸化膜の溶解とともにレジスト残
渣や表面の汚れが除去され、清浄な化合物半導体基板表
面が得られる。

【００１０】さらに、第４工程により清浄な化合物半導
体基板表面にエッチングや電極形成が行われる。請求項
２に記載の発明によれば、請求項１に記載の発明の作用
に加え、第２工程でのレジストパターンとして異なるレ
ジストパターンを用いて第２工程から第４工程が繰り返
し行われる。つまり、表面酸化膜を形成後、異なるレジ
ストパターンを用いて表面酸化膜を除去する工程と、エ
ッチングや電極形成する工程が順次繰り返して行われ
る。その結果、前のレジストパターン形成工程で生じた
レジスト残渣や表面の汚れに影響を受けることなく必要
なときに清浄な化合物半導体基板表面が露出される。

【００１１】請求項３に記載の発明によれば、請求項１
に記載の発明の作用に加え、第３工程においてフッ化水
素酸にて表面酸化膜がウェットエッチングされる。

【００１２】

【実施例】

（第１実施例）以下、この発明を具体化した第１実施例
を図面に従って説明する。

【００１３】本実施例は、ガリウム砒素化合物半導体基
板をリセスエッチングするものであり、図１〜図５に製
造工程を示す。又、各工程においてＸＰＳを用いた化合
物半導体基板表面の酸素と炭素のピーク面積をまとめた
結果を図６に示す。

【００１４】まず、図１に示すように、リセスエッチン
グを施そうとするガリウム砒素化合物半導体基板１を用
意する。そして、図２に示すように、ガリウム砒素化合
物半導体基板１の表面に酸化処理を行って酸化ガリウム
および酸化砒素を含んだ表面酸化膜２を形成する。この
表面酸化膜処理は、ガリウム砒素化合物半導体基板１を
８０℃、１８％過酸化水素水２００ミリリットル中に５
分間浸漬して行う。このとき形成された表面酸化膜２を
オージェ電子分光法を用いて分析したところ、表面酸化
膜２の厚さはおよそ３５Åであった。

【００１５】次に、図３に示すように、表面酸化膜２上
にポジレジストを１．４μｍの厚さに塗布し、ブリベー
クを１００℃で１２０秒間行い、マスクを用いて露光し
たのち現像し、所望のレジストパターン３を形成する。
このとき現像された部分、即ち、表面酸化膜２における
レジストパターン３で覆われていない露出部分（レジス
トパターン３の開口部４）には、現像残りであるレジス
ト残渣や表面の汚れ５が生成される。

【００１６】以上に述べたガリウム砒素化合物半導体基
板表面の変化は、図６に示すＸＰＳによる表面分析から
明らかである。即ち、図１の状態から図２に示すよう
に、酸化処理を行うことにより酸素ピーク面積が基板初
期から大きく増加しており、ガリウム砒素化合物半導体
基板表面に酸化膜が形成されたことが示されている。
又、図３に示したように、レジストパターン３を形成す
る工程後に炭素のピーク面積が増加しており、レジスト
残渣や表面の汚れ５が生じたことを示している。

【００１７】続いて、レジストパターン３を形成したガ
リウム砒素化合物半導体基板１を、５％フッ化水素酸中
に５分間浸漬する。その結果、図４に示すように、レジ
ストパターン３の開口部４（表面酸化膜２の露出部）に
おける表面酸化膜２が除去される。この工程後のＸＰＳ
分析結果は、図６に示されるように、酸素ピーク面積も
炭素ピーク面積も共に減少しており、化合物半導体基板
１をフッ化水素酸中へ浸漬することにより、表面酸化膜
２が溶解するとともにレジスト残渣や表面の汚れ５も除
去されたことを示している。

【００１８】このようにして清浄な化合物半導体基板表
面が得られる。この清浄な化合物半導体基板表面に対
し、図５に示すように、リセスエッチングを行い所望の
エッチング形状を得る。このように、清浄な化合物半導
体基板表面を用いてエッチング形状を安定して作製でき
る。

【００１９】このように本実施例では、ガリウム砒素化
合物半導体基板１の表面に酸化処理を行って表面酸化膜
２を形成し（第１工程）、表面酸化膜２上に所望のレジ
ストパターン３を形成し（第２工程）、表面酸化膜２に
おけるレジストパターン３で覆われていない露出部分を
ウェットエッチングで除去することによりレジスト残渣
や表面の汚れ５を同時に除去し、清浄な化合物半導体基
板表面を露出させ（第３工程）、清浄な化合物半導体基
板表面にエッチングを行うようにした（第４工程）。

【００２０】このように、エッチング工程においてドラ
イプロセスを用いずに清浄な化合物半導体基板表面が得
られ、エッチング深さやサイドエッチングのばらつきを
低減でき、安定した化合物半導体装置の製造が可能とな
る。

【００２１】又、フッ化水素酸にて表面酸化膜２をウェ
ットエッチングしたので、表面酸化膜２を確実にウェッ
トエッチングすることができる。尚、上記実施例では、
ガリウム砒素化合物半導体基板を用いた場合について説
明したが、インジウムガリウム砒素，インジウムアルミ
ニウム砒素やアルミニウムガリウム砒素など少なくとも
ガリウムまたは砒素を含む二元系，三元系や四元系化合
物半導体基板に適用が可能である。ただし、ここにいう
化合物半導体基板とは図１に示すような単一の基板に限
らず、表面に電極形成やエッチング等の加工を施してあ
ったり、ガリウム又は砒素を含み組成の異なる複数の膜
が積層されたものも含む。又、上記実施例では、化合物
半導体基板表面の酸化処理には加熱した過酸化水素水中
への浸漬を行ったが、その他、常温の過酸化水素水への
浸漬や、常温及び加熱した水への浸漬、さらに、表面酸
化膜は後に除去されるのでプラズマ酸化法や熱酸化法、
陽極酸化法の利用等種々の方法が考えられる。

【００２２】又、上記実施例では第４工程として清浄な
化合物半導体基板表面にエッチングを行う場合について
説明したが、清浄な化合物半導体基板表面に電極形成を
行う場合に適用してもよい。この際、電極形成工程にお
いてドライプロセスを用いずに清浄な化合物半導体基板
表面が得られ、電極の接触不良を低減でき、安定した化
合物半導体装置の製造が可能となる。 （第２実施例）次に、第２実施例を第１実施例との相違
点を中心に説明する。

【００２３】本実施例では、ガリウム砒素化合物半導体
基板表面にオーミック電極を形成する工程とリセスエッ
チングを行う（およびショットキ電極を形成する）工程
を含む場合について、図７〜図１４を用いて説明する。

【００２４】まず、図７に示すように、第１実施例と同
じ表面酸化処理条件を用いてガリウム砒素化合物半導体
基板１の表面に酸化ガリウムおよび酸化砒素を含んだ表
面酸化膜２を形成する。

【００２５】次に、図８に示すように、第１実施例と同
様にオーミック電極のためのレジストパターン３を形成
する。このとき、レジストパターン３の開口部４には、
現像残りであるレジスト残渣や表面の汚れ５ａが生成さ
れる。そして、図９に示すように、化合物半導体基板１
をフッ化水素酸に浸漬してレジストパターン３の開口部
４における表面酸化膜２を除去する。このとき、現像残
りであるレジスト残渣や表面の汚れ５ａも同時に除去さ
れ、清浄なガリウム砒素化合物半導体基板表面が露出す
る。続いて、図１０に示すように、ガリウム砒素化合物
半導体基板１の表面に、金−ゲルマニウム／ニッケル／
金を蒸着し、リフトオフを行った後、合金化処理してオ
ーミック電極６を形成する。

【００２６】さらに、図１１に示すように、リセスエッ
チングのためのレジストパターン７を第１実施例と同様
に形成する。このとき、レジストパターン７の開口部８
には、現像残りであるレジスト残渣や表面の汚れ５ｂが
生成される。そして、図１２に示すように、化合物半導
体基板１をフッ化水素酸に浸漬してレジストパターン７
の開口部８での表面酸化膜２を除去する。このとき、現
像残りであるレジスト残渣や表面の汚れ５ｂも同時に除
去され、清浄なガリウム砒素化合物半導体基板表面が露
出する。

【００２７】引き続き、図１３に示すように、化合物半
導体基板１の表面にエッチング処理を行い、リセス形状
を得たのち、図１４に示すように、チタン／白金／金を
蒸着してリフトオフでショットキ電極９を形成する。

【００２８】このように本実施例では、レジストパター
ンとして異なるレジストパターン３，７を用いて第２工
程から第４工程を繰り返し行うようにした。つまり、全
工程に先んじて表面酸化膜２を形成し、異なるレジスト
パターンを形成する工程と、表面酸化膜２を除去する工
程と、エッチングまたは電極を形成する工程とを順次繰
り返して行った。よって、前のレジストパターン形成工
程で生じたレジスト残渣や表面汚れに影響を受けること
なく必要なときに常に清浄な化合物半導体基板表面を得
ることができる。このように、最初に表面酸化膜２を形
成しておくだけで、必要なときに必要な位置に酸処理を
施すだけで清浄な化合物半導体基板表面を得ることがで
きる。

【００２９】尚、この発明は上記各実施例に限定される
ものではなく、例えば、表面酸化膜２の除去のためのエ
ッチング液としてフッ化水素酸の代わりに希硫酸や酢
酸，クエン酸，アンモニアを用いてもよい。

【００３０】

【発明の効果】以上詳述したように請求項１に記載の発
明によれば、レジスト残渣や表面の汚れの除去にドライ
プロセスを用いないで清浄な化合物半導体基板表面を得
ることができる優れた効果を発揮する。

【００３１】請求項２に記載の発明によれば、請求項１
に記載の発明の効果に加え、前のレジストパターン形成
工程で生じたレジスト残渣や表面の汚れに影響を受ける
ことなく必要なときに清浄な化合物半導体基板表面を露
出することができる。

【００３２】請求項３に記載の発明によれば、請求項１
に記載の発明の効果に加え、表面酸化膜を確実にウェッ
トエッチングすることができる。

【図面の簡単な説明】

【図１】第１実施例の化合物半導体装置の製造工程を示
す断面図である。

【図２】第１実施例の化合物半導体装置の製造工程を示
す断面図である。

【図３】第１実施例の化合物半導体装置の製造工程を示
す断面図である。

【図４】第１実施例の化合物半導体装置の製造工程を示
す断面図である。

【図５】第１実施例の化合物半導体装置の製造工程を示
す断面図である。

【図６】第１実施例における各工程ごとにＸＰＳで表面
分析を行い、酸素と炭素のピーク面積についてまとめた
結果を示す図である。

【図７】第２実施例の化合物半導体装置の製造工程を示
す断面図である。

【図８】第２実施例の化合物半導体装置の製造工程を示
す断面図である。

【図９】第２実施例の化合物半導体装置の製造工程を示
す断面図である。

【図１０】第２実施例の化合物半導体装置の製造工程を
示す断面図である。

【図１１】第２実施例の化合物半導体装置の製造工程を
示す断面図である。

【図１２】第２実施例の化合物半導体装置の製造工程を
示す断面図である。

【図１３】第２実施例の化合物半導体装置の製造工程を
示す断面図である。

【図１４】第２実施例の化合物半導体装置の製造工程を
示す断面図である。

【符号の説明】 １…ガリウム砒素化合物半導体基板、２…表面酸化膜、
３…レジストパターン、４…開口部、５…レジスト残渣
や表面の汚れ、６…オーミック電極、７…レジストパタ
ーン、８…開口部、９…ショットキ電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 水谷 道代 愛知県刈谷市昭和町１丁目１番地 日本電 装 株式会社内 (72)発明者 外山 哲男 愛知県刈谷市昭和町１丁目１番地 日本電 装 株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 少なくともガリウムまたは砒素を含む化
   合物半導体基板の表面に酸化処理を行って表面酸化膜を
   形成する第１工程と、 前記表面酸化膜上に所望のレジストパターンを形成する
   第２工程と、 前記表面酸化膜におけるレジストパターンで覆われてい
   ない露出部分をウェットエッチングで除去することによ
   りレジスト残渣や表面の汚れを同時に除去し、清浄な化
   合物半導体基板表面を露出させる第３工程と、 前記清浄な化合物半導体基板表面にエッチングや電極形
   成を行う第４工程とを備えたことを特徴とする化合物半
   導体装置の製造方法。
2. 【請求項２】 請求項１に記載の化合物半導体装置の製
   造方法において、第２工程でのレジストパターンとして
   異なるレジストパターンを用いて第２工程から第４工程
   を繰り返し行う化合物半導体装置の製造方法。
3. 【請求項３】 請求項１に記載の化合物半導体装置の製
   造方法において、第３工程でのウェットエッチング液は
   フッ化水素酸である化合物半導体装置の製造方法。