JPH0883795A - 素子分離領域の形成方法 - Google Patents
素子分離領域の形成方法Info
- Publication number
- JPH0883795A JPH0883795A JP7141732A JP14173295A JPH0883795A JP H0883795 A JPH0883795 A JP H0883795A JP 7141732 A JP7141732 A JP 7141732A JP 14173295 A JP14173295 A JP 14173295A JP H0883795 A JPH0883795 A JP H0883795A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- forming
- isolation region
- element isolation
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 バッファードLOCOS法による素子分離領
域の形成で、用いるシリコン層にボイドが発生すること
なく、形成した素子分離領域の境界に凸凹が生じないよ
うにすることを目的とする。また、これらのことによっ
て、従来のポリバッファードLOCOS法に比較して、
形成工程があまり長くならないようすることを目的とす
る。 【構成】 CVD法を用いて窒素ドープアモルファスシ
リコンを堆積することで、厚さ約50nmのシリコン層
31を薄い酸化膜21上に形成する。そして、このシリ
コン層31を、窒化シリコンマスク4aをマスクとした
選択酸化によるフィールド酸化膜形成のときのバッファ
層とする。
域の形成で、用いるシリコン層にボイドが発生すること
なく、形成した素子分離領域の境界に凸凹が生じないよ
うにすることを目的とする。また、これらのことによっ
て、従来のポリバッファードLOCOS法に比較して、
形成工程があまり長くならないようすることを目的とす
る。 【構成】 CVD法を用いて窒素ドープアモルファスシ
リコンを堆積することで、厚さ約50nmのシリコン層
31を薄い酸化膜21上に形成する。そして、このシリ
コン層31を、窒化シリコンマスク4aをマスクとした
選択酸化によるフィールド酸化膜形成のときのバッファ
層とする。
Description
【0001】
【産業上の利用分野】この発明は、半導体装置における
素子分離領域の形成方法に関する。
素子分離領域の形成方法に関する。
【0002】
【従来の技術】シリコン半導体集積回路において、素子
となるべき活性区域は、膜厚の比較的厚いフィールド酸
化膜によって覆われた素子分離領域によって囲われ、他
の活性区域と分離されている。このフィールド酸化膜を
形成する方法として、ポリバッファードLOCOS法が
ある。図11〜13は、このポリバッファードLOCO
S法を説明するための工程断面図および平面図である。
まず、図11(a)に示すように、シリコン基板1表面
に薄い酸化膜21を形成し、次いで、図11(b)に示
すように、薄い酸化膜21上にノンドープのポリシリコ
ンからなるシリコン層31bを形成する。
となるべき活性区域は、膜厚の比較的厚いフィールド酸
化膜によって覆われた素子分離領域によって囲われ、他
の活性区域と分離されている。このフィールド酸化膜を
形成する方法として、ポリバッファードLOCOS法が
ある。図11〜13は、このポリバッファードLOCO
S法を説明するための工程断面図および平面図である。
まず、図11(a)に示すように、シリコン基板1表面
に薄い酸化膜21を形成し、次いで、図11(b)に示
すように、薄い酸化膜21上にノンドープのポリシリコ
ンからなるシリコン層31bを形成する。
【0003】そして、図11(c)に示すように、シリ
コン層31b上に窒化シリコン層4を形成する。次い
で、図11(d)に示すように、リソグラフィー技術を
用いてレジストパタン5を形成する。そして、図11
(e)に示すように、このレジストパタン5をエッチン
グマスクとし、エッチング技術を用いて、窒化シリコン
層4を選択的に除去して窒化シリコンマスク4aを形成
する。
コン層31b上に窒化シリコン層4を形成する。次い
で、図11(d)に示すように、リソグラフィー技術を
用いてレジストパタン5を形成する。そして、図11
(e)に示すように、このレジストパタン5をエッチン
グマスクとし、エッチング技術を用いて、窒化シリコン
層4を選択的に除去して窒化シリコンマスク4aを形成
する。
【0004】次いで、図11(f)に示すように、レジ
ストパタン5を除去し、図12(g)に示すように、窒
化シリコンマスク4aをマスクとした熱酸化により、バ
ッファ層としてのシリコン層31bとシリコン基板1を
選択的に酸化し、厚い酸化膜22cを形成する。ここ
で、シリコン層31bの存在によりシリコン基板1に加
わる応力が緩和される。また、フィールド酸化膜を形成
する際にシリコン基板1の酸化量を少なくすることによ
っても基板に発生する応力は小さくなる。そして、窒化
シリコンマスク4aを除去すれば、図12(h)に示す
ように、厚い酸化膜22cに覆われた素子分離領域が形
成される。なお、図12(i)および図13に関して
は、後述する。
ストパタン5を除去し、図12(g)に示すように、窒
化シリコンマスク4aをマスクとした熱酸化により、バ
ッファ層としてのシリコン層31bとシリコン基板1を
選択的に酸化し、厚い酸化膜22cを形成する。ここ
で、シリコン層31bの存在によりシリコン基板1に加
わる応力が緩和される。また、フィールド酸化膜を形成
する際にシリコン基板1の酸化量を少なくすることによ
っても基板に発生する応力は小さくなる。そして、窒化
シリコンマスク4aを除去すれば、図12(h)に示す
ように、厚い酸化膜22cに覆われた素子分離領域が形
成される。なお、図12(i)および図13に関して
は、後述する。
【0005】また、上述のポリバッファードLOCOS
法では、選択的に酸化される領域のシリコン層31bを
エッチングすることなくそのまま酸化したが、これに限
るものではなく、以下に示すようにする場合もある。図
14〜16は、ポリバッファードLOCOS法の他の例
によってフィールド酸化膜を形成する工程を説明するた
めの断面図と平面図である。
法では、選択的に酸化される領域のシリコン層31bを
エッチングすることなくそのまま酸化したが、これに限
るものではなく、以下に示すようにする場合もある。図
14〜16は、ポリバッファードLOCOS法の他の例
によってフィールド酸化膜を形成する工程を説明するた
めの断面図と平面図である。
【0006】まず、図14(a)に示すように、シリコ
ン基板1表面に薄い酸化膜21を形成し、次いで、図1
4(b)に示すように、薄い酸化膜21上にノンドープ
のポリシリコンからなるシリコン層31cを形成する。
このように、後述するように形成する窒化シリコンマス
ク4aと薄い酸化膜21との間にノンドープのポリシリ
コン膜を挿入することで、選択酸化の際にシリコン基板
1に加わる応力を緩和できる。
ン基板1表面に薄い酸化膜21を形成し、次いで、図1
4(b)に示すように、薄い酸化膜21上にノンドープ
のポリシリコンからなるシリコン層31cを形成する。
このように、後述するように形成する窒化シリコンマス
ク4aと薄い酸化膜21との間にノンドープのポリシリ
コン膜を挿入することで、選択酸化の際にシリコン基板
1に加わる応力を緩和できる。
【0007】そして、図14(c)に示すように、シリ
コン層31c上に窒化シリコン層4を形成する。次い
で、図14(d)に示すように、リソグラフィー技術を
用いてレジストパタン5を形成する。そして、図14
(e),(f)に示すように、このレジストパタン5を
エッチングマスクとし、エッチング技術により、窒化シ
リコン層4,つづいて,シリコン層31cのレジストパ
タン5の下以外の部分を除去する。
コン層31c上に窒化シリコン層4を形成する。次い
で、図14(d)に示すように、リソグラフィー技術を
用いてレジストパタン5を形成する。そして、図14
(e),(f)に示すように、このレジストパタン5を
エッチングマスクとし、エッチング技術により、窒化シ
リコン層4,つづいて,シリコン層31cのレジストパ
タン5の下以外の部分を除去する。
【0008】次いで、図14(g)に示すように、レジ
ストパタン5を除去した後、薄い酸化膜21を選択的に
除去する。続いて、図15(h)に示すように、窒化シ
リコンマスク4aをマスクとした熱酸化により、シリコ
ン基板1上に選択的に厚い酸化膜22cを形成する。こ
こで、シリコン層31cの存在により、シリコン基板1
に加わる応力が緩和される。そして、窒化シリコンマス
ク4aと、窒化シリコンマスク4aの下に酸化されずに
残ったシリコン層31cとを除去すれば、図15(i)
に示すように、厚い酸化膜22cに覆われた素子分離領
域が形成される。なお、図15(j)および図16に関
しては後述する。
ストパタン5を除去した後、薄い酸化膜21を選択的に
除去する。続いて、図15(h)に示すように、窒化シ
リコンマスク4aをマスクとした熱酸化により、シリコ
ン基板1上に選択的に厚い酸化膜22cを形成する。こ
こで、シリコン層31cの存在により、シリコン基板1
に加わる応力が緩和される。そして、窒化シリコンマス
ク4aと、窒化シリコンマスク4aの下に酸化されずに
残ったシリコン層31cとを除去すれば、図15(i)
に示すように、厚い酸化膜22cに覆われた素子分離領
域が形成される。なお、図15(j)および図16に関
しては後述する。
【0009】
【発明が解決しようとする課題】従来は以上のように構
成されていたので、以下に示すような問題点があった。
上述した従来のポリバッファードLOCOS法では、図
11(f)および図12(g)からわかるように、厚い
窒化シリコンマスク4aと薄い酸化膜21との間に、ノ
ンドープのポリシリコンからなるシリコン層31bを挿
入している。このため、シリコン層31bとシリコン基
板1を、窒化シリコンマスク4aを用いて選択的に酸化
すると、図12(h)に示すように、バーズビークと呼
ばれる酸化領域が、シリコン基板1とシリコン層31b
との間,および,シリコン層31bと窒化シリコンマス
ク4aとの間の2箇所に形成される。
成されていたので、以下に示すような問題点があった。
上述した従来のポリバッファードLOCOS法では、図
11(f)および図12(g)からわかるように、厚い
窒化シリコンマスク4aと薄い酸化膜21との間に、ノ
ンドープのポリシリコンからなるシリコン層31bを挿
入している。このため、シリコン層31bとシリコン基
板1を、窒化シリコンマスク4aを用いて選択的に酸化
すると、図12(h)に示すように、バーズビークと呼
ばれる酸化領域が、シリコン基板1とシリコン層31b
との間,および,シリコン層31bと窒化シリコンマス
ク4aとの間の2箇所に形成される。
【0010】この結果、選択酸化直後の素子分離領域の
境界のフィールド酸化膜における断面は、オーバーハン
グ構造になり、この後のゲート電極形成等の工程で、段
部分での断線、あるいはエッチング残りの発生等の不具
合が生じる。さらに、このポリバッファードLOCOS
法では、シリコン基板1の選択酸化の後で、図12に示
されるように、このシリコン層31bの応力の集中する
部位に、ボイド(穴)9が生じる場合がある。このボイ
ド9が生じると、選択酸化後のシリコン層31bを除去
する際に、ボイド9の底に露出している薄い酸化膜21
がエッチングされてしまう。
境界のフィールド酸化膜における断面は、オーバーハン
グ構造になり、この後のゲート電極形成等の工程で、段
部分での断線、あるいはエッチング残りの発生等の不具
合が生じる。さらに、このポリバッファードLOCOS
法では、シリコン基板1の選択酸化の後で、図12に示
されるように、このシリコン層31bの応力の集中する
部位に、ボイド(穴)9が生じる場合がある。このボイ
ド9が生じると、選択酸化後のシリコン層31bを除去
する際に、ボイド9の底に露出している薄い酸化膜21
がエッチングされてしまう。
【0011】そして、図13に示すように、この薄い酸
化膜21がエッチングされてしまうと、形成された穴9
を介して露出したシリコン基板1自体がエッチングされ
る場合がある。このような状態になると、以下に示すよ
うな問題が発生する。引き続く工程の後、エッチングさ
れた部分を含む領域に拡散層が形成されると、エッチン
グされた部分が接合リークを引き起こす原因となる可能
性がある。また、もしこの上にMOSゲート電極が形成
されると、正常なチャネルを形成できないばかりでな
く、ゲート酸化膜欠陥の原因となる。
化膜21がエッチングされてしまうと、形成された穴9
を介して露出したシリコン基板1自体がエッチングされ
る場合がある。このような状態になると、以下に示すよ
うな問題が発生する。引き続く工程の後、エッチングさ
れた部分を含む領域に拡散層が形成されると、エッチン
グされた部分が接合リークを引き起こす原因となる可能
性がある。また、もしこの上にMOSゲート電極が形成
されると、正常なチャネルを形成できないばかりでな
く、ゲート酸化膜欠陥の原因となる。
【0012】この穴9の発生を防ぐために、薄い酸化膜
21を厚くすることも考えられる。しかし、薄い酸化膜
21を厚くすると、本来縮小したかったバーズビーク領
域が拡大し、ポリバッファードLOCOS法を採用した
効果が減ってしまう。さらに、このポリバッファードL
OCOS法では、以上の問題のほかに、活性区域と厚い
酸化膜22cによるフィールド酸化膜区域の境界(バー
ズビーク端)が、凸凹になるという問題があった。
21を厚くすることも考えられる。しかし、薄い酸化膜
21を厚くすると、本来縮小したかったバーズビーク領
域が拡大し、ポリバッファードLOCOS法を採用した
効果が減ってしまう。さらに、このポリバッファードL
OCOS法では、以上の問題のほかに、活性区域と厚い
酸化膜22cによるフィールド酸化膜区域の境界(バー
ズビーク端)が、凸凹になるという問題があった。
【0013】このポリバッファードLOCOS法では、
露出しているシリコン層31bを選択的に酸化する際
に、酸化速度がポリシリコンからなるシリコン層31b
の結晶粒の面方位に依存するため、酸化マスクの端から
の横方向酸化が一様には進まない。このため、図12
(i)および図13(k)に示すように、活性区域と厚
い酸化膜22cによるフィールド酸化膜区域の境界が凸
凹になる。そして、このことは、微細な活性区域を確定
することを困難にする。また、この境界の凸凹のため
に、活性区域に作られるゲート酸化膜の耐圧に、バラツ
キがでる可能性がある。さらに、0.25μm以下の微
細なMOSFETのゲート電極を形成する際には、この
不規則な凸凹がリソグラフィーによるパタン形成に悪影
響を及ぼすなど、種々の問題点を含んでいる。
露出しているシリコン層31bを選択的に酸化する際
に、酸化速度がポリシリコンからなるシリコン層31b
の結晶粒の面方位に依存するため、酸化マスクの端から
の横方向酸化が一様には進まない。このため、図12
(i)および図13(k)に示すように、活性区域と厚
い酸化膜22cによるフィールド酸化膜区域の境界が凸
凹になる。そして、このことは、微細な活性区域を確定
することを困難にする。また、この境界の凸凹のため
に、活性区域に作られるゲート酸化膜の耐圧に、バラツ
キがでる可能性がある。さらに、0.25μm以下の微
細なMOSFETのゲート電極を形成する際には、この
不規則な凸凹がリソグラフィーによるパタン形成に悪影
響を及ぼすなど、種々の問題点を含んでいる。
【0014】一方、前述したポリバッファードLOCO
S法の他の例においても、上述と同様に以下に示すよう
な問題点がある。その1つが、シリコン基板1の選択酸
化の後で、図15に示すように、シリコン層31cの応
力の集中する部位にボイド(穴)9が生じることであ
る。ボイド9が生じると、図13にも示したように、選
択酸化後のシリコン層31c除去の際に、ボイド9の底
に露出している薄い酸化膜21がエッチングされてしま
う。そして、図16(k)および図16(l)に示すよ
うに、シリコン基板1が露出してシリコン基板1自体が
エッチングされ、ここに穴9aが形成されてしまう。
S法の他の例においても、上述と同様に以下に示すよう
な問題点がある。その1つが、シリコン基板1の選択酸
化の後で、図15に示すように、シリコン層31cの応
力の集中する部位にボイド(穴)9が生じることであ
る。ボイド9が生じると、図13にも示したように、選
択酸化後のシリコン層31c除去の際に、ボイド9の底
に露出している薄い酸化膜21がエッチングされてしま
う。そして、図16(k)および図16(l)に示すよ
うに、シリコン基板1が露出してシリコン基板1自体が
エッチングされ、ここに穴9aが形成されてしまう。
【0015】このことを防ぐために、前述したように、
パッド酸化膜としての薄い酸化膜21を厚くする方法も
ある。しかし、このようにすれば、本来縮小したかった
バーズビーク領域が拡大し、ポリバッファードLOCO
S法を採用した効果が減ってしまう。また、上述の図1
2(i)および図13(k)にも示したように、この場
合においても、図15(j)および図16(l)に示す
ように、活性区域と厚い酸化膜22cによるフィールド
酸化膜区域の境界(バーズビーク端)が凸凹になる。そ
して、前述と同様に、微細な活性区域を確定することを
困難にする。
パッド酸化膜としての薄い酸化膜21を厚くする方法も
ある。しかし、このようにすれば、本来縮小したかった
バーズビーク領域が拡大し、ポリバッファードLOCO
S法を採用した効果が減ってしまう。また、上述の図1
2(i)および図13(k)にも示したように、この場
合においても、図15(j)および図16(l)に示す
ように、活性区域と厚い酸化膜22cによるフィールド
酸化膜区域の境界(バーズビーク端)が凸凹になる。そ
して、前述と同様に、微細な活性区域を確定することを
困難にする。
【0016】この発明は、以上のような問題点を解消す
るためになされたものであり、バッファードLOCOS
法による素子分離領域の形成で、用いるシリコン層にボ
イドが発生することなく、形成した素子分離領域の境界
に凸凹が生じないようにすることを目的とする。また、
これらのことによって、従来のポリバッファードLOC
OS法に比較して、形成工程があまり長くならないよう
にすることを目的とする。
るためになされたものであり、バッファードLOCOS
法による素子分離領域の形成で、用いるシリコン層にボ
イドが発生することなく、形成した素子分離領域の境界
に凸凹が生じないようにすることを目的とする。また、
これらのことによって、従来のポリバッファードLOC
OS法に比較して、形成工程があまり長くならないよう
にすることを目的とする。
【0017】
【課題を解決するための手段】この発明の素子分離領域
の形成方法は、まず、半導体基板上に薄い酸化膜を形成
し、次いで、その薄い酸化膜上にシリコンの結晶化を阻
止する不純物を添加したシリコンからなるシリコン層を
形成する。次に、そのシリコン層上に耐酸化性を有する
耐酸化膜を形成した後、耐酸化膜の一部を選択的に除去
して耐酸化膜よりなる酸化マスクを形成する。そして、
この酸化マスクをマスクとしてシリコン層と半導体基板
を酸化して素子分離領域を形成するようにしたことを特
徴とする。また、シリコン層の酸化マスクの下以外の領
域の少なくとも一部を除去した後、酸化マスクをマスク
として素子分離領域を形成することを特徴とする。
の形成方法は、まず、半導体基板上に薄い酸化膜を形成
し、次いで、その薄い酸化膜上にシリコンの結晶化を阻
止する不純物を添加したシリコンからなるシリコン層を
形成する。次に、そのシリコン層上に耐酸化性を有する
耐酸化膜を形成した後、耐酸化膜の一部を選択的に除去
して耐酸化膜よりなる酸化マスクを形成する。そして、
この酸化マスクをマスクとしてシリコン層と半導体基板
を酸化して素子分離領域を形成するようにしたことを特
徴とする。また、シリコン層の酸化マスクの下以外の領
域の少なくとも一部を除去した後、酸化マスクをマスク
として素子分離領域を形成することを特徴とする。
【0018】また、添加する不純物をシリコン層の膜厚
方向に変化させて添加することを特徴とする。また、シ
リコン層を、第1のシリコン膜とこの上に形成した第2
のシリコン膜とを少なくとも有する多層構造とし、この
第1と第2のシリコン膜の不純物の添加状態が異なるよ
うに形成することを特徴とする。また、その第2のシリ
コン膜より第1のシリコン膜の方が酸化速度が速い特性
を持った材料によって構成されていることを特徴とす
る。また、シリコン層には、シリコンの結晶化を阻止
し、かつ、シリコンの酸化速度を低下させる不純物が添
加されていることを特徴とする。そして、シリコン層に
は、シリコンの結晶化を阻止してシリコンの酸化速度を
低下させる不純物と、シリコンの結晶化を阻止してシリ
コンの酸化速度を増加させる不純物とが組み合わさって
添加されていることを特徴とする。
方向に変化させて添加することを特徴とする。また、シ
リコン層を、第1のシリコン膜とこの上に形成した第2
のシリコン膜とを少なくとも有する多層構造とし、この
第1と第2のシリコン膜の不純物の添加状態が異なるよ
うに形成することを特徴とする。また、その第2のシリ
コン膜より第1のシリコン膜の方が酸化速度が速い特性
を持った材料によって構成されていることを特徴とす
る。また、シリコン層には、シリコンの結晶化を阻止
し、かつ、シリコンの酸化速度を低下させる不純物が添
加されていることを特徴とする。そして、シリコン層に
は、シリコンの結晶化を阻止してシリコンの酸化速度を
低下させる不純物と、シリコンの結晶化を阻止してシリ
コンの酸化速度を増加させる不純物とが組み合わさって
添加されていることを特徴とする。
【0019】
【作用】シリコン層は、これを構成するシリコン原子の
動きが抑えられ、再配列しにくい状態となる。また、シ
リコン層に添加する不純物の濃度と種類により、シリコ
ン層の酸化の速度が異なる。
動きが抑えられ、再配列しにくい状態となる。また、シ
リコン層に添加する不純物の濃度と種類により、シリコ
ン層の酸化の速度が異なる。
【0020】
【実施例】以下、この発明の1実施例を説明する前に、
この発明の概要について説明する。この発明は、フィー
ルド酸化膜形成のための選択酸化に用いる酸化マスクの
下に形成するシリコン層として、窒素,酸素,炭素の不
純物をドーピングした微結晶ポリシリコン、あるいはそ
れら不純物をドーピングしたアモルファスシリコンを用
いるようにしたものである。また、これら不純物をドー
ピングした層を組み合わせたり、これらとノンドープの
アモルファスシリコンを組み合わせた多層構造とするよ
うにしたものである。
この発明の概要について説明する。この発明は、フィー
ルド酸化膜形成のための選択酸化に用いる酸化マスクの
下に形成するシリコン層として、窒素,酸素,炭素の不
純物をドーピングした微結晶ポリシリコン、あるいはそ
れら不純物をドーピングしたアモルファスシリコンを用
いるようにしたものである。また、これら不純物をドー
ピングした層を組み合わせたり、これらとノンドープの
アモルファスシリコンを組み合わせた多層構造とするよ
うにしたものである。
【0021】これら不純物をドーピングした微結晶ポリ
シリコンは、熱処理を施しても結晶粒の成長が著しく遅
くなる。また、これら不純物をドーピングしたアモルフ
ァスシリコンは、熱処理をしても通常の多結晶になり難
いため、微結晶化するという性質を有するようになる。
従って、熱酸化などの、応力が加わっている高温熱処理
下でも、シリコン膜を構成するシリコン原子が動きにく
い状態となっており、ボイドの発生が抑制できることに
なる。そして、結晶粒が小さく均一なので、酸化も均一
に進行することになり、境界部が凸凹になることもな
い。
シリコンは、熱処理を施しても結晶粒の成長が著しく遅
くなる。また、これら不純物をドーピングしたアモルフ
ァスシリコンは、熱処理をしても通常の多結晶になり難
いため、微結晶化するという性質を有するようになる。
従って、熱酸化などの、応力が加わっている高温熱処理
下でも、シリコン膜を構成するシリコン原子が動きにく
い状態となっており、ボイドの発生が抑制できることに
なる。そして、結晶粒が小さく均一なので、酸化も均一
に進行することになり、境界部が凸凹になることもな
い。
【0022】さらに、不純物として窒素あるいは炭素を
用いた場合、均一に酸化されるという特徴の他に、酸化
速度が遅くなるという特徴も生じる。このため、従来方
法で問題となったボイドの発生を抑制でき、フィールド
酸化膜の境界部分の凹凸状態を解消できるとともに、バ
ーズビーク領域も低減することができる。一方、シリコ
ン層として、上述したように異なる不純物をドーピング
した多層構造としたり、またドーピングする不純物濃度
を膜厚方向に変化させることにより、フィールド酸化膜
の断面形状を緩やかにしたりするなどの制御ができる。
用いた場合、均一に酸化されるという特徴の他に、酸化
速度が遅くなるという特徴も生じる。このため、従来方
法で問題となったボイドの発生を抑制でき、フィールド
酸化膜の境界部分の凹凸状態を解消できるとともに、バ
ーズビーク領域も低減することができる。一方、シリコ
ン層として、上述したように異なる不純物をドーピング
した多層構造としたり、またドーピングする不純物濃度
を膜厚方向に変化させることにより、フィールド酸化膜
の断面形状を緩やかにしたりするなどの制御ができる。
【0023】以下この発明の1実施例を図を参照して説
明する。 実施例1.図1,2は、この発明による1実施例を説明
するための工程を示す断面図である。なお、図2(j)
は、平面図である。
明する。 実施例1.図1,2は、この発明による1実施例を説明
するための工程を示す断面図である。なお、図2(j)
は、平面図である。
【0024】以下、この図1,2に従って、この実施例
を説明する。まず、図1(a)に示すように、ドライ酸
化雰囲気中で900℃の熱処理を施すことによって、シ
リコン基板1上に厚さ6〜12nmの薄い酸化膜21を
形成する。この、薄い酸化膜21は、後述する工程にお
ける、シリコン基板1の応力緩和と、上層シリコン層除
去の際のエッチストッパとするために形成する。
を説明する。まず、図1(a)に示すように、ドライ酸
化雰囲気中で900℃の熱処理を施すことによって、シ
リコン基板1上に厚さ6〜12nmの薄い酸化膜21を
形成する。この、薄い酸化膜21は、後述する工程にお
ける、シリコン基板1の応力緩和と、上層シリコン層除
去の際のエッチストッパとするために形成する。
【0025】続いて、図1(b)に示すように、CVD
法を用いて窒素ドープアモルファスシリコンを堆積し
て、厚さ約50nmのシリコン層31を薄い酸化膜21
上に形成する。このCVD法による堆積では、堆積温度
を500℃とし、原料ガスとしてSiH4 またはSi2
H6に加えてアンモニアガスを用い、アモルファスシリ
コンの堆積と同時に窒素のドーピングも行う。この不純
物としての窒素は、シリコンの結晶化を阻止し、加えて
酸化速度を低下させる機能を有している。
法を用いて窒素ドープアモルファスシリコンを堆積し
て、厚さ約50nmのシリコン層31を薄い酸化膜21
上に形成する。このCVD法による堆積では、堆積温度
を500℃とし、原料ガスとしてSiH4 またはSi2
H6に加えてアンモニアガスを用い、アモルファスシリ
コンの堆積と同時に窒素のドーピングも行う。この不純
物としての窒素は、シリコンの結晶化を阻止し、加えて
酸化速度を低下させる機能を有している。
【0026】なお、ここでシリコン層31にドープする
不純物として、窒素を用いるようにしたが、炭素,酸素
などの不純物でもよい。また、本実施例および後述する
実施例において、シリコン層の堆積法および不純物のド
ーピング法としてCVD法を例として説明するが、シリ
コン層の堆積法はCVD法に限定するものではない。例
えば、スパッタ法によってシリコン層の堆積と不純物の
ドーピングを同時に行うようにしても良い。
不純物として、窒素を用いるようにしたが、炭素,酸素
などの不純物でもよい。また、本実施例および後述する
実施例において、シリコン層の堆積法および不純物のド
ーピング法としてCVD法を例として説明するが、シリ
コン層の堆積法はCVD法に限定するものではない。例
えば、スパッタ法によってシリコン層の堆積と不純物の
ドーピングを同時に行うようにしても良い。
【0027】このシリコン層31にドーピングされる窒
素,炭素,酸素などの不純物は、1×1021cm-3から
3×1022cm-3の範囲の濃度であればよい。これらの
不純物のドーピング量は、1×1021cm-3より少ない
と、結晶粒の成長を抑制する作用があまり発揮されなく
なる。また、これらの不純物のドーピング量が3×10
22cm-3を越えていくと、不純物がドーピングされてい
る状態ではなく、化合物が形成された状態となってしま
う。たとえば、窒素をドーピングした場合、ドーピング
量がこのように多いとシリコンが窒化膜となってしま
う。
素,炭素,酸素などの不純物は、1×1021cm-3から
3×1022cm-3の範囲の濃度であればよい。これらの
不純物のドーピング量は、1×1021cm-3より少ない
と、結晶粒の成長を抑制する作用があまり発揮されなく
なる。また、これらの不純物のドーピング量が3×10
22cm-3を越えていくと、不純物がドーピングされてい
る状態ではなく、化合物が形成された状態となってしま
う。たとえば、窒素をドーピングした場合、ドーピング
量がこのように多いとシリコンが窒化膜となってしま
う。
【0028】シリコン層は、フィールド酸化膜を形成す
る段階で、基板の応力を緩和する機能を有するけれど
も、このように窒化膜となってしまっては、全く酸化さ
れなくなり、また窒化膜は非常に堅いので、基板に発生
した応力を緩和できなくなる。これは炭素についても同
様である。また、酸素をドーピングした場合、あまりド
ーピング量が多いと、酸化膜となってしまい、必要でな
い部分にシリコン酸化膜が形成されることになる。
る段階で、基板の応力を緩和する機能を有するけれど
も、このように窒化膜となってしまっては、全く酸化さ
れなくなり、また窒化膜は非常に堅いので、基板に発生
した応力を緩和できなくなる。これは炭素についても同
様である。また、酸素をドーピングした場合、あまりド
ーピング量が多いと、酸化膜となってしまい、必要でな
い部分にシリコン酸化膜が形成されることになる。
【0029】続いて、図1(c)に示すように、フィー
ルド酸化(選択酸化)のマスクとなる厚さ約200nm
の窒化シリコン(Si3N4)層4を形成する。次いで、
窒化シリコン層4上にフォトレジスト層を形成して図1
(d)に示すようにパターニングし、これによりレジス
トパタン5を形成する。なお、フォトレジストの替わり
にX線に感光するレジストや電子線レジストを用い、X
線や電子線によるリソグラフィー技術によって、レジス
トパタン5を形成するようにしても良い。
ルド酸化(選択酸化)のマスクとなる厚さ約200nm
の窒化シリコン(Si3N4)層4を形成する。次いで、
窒化シリコン層4上にフォトレジスト層を形成して図1
(d)に示すようにパターニングし、これによりレジス
トパタン5を形成する。なお、フォトレジストの替わり
にX線に感光するレジストや電子線レジストを用い、X
線や電子線によるリソグラフィー技術によって、レジス
トパタン5を形成するようにしても良い。
【0030】次に、図1(e)に示すように、レジスト
パタン5をマスクとして窒化シリコン層4をエッチング
し、これにより窒化シリコンマスク4a(酸化マスク)
を形成する。このエッチングは、フッ化炭素系のガスを
用いたリアクティブイオンエッチング(RIE)法によ
り行う。そして、このエッチングにより、下層のシリコ
ン層31の窒化シリコンマスク4aの下以外の部分を露
出させる。
パタン5をマスクとして窒化シリコン層4をエッチング
し、これにより窒化シリコンマスク4a(酸化マスク)
を形成する。このエッチングは、フッ化炭素系のガスを
用いたリアクティブイオンエッチング(RIE)法によ
り行う。そして、このエッチングにより、下層のシリコ
ン層31の窒化シリコンマスク4aの下以外の部分を露
出させる。
【0031】次に、図1(f)に示すように、酸素ラジ
カルを用いた灰化(アッシング)処理でレジストパタン
5を除去した後、アンモニアと過酸化水素の混液による
液処理と、過酸化水素と塩酸の混液による液処理とによ
るRCA洗浄を行う。引き続いて、図2(g)に示すよ
うに、窒化シリコンマスク4aをマスクとして、水蒸気
を含んだ酸素雰囲気中で1000℃の温度に加熱するこ
とにより熱酸化を行って、露出したシリコン層31とシ
リコン基板1表面を酸化し、450nmの膜厚の厚い酸
化膜22を形成する。なお、1000℃という酸化温度
は一実施例であり、それ以外の温度、例えば700〜1
150℃程度の範囲であれば問題ない。
カルを用いた灰化(アッシング)処理でレジストパタン
5を除去した後、アンモニアと過酸化水素の混液による
液処理と、過酸化水素と塩酸の混液による液処理とによ
るRCA洗浄を行う。引き続いて、図2(g)に示すよ
うに、窒化シリコンマスク4aをマスクとして、水蒸気
を含んだ酸素雰囲気中で1000℃の温度に加熱するこ
とにより熱酸化を行って、露出したシリコン層31とシ
リコン基板1表面を酸化し、450nmの膜厚の厚い酸
化膜22を形成する。なお、1000℃という酸化温度
は一実施例であり、それ以外の温度、例えば700〜1
150℃程度の範囲であれば問題ない。
【0032】そして、窒化シリコンマスク4a表面にで
きた薄い酸化膜を希フッ酸でエッチング除去し、ついで
熱リン酸で窒化シリコンマスク4aを選択的に除去す
る。さらに、シリコン層31を、塩素系のガスを用いた
RIE法によって選択的に除去し、図2(h)に示すよ
うに、厚い酸化膜22に覆われた素子分離領域が形成さ
れたシリコン基板1を得る。最後に、図2(i)に示す
ように、薄い酸化膜21を除去して、厚い酸化膜22に
囲われた領域のシリコン基板1の表面を露出させる。
きた薄い酸化膜を希フッ酸でエッチング除去し、ついで
熱リン酸で窒化シリコンマスク4aを選択的に除去す
る。さらに、シリコン層31を、塩素系のガスを用いた
RIE法によって選択的に除去し、図2(h)に示すよ
うに、厚い酸化膜22に覆われた素子分離領域が形成さ
れたシリコン基板1を得る。最後に、図2(i)に示す
ように、薄い酸化膜21を除去して、厚い酸化膜22に
囲われた領域のシリコン基板1の表面を露出させる。
【0033】以上示したような方法を用いれば、従来の
ようにシリコン層31にボイドが発生することなく、図
2(j)の平面図に示すように、シリコン基板1に穴が
できてしまうこともない。また、厚い酸化膜22の境界
部分が凸凹な状態となることもない。さらに、シリコン
層31に対する不純物のドープをシリコン層31の形成
時点で行うので、従来の方法と比較して、工程数を増や
すことなく、問題点を解消できる。
ようにシリコン層31にボイドが発生することなく、図
2(j)の平面図に示すように、シリコン基板1に穴が
できてしまうこともない。また、厚い酸化膜22の境界
部分が凸凹な状態となることもない。さらに、シリコン
層31に対する不純物のドープをシリコン層31の形成
時点で行うので、従来の方法と比較して、工程数を増や
すことなく、問題点を解消できる。
【0034】実施例2.図3,4は、この発明による第
2の実施例を説明するための工程を示す断面図および平
面図である。以下、この図3,4に従って、実施例2を
説明する。まず、図3(a)に示すように、ドライ酸化
雰囲気中で900℃の熱処理を施すことによって、シリ
コン基板1上に厚さ6〜12nmの薄い酸化膜21を形
成する。次に、図3(b)に示すように、ノンドープア
モルファスシリコンからなる膜厚約25nmのシリコン
膜32を堆積形成し、引き続いてこの上に、不純物の添
加状態が異なる、窒素がドーピングされた膜厚約25n
mのシリコン膜33を堆積形成する。
2の実施例を説明するための工程を示す断面図および平
面図である。以下、この図3,4に従って、実施例2を
説明する。まず、図3(a)に示すように、ドライ酸化
雰囲気中で900℃の熱処理を施すことによって、シリ
コン基板1上に厚さ6〜12nmの薄い酸化膜21を形
成する。次に、図3(b)に示すように、ノンドープア
モルファスシリコンからなる膜厚約25nmのシリコン
膜32を堆積形成し、引き続いてこの上に、不純物の添
加状態が異なる、窒素がドーピングされた膜厚約25n
mのシリコン膜33を堆積形成する。
【0035】シリコン膜32は、SiH4 またはSi2
H6を原料ガスとしたCVD法により、温度約500℃
で堆積形成する。また、シリコン膜33は、シリコン膜
32の堆積形成に引き続いて、原料ガスとしてSiH4
またはSi2H6に加えてアンモニアガスを用い、やはり
温度約500℃の条件で堆積形成する。このシリコン膜
33のドーピングされる窒素濃度は、1×1021cm-3
から3×1022cm-3の範囲なら良い。なお、このシリ
コン膜33は窒素がドーピングされているので、シリコ
ン膜32より酸化速度が遅いことになる。
H6を原料ガスとしたCVD法により、温度約500℃
で堆積形成する。また、シリコン膜33は、シリコン膜
32の堆積形成に引き続いて、原料ガスとしてSiH4
またはSi2H6に加えてアンモニアガスを用い、やはり
温度約500℃の条件で堆積形成する。このシリコン膜
33のドーピングされる窒素濃度は、1×1021cm-3
から3×1022cm-3の範囲なら良い。なお、このシリ
コン膜33は窒素がドーピングされているので、シリコ
ン膜32より酸化速度が遅いことになる。
【0036】次に、図3(c)に示すように、フィール
ド酸化のマスクとなる厚さ約200nmの窒化シリコン
(Si3N4)層4を形成する。次いで、窒化シリコン層
4上にフォトレジスト層を形成し、図3(d)に示すよ
うに、フォトリソグラフィー技術を用いてレジストパタ
ン5を形成する。なお、フォトレジストの替わりにX線
に感光するレジストや電子線レジストを用い、X線や電
子線によるリソグラフィー技術によって、レジストパタ
ン5を形成するようにしても良い。
ド酸化のマスクとなる厚さ約200nmの窒化シリコン
(Si3N4)層4を形成する。次いで、窒化シリコン層
4上にフォトレジスト層を形成し、図3(d)に示すよ
うに、フォトリソグラフィー技術を用いてレジストパタ
ン5を形成する。なお、フォトレジストの替わりにX線
に感光するレジストや電子線レジストを用い、X線や電
子線によるリソグラフィー技術によって、レジストパタ
ン5を形成するようにしても良い。
【0037】次いで、図3(e)に示すように、レジス
トパタン5をマスクとして窒化シリコン層4をエッチン
グし、窒化シリコンマスク4aを形成する。このエッチ
ングは、フッ化炭素系のガスを用いたRIE法により行
う。このエッチングにより、下層のシリコン膜33の窒
化シリコンマスク4a下以外の部分が露出される。続い
て、図3(f)に示すように、酸素ラジカルを用いた灰
化処理で、レジストパタン5を除去する。そして、RC
A洗浄により洗浄する。
トパタン5をマスクとして窒化シリコン層4をエッチン
グし、窒化シリコンマスク4aを形成する。このエッチ
ングは、フッ化炭素系のガスを用いたRIE法により行
う。このエッチングにより、下層のシリコン膜33の窒
化シリコンマスク4a下以外の部分が露出される。続い
て、図3(f)に示すように、酸素ラジカルを用いた灰
化処理で、レジストパタン5を除去する。そして、RC
A洗浄により洗浄する。
【0038】次に、図4(g)に示すように、窒化シリ
コンマスク4aをマスクとして、水蒸気を含んだ酸素雰
囲気中で1000℃の温度に加熱することによる熱酸化
を行って、露出したシリコン膜32,33とシリコン基
板1表面とを酸化し、450nmの膜厚の厚い酸化膜2
2aを形成する。なお、前述したように、1000℃と
いう酸化温度は一実施例であり、それ以外の温度、例え
ば700〜1150℃程度の範囲であれば問題ない。
コンマスク4aをマスクとして、水蒸気を含んだ酸素雰
囲気中で1000℃の温度に加熱することによる熱酸化
を行って、露出したシリコン膜32,33とシリコン基
板1表面とを酸化し、450nmの膜厚の厚い酸化膜2
2aを形成する。なお、前述したように、1000℃と
いう酸化温度は一実施例であり、それ以外の温度、例え
ば700〜1150℃程度の範囲であれば問題ない。
【0039】次に、この熱酸化によって形成された窒化
シリコンマスク4a表面の薄い酸化膜を希フッ酸で除去
し、熱リン酸で窒化シリコンマスク4aを選択的にエッ
チング除去する。さらに、今度は塩素系のガスを用いた
RIE法により、シリコン膜32,33を選択的にエッ
チング除去し(図4(h))、厚い酸化膜22aに覆わ
れた素子分離領域を形成する。そして、図4(i)に示
すように、薄い酸化膜21を除去してシリコン基板1表
面を露出させる。
シリコンマスク4a表面の薄い酸化膜を希フッ酸で除去
し、熱リン酸で窒化シリコンマスク4aを選択的にエッ
チング除去する。さらに、今度は塩素系のガスを用いた
RIE法により、シリコン膜32,33を選択的にエッ
チング除去し(図4(h))、厚い酸化膜22aに覆わ
れた素子分離領域を形成する。そして、図4(i)に示
すように、薄い酸化膜21を除去してシリコン基板1表
面を露出させる。
【0040】以上のことにより、従来のように、シリコ
ン膜32,33からなるシリコン層にボイドが発生する
ことなく、図4(j)の平面図に示すように、シリコン
基板1に穴ができてしまうこともない。また、厚い酸化
膜22aの境界部分が凸凹な状態となることもない。さ
らに、前記実施例とは異なり、酸化速度の異なるシリコ
ン膜32,33を用いるようにしたので、フィールド酸
化膜となる厚い酸化膜22aの断面形状が制御された状
態となっている。なお、前記実施例において、単層のシ
リコン層を形成するときに、ドーピングする窒素を上部
ほど高い濃度にするようにしても、この実施例2と同様
の効果が得られる。
ン膜32,33からなるシリコン層にボイドが発生する
ことなく、図4(j)の平面図に示すように、シリコン
基板1に穴ができてしまうこともない。また、厚い酸化
膜22aの境界部分が凸凹な状態となることもない。さ
らに、前記実施例とは異なり、酸化速度の異なるシリコ
ン膜32,33を用いるようにしたので、フィールド酸
化膜となる厚い酸化膜22aの断面形状が制御された状
態となっている。なお、前記実施例において、単層のシ
リコン層を形成するときに、ドーピングする窒素を上部
ほど高い濃度にするようにしても、この実施例2と同様
の効果が得られる。
【0041】実施例3.なお、図3,4に示した実施例
では、シリコン膜32としてノンドープアモルファスシ
リコンを用いるようにしたが、これに限るものではな
い。このシリコン膜32として、酸化速度を増加させる
酸素がドーピングされたアモルファスシリコンを用い、
シリコン膜33と不純物の添加状態が異なるようにして
も良い。
では、シリコン膜32としてノンドープアモルファスシ
リコンを用いるようにしたが、これに限るものではな
い。このシリコン膜32として、酸化速度を増加させる
酸素がドーピングされたアモルファスシリコンを用い、
シリコン膜33と不純物の添加状態が異なるようにして
も良い。
【0042】このように、酸素がドーピングされたアモ
ルファスシリコンを用いることで、フィールド酸化膜と
しての厚い酸化膜22aを形成するときに、このシリコ
ン膜32の多結晶粒の成長を抑えることができる。そし
て、酸素をドーピングするようにしたので、シリコン膜
32の酸化の速度が増加され、窒素がドーピングされた
シリコン膜33との酸化速度の差が、上記実施例に比較
してより大きくなる。これらのため、厚い酸化膜22a
の境界部分の凸凹の発生を抑制しつつ、その断面形状の
傾斜をさらに穏やかにすることができる。
ルファスシリコンを用いることで、フィールド酸化膜と
しての厚い酸化膜22aを形成するときに、このシリコ
ン膜32の多結晶粒の成長を抑えることができる。そし
て、酸素をドーピングするようにしたので、シリコン膜
32の酸化の速度が増加され、窒素がドーピングされた
シリコン膜33との酸化速度の差が、上記実施例に比較
してより大きくなる。これらのため、厚い酸化膜22a
の境界部分の凸凹の発生を抑制しつつ、その断面形状の
傾斜をさらに穏やかにすることができる。
【0043】ところで、上記実施例においては、シリコ
ン層にアモルファスシリコンを用いるようにしたが、微
結晶ポリシリコンを用いるようにしても同様の効果を有
する。低圧CVD法では、堆積温度を500℃程度とす
ることで、酸化シリコン層上にアモルファスシリコンを
堆積形成することができる。ここで、堆積温度を650
℃とし、原料ガスとしてSiH4 またはSi2H6を用
い、加えてアンモニアガスも導入し、不純物として窒素
をドーピングするようにすれば、窒素がドーピングされ
た微結晶ポリシリコンが堆積形成できる。
ン層にアモルファスシリコンを用いるようにしたが、微
結晶ポリシリコンを用いるようにしても同様の効果を有
する。低圧CVD法では、堆積温度を500℃程度とす
ることで、酸化シリコン層上にアモルファスシリコンを
堆積形成することができる。ここで、堆積温度を650
℃とし、原料ガスとしてSiH4 またはSi2H6を用
い、加えてアンモニアガスも導入し、不純物として窒素
をドーピングするようにすれば、窒素がドーピングされ
た微結晶ポリシリコンが堆積形成できる。
【0044】なお、上記実施例では、1つのシリコン層
に1つの不純物をドーピングするようにしたが、これに
限るものではなく、2つ以上の不純物をドーピングする
ようにしても良い。たとえば、シリコン層として酸素と
窒素をドーピングしたアモルファスシリコンを用いるよ
うにすれば、酸化速度を多少増加させ、加えて、結晶粒
の成長をより抑えることができる。
に1つの不純物をドーピングするようにしたが、これに
限るものではなく、2つ以上の不純物をドーピングする
ようにしても良い。たとえば、シリコン層として酸素と
窒素をドーピングしたアモルファスシリコンを用いるよ
うにすれば、酸化速度を多少増加させ、加えて、結晶粒
の成長をより抑えることができる。
【0045】ここで、酸素のドーピングだけでは、酸化
速度をあまり上げない状態では結晶粒の成長をあまり抑
えられない。一方、結晶粒の成長をより抑えるようにす
れば、これは酸素のドーピング量を増やすことになり、
酸化速度が速くなりすぎてしまう。しかし、上述したよ
うに、酸素だけでなく、窒素や炭素を同時にドーピング
するようにすれば、酸化速度が速くなりすぎることはな
い。すなわち、酸化速度を増加する不純物と酸化速度を
低下させる不純物とをシリコン層にドーピングすること
で、選択酸化の際のシリコン層の端部からの酸化の状態
を精度良く制御できるようになり、フィールド酸化膜の
断面形状をより細かく制御できる。
速度をあまり上げない状態では結晶粒の成長をあまり抑
えられない。一方、結晶粒の成長をより抑えるようにす
れば、これは酸素のドーピング量を増やすことになり、
酸化速度が速くなりすぎてしまう。しかし、上述したよ
うに、酸素だけでなく、窒素や炭素を同時にドーピング
するようにすれば、酸化速度が速くなりすぎることはな
い。すなわち、酸化速度を増加する不純物と酸化速度を
低下させる不純物とをシリコン層にドーピングすること
で、選択酸化の際のシリコン層の端部からの酸化の状態
を精度良く制御できるようになり、フィールド酸化膜の
断面形状をより細かく制御できる。
【0046】実施例4.上記実施例で、酸化時間の短縮
およびフィールド酸化膜の断面形状を制御する方法とし
て、選択酸化前に選択酸化される領域のシリコン層の上
層部分、すなわち酸化速度を遅くする不純物がドーピン
グされた部分をエッチングにより除去する方法がある。
この方法によれば、フィールド酸化されるシリコン層中
には、酸化を遅らせる不純物が存在しないため、上記実
施例よりも酸化が速く進む。一方、酸化マスクの下に
は、酸化を遅らせかつ再結晶化を阻害する不純物がドー
プされた層が残っている。このため、バーズビークの先
端が凸凹になる現象、および、酸化マスクの下のシリコ
ン層にボイドが発生するという問題は、上記実施例と同
様に防止される。
およびフィールド酸化膜の断面形状を制御する方法とし
て、選択酸化前に選択酸化される領域のシリコン層の上
層部分、すなわち酸化速度を遅くする不純物がドーピン
グされた部分をエッチングにより除去する方法がある。
この方法によれば、フィールド酸化されるシリコン層中
には、酸化を遅らせる不純物が存在しないため、上記実
施例よりも酸化が速く進む。一方、酸化マスクの下に
は、酸化を遅らせかつ再結晶化を阻害する不純物がドー
プされた層が残っている。このため、バーズビークの先
端が凸凹になる現象、および、酸化マスクの下のシリコ
ン層にボイドが発生するという問題は、上記実施例と同
様に防止される。
【0047】図5,6は、この発明による第4の実施例
を説明するための工程を示す断面図および平面図であ
る。以下、この図5,6に従って、実施例4を説明す
る。まず、図5(a)に示すように、ドライ酸化雰囲気
中で900℃の熱処理を施すことによって、シリコン基
板1上に厚さ6〜12nmの薄い酸化膜21を形成す
る。次に、図5(b)に示すように、ノンドープアモル
ファスシリコンあるいは酸素をドープしたアモルファス
シリコンからなる膜厚約25nmのシリコン膜32を堆
積形成し、引き続いてこの上に、不純物の添加状態が異
なり、窒素がドーピングされた膜厚約25nmのシリコ
ン膜33を堆積形成する。
を説明するための工程を示す断面図および平面図であ
る。以下、この図5,6に従って、実施例4を説明す
る。まず、図5(a)に示すように、ドライ酸化雰囲気
中で900℃の熱処理を施すことによって、シリコン基
板1上に厚さ6〜12nmの薄い酸化膜21を形成す
る。次に、図5(b)に示すように、ノンドープアモル
ファスシリコンあるいは酸素をドープしたアモルファス
シリコンからなる膜厚約25nmのシリコン膜32を堆
積形成し、引き続いてこの上に、不純物の添加状態が異
なり、窒素がドーピングされた膜厚約25nmのシリコ
ン膜33を堆積形成する。
【0048】シリコン膜32は、SiH4 またはSi2
H6を原料ガスとしたCVD法により、温度約500℃
で堆積形成する。また、シリコン膜33は、シリコン膜
32の堆積形成に引き続いて、原料ガスをSiH4 また
はSi2H6に加えてアンモニアガスを用い、やはり温度
約500℃の条件で堆積形成する。このシリコン膜33
のドーピングされる窒素濃度は、1×1021cm-3から
3×1022cm-3の範囲なら良い。なお、このシリコン
膜33は窒素がドーピングされているので、シリコン膜
32より酸化速度が遅い。
H6を原料ガスとしたCVD法により、温度約500℃
で堆積形成する。また、シリコン膜33は、シリコン膜
32の堆積形成に引き続いて、原料ガスをSiH4 また
はSi2H6に加えてアンモニアガスを用い、やはり温度
約500℃の条件で堆積形成する。このシリコン膜33
のドーピングされる窒素濃度は、1×1021cm-3から
3×1022cm-3の範囲なら良い。なお、このシリコン
膜33は窒素がドーピングされているので、シリコン膜
32より酸化速度が遅い。
【0049】次に、図5(c)に示すように、フィール
ド酸化のマスクとなる厚さ約200nmの窒化シリコン
(Si3N4)層4を形成する。次いで、窒化シリコン層
4上にフォトレジスト層を形成し、図5(d)に示すよ
うに、フォトリソグラフィー技術を用いてレジストパタ
ン5を形成する。なお、フォトレジストの替わりに、X
線に感光するレジストや電子線レジストを用い、X線や
電子線によるリソグラフィー技術によって、レジストパ
タン5を形成するようにしても良い。
ド酸化のマスクとなる厚さ約200nmの窒化シリコン
(Si3N4)層4を形成する。次いで、窒化シリコン層
4上にフォトレジスト層を形成し、図5(d)に示すよ
うに、フォトリソグラフィー技術を用いてレジストパタ
ン5を形成する。なお、フォトレジストの替わりに、X
線に感光するレジストや電子線レジストを用い、X線や
電子線によるリソグラフィー技術によって、レジストパ
タン5を形成するようにしても良い。
【0050】次いで、図5(e)に示すように、レジス
トパタン5をマスクとし、窒化シリコン層4をエッチン
グして窒化シリコンマスク4aを形成する。このエッチ
ングは、フッ化炭素系のガスを用いたRIE法により行
う。そして、このエッチングにより、シリコン膜33の
うち窒化シリコンマスク4a下以外の部分を露出させ
る。続いて、図5(f)に示すように、塩素系のガスを
用いたRIE法により、レジストパタン5をマスクとし
て上層のシリコン膜33をエッチング除去する。このと
き、下層のシリコン膜32はエッチング除去しない。次
いで、図5(g)に示すように、酸素ラジカルを用いた
灰化処理で、レジストパタン5を除去する。次に、RC
A洗浄により洗浄する。
トパタン5をマスクとし、窒化シリコン層4をエッチン
グして窒化シリコンマスク4aを形成する。このエッチ
ングは、フッ化炭素系のガスを用いたRIE法により行
う。そして、このエッチングにより、シリコン膜33の
うち窒化シリコンマスク4a下以外の部分を露出させ
る。続いて、図5(f)に示すように、塩素系のガスを
用いたRIE法により、レジストパタン5をマスクとし
て上層のシリコン膜33をエッチング除去する。このと
き、下層のシリコン膜32はエッチング除去しない。次
いで、図5(g)に示すように、酸素ラジカルを用いた
灰化処理で、レジストパタン5を除去する。次に、RC
A洗浄により洗浄する。
【0051】そして、図6(h)に示すように、窒化シ
リコンマスク4aをマスクとして、水蒸気を含んだ酸素
雰囲気中で1000℃の温度に加熱することによる熱酸
化を行う。この熱酸化により、露出したシリコン膜32
およびシリコン膜33端部、そして窒化シリコンマスク
4a下以外の領域のシリコン基板1表面を酸化し、45
0nmの膜厚の厚い酸化膜22aを形成する。なお、こ
の熱酸化における1000℃という酸化温度は一実施例
であり、それ以外の温度、例えば700〜1150℃程
度の範囲であれば問題ない。
リコンマスク4aをマスクとして、水蒸気を含んだ酸素
雰囲気中で1000℃の温度に加熱することによる熱酸
化を行う。この熱酸化により、露出したシリコン膜32
およびシリコン膜33端部、そして窒化シリコンマスク
4a下以外の領域のシリコン基板1表面を酸化し、45
0nmの膜厚の厚い酸化膜22aを形成する。なお、こ
の熱酸化における1000℃という酸化温度は一実施例
であり、それ以外の温度、例えば700〜1150℃程
度の範囲であれば問題ない。
【0052】次に、この熱酸化によって形成された窒化
シリコンマスク4a表面の薄い酸化膜を希フッ酸で除去
し、熱リン酸で窒化シリコンマスク4aを選択的にエッ
チング除去する。さらに、今度は塩素系のガスを用いた
RIE法により、シリコン膜32,33を選択的にエッ
チング除去し(図6(i))、厚い酸化膜22aに覆わ
れた素子分離領域を形成する。そして、図6(j)に示
すように、薄い酸化膜21を除去してシリコン基板1表
面を露出させる。
シリコンマスク4a表面の薄い酸化膜を希フッ酸で除去
し、熱リン酸で窒化シリコンマスク4aを選択的にエッ
チング除去する。さらに、今度は塩素系のガスを用いた
RIE法により、シリコン膜32,33を選択的にエッ
チング除去し(図6(i))、厚い酸化膜22aに覆わ
れた素子分離領域を形成する。そして、図6(j)に示
すように、薄い酸化膜21を除去してシリコン基板1表
面を露出させる。
【0053】以上述べた方法を用いると、従来とは異な
りシリコン膜32,33からなるシリコン層にボイドが
発生しない。したがって、図6(k)の平面図に示すよ
うに、シリコン基板1に穴ができてしまうこともない。
さらに、厚い酸化膜22aの境界部分が凸凹な状態とな
ることもない。また、前記実施例とは異なり、酸化速度
の異なるシリコン膜32,33を用いるようにしたの
で、フィールド酸化膜となる厚い酸化膜22aの断面形
状が制御された状態となっている。なお、前記実施例1
において、単層のシリコン層を形成するときに、ドーピ
ングする窒素を上部ほど高い濃度にするようにし、その
高濃度領域をエッチング除去しても、この実施例と同様
の効果が得られる。
りシリコン膜32,33からなるシリコン層にボイドが
発生しない。したがって、図6(k)の平面図に示すよ
うに、シリコン基板1に穴ができてしまうこともない。
さらに、厚い酸化膜22aの境界部分が凸凹な状態とな
ることもない。また、前記実施例とは異なり、酸化速度
の異なるシリコン膜32,33を用いるようにしたの
で、フィールド酸化膜となる厚い酸化膜22aの断面形
状が制御された状態となっている。なお、前記実施例1
において、単層のシリコン層を形成するときに、ドーピ
ングする窒素を上部ほど高い濃度にするようにし、その
高濃度領域をエッチング除去しても、この実施例と同様
の効果が得られる。
【0054】ところで、上記実施例1においては、シリ
コン層31を加工せずに熱酸化を行うようにしているが
(図1(f)〜図1(g)など)、これに限るものでは
ない。以下の実施例に示すように、素子形成領域を覆う
ように形成したレジストパタンをマスクとして酸化のマ
スクとなる窒化膜をエッチングした後、引き続いてシリ
コン層を選択的に除去するようにしても良い。この選択
除去においては、酸化マスクの下以外の領域のシリコン
層を全部除去するようにしても良い。また、ある程度の
膜厚を残すように、すなわち、酸化マスクの下以外の領
域のシリコン層を薄くするようにしてもよい。
コン層31を加工せずに熱酸化を行うようにしているが
(図1(f)〜図1(g)など)、これに限るものでは
ない。以下の実施例に示すように、素子形成領域を覆う
ように形成したレジストパタンをマスクとして酸化のマ
スクとなる窒化膜をエッチングした後、引き続いてシリ
コン層を選択的に除去するようにしても良い。この選択
除去においては、酸化マスクの下以外の領域のシリコン
層を全部除去するようにしても良い。また、ある程度の
膜厚を残すように、すなわち、酸化マスクの下以外の領
域のシリコン層を薄くするようにしてもよい。
【0055】このようにすることで、熱酸化による素子
分離領域を形成した際に、その素子分離領域の酸化膜表
面と、活性領域のシリコン表面との段差を低減すること
ができる。このことによって、引き続くゲート電極配線
工程でのパタン形成の精度および歩留りを向上させるこ
とができる。
分離領域を形成した際に、その素子分離領域の酸化膜表
面と、活性領域のシリコン表面との段差を低減すること
ができる。このことによって、引き続くゲート電極配線
工程でのパタン形成の精度および歩留りを向上させるこ
とができる。
【0056】実施例5.図7,8は、この発明による第
5の実施例を説明するための工程を示す断面図である。
なお、図8(k)は、平面図である。以下、この図7,
8に従って、この実施例を説明する。まず、図7(a)
に示すように、ドライ酸化雰囲気中で900℃の熱処理
を施すことによって、シリコン基板1上に厚さ6〜12
nmの薄い酸化膜21を形成する。この、薄い酸化膜2
1は、後述する選択酸化の工程において、以下に示すこ
とを目的として形成する。まず、シリコン基板1の中に
生じる応力を緩和するために形成する。そして、バッフ
ァ層としてのシリコン層を選択酸化後に除去する際の、
エッチングストッパとするために形成する。
5の実施例を説明するための工程を示す断面図である。
なお、図8(k)は、平面図である。以下、この図7,
8に従って、この実施例を説明する。まず、図7(a)
に示すように、ドライ酸化雰囲気中で900℃の熱処理
を施すことによって、シリコン基板1上に厚さ6〜12
nmの薄い酸化膜21を形成する。この、薄い酸化膜2
1は、後述する選択酸化の工程において、以下に示すこ
とを目的として形成する。まず、シリコン基板1の中に
生じる応力を緩和するために形成する。そして、バッフ
ァ層としてのシリコン層を選択酸化後に除去する際の、
エッチングストッパとするために形成する。
【0057】続いて、図7(b)に示すように、CVD
法を用いて窒素ドープアモルファスシリコンを堆積し
て、厚さ約50nmのシリコン層31aを薄い酸化膜2
1上に形成する。このCVD法による堆積では、堆積温
度を500℃とし、原料ガスにはSiH4 またはSi2
H6に加えてアンモニアガスを用い、アモルファスシリ
コンの堆積と同時に窒素のドーピングも行う。この窒素
は、シリコンの結晶化を阻止し、加えて酸化速度を低下
させる不純物である。
法を用いて窒素ドープアモルファスシリコンを堆積し
て、厚さ約50nmのシリコン層31aを薄い酸化膜2
1上に形成する。このCVD法による堆積では、堆積温
度を500℃とし、原料ガスにはSiH4 またはSi2
H6に加えてアンモニアガスを用い、アモルファスシリ
コンの堆積と同時に窒素のドーピングも行う。この窒素
は、シリコンの結晶化を阻止し、加えて酸化速度を低下
させる不純物である。
【0058】ここで、このドーピングされる窒素濃度
は、1×1021cm-3から3×1022cm-3の範囲なら
良い。窒素,炭素,酸素などの不純物のドーピング量が
1×1021cm-3より少ないと、結晶粒の成長を抑制す
る作用があまり発揮されなくなる。また、それらドーピ
ング量が3×1022cm-3を越えていくと、不純物がド
ーピングされている状態ではなく、化合物が形成された
状態となってしまう。たとえば、窒素をドーピングした
場合、ドーピング量がこのように多いと、シリコンが窒
化膜となってしまう。
は、1×1021cm-3から3×1022cm-3の範囲なら
良い。窒素,炭素,酸素などの不純物のドーピング量が
1×1021cm-3より少ないと、結晶粒の成長を抑制す
る作用があまり発揮されなくなる。また、それらドーピ
ング量が3×1022cm-3を越えていくと、不純物がド
ーピングされている状態ではなく、化合物が形成された
状態となってしまう。たとえば、窒素をドーピングした
場合、ドーピング量がこのように多いと、シリコンが窒
化膜となってしまう。
【0059】シリコン層(バッファ層)は、フィールド
酸化膜を形成する段階で、一部が酸化されることで基板
の応力を緩和するようにしている。また、アモルファス
シリコン,微結晶ポリシリコンの状態であることによ
り、あまり堅い状態ではなく、応力を吸収できるように
している。しかし、上述したように窒化膜となってしま
っては、全く酸化されなくなり、また窒化膜は非常に堅
いので、基板に発生した応力を緩和できなくなる。これ
は炭素についても同様である。また、酸素をドーピング
した場合、あまりドーピング量が多いと、酸化膜となっ
てしまい、必要でない部分にシリコン酸化膜が形成され
ることになる。
酸化膜を形成する段階で、一部が酸化されることで基板
の応力を緩和するようにしている。また、アモルファス
シリコン,微結晶ポリシリコンの状態であることによ
り、あまり堅い状態ではなく、応力を吸収できるように
している。しかし、上述したように窒化膜となってしま
っては、全く酸化されなくなり、また窒化膜は非常に堅
いので、基板に発生した応力を緩和できなくなる。これ
は炭素についても同様である。また、酸素をドーピング
した場合、あまりドーピング量が多いと、酸化膜となっ
てしまい、必要でない部分にシリコン酸化膜が形成され
ることになる。
【0060】続いて、図7(c)に示すように、フィー
ルド酸化(選択酸化)のマスクとなる厚さ約200nm
の窒化シリコン(Si3N4)層4を形成する。次いで、
窒化シリコン層4上にフォトレジスト層を形成し、図7
(d)に示すように、フォトリソグラフィー技術を用い
てレジストパタン5を形成する。なお、フォトレジスト
の替わりにX線に感光するレジストや電子線レジストを
用い、X線や電子線によるリソグラフィー技術によっ
て、レジストパタン5を形成するようにしても良い。
ルド酸化(選択酸化)のマスクとなる厚さ約200nm
の窒化シリコン(Si3N4)層4を形成する。次いで、
窒化シリコン層4上にフォトレジスト層を形成し、図7
(d)に示すように、フォトリソグラフィー技術を用い
てレジストパタン5を形成する。なお、フォトレジスト
の替わりにX線に感光するレジストや電子線レジストを
用い、X線や電子線によるリソグラフィー技術によっ
て、レジストパタン5を形成するようにしても良い。
【0061】次に、図7(e)に示すように、レジスト
パタン5をマスクとして窒化シリコン層4をエッチング
し、窒化シリコンマスク4aを形成する。このエッチン
グでは、フッ化炭素系のガスを用いたリアクティブイオ
ンエッチング(RIE)法により行う。そして、このエ
ッチングにより、下層のシリコン層31aの窒化シリコ
ンマスク4a下以外の部分を露出させる。
パタン5をマスクとして窒化シリコン層4をエッチング
し、窒化シリコンマスク4aを形成する。このエッチン
グでは、フッ化炭素系のガスを用いたリアクティブイオ
ンエッチング(RIE)法により行う。そして、このエ
ッチングにより、下層のシリコン層31aの窒化シリコ
ンマスク4a下以外の部分を露出させる。
【0062】続いて、図7(f)に示すように、塩素系
のガスを用いたRIE法により、レジストパタン5をマ
スクとしてシリコン層31aの露出した部分をエッチン
グ除去する。次いで、図7(g)に示すように、酸素ラ
ジカルを用いた灰化(アッシング)処理でレジストパタ
ン5を除去する。そして、シリコン基板1上の露出して
いる薄い酸化膜21をフッ酸系のエッチング液によるエ
ッチングで除去し、窒化シリコンマスク4aの下以外の
領域のシリコン基板1表面を露出させる。
のガスを用いたRIE法により、レジストパタン5をマ
スクとしてシリコン層31aの露出した部分をエッチン
グ除去する。次いで、図7(g)に示すように、酸素ラ
ジカルを用いた灰化(アッシング)処理でレジストパタ
ン5を除去する。そして、シリコン基板1上の露出して
いる薄い酸化膜21をフッ酸系のエッチング液によるエ
ッチングで除去し、窒化シリコンマスク4aの下以外の
領域のシリコン基板1表面を露出させる。
【0063】次に、アンモニアと過酸化水素の混液によ
る液処理と、過酸化水素と塩酸の混液による液処理とに
よる、シリコン基板1のRCA洗浄を行う。引き続い
て、図8(h)に示すように、窒化シリコンマスク4a
をマスクとして、水蒸気を含んだ酸素雰囲気中で100
0℃の温度に加熱することにより熱酸化を行う。このこ
とにより、露出したシリコン層31aの側面とシリコン
基板1表面を酸化し、450nmの膜厚の厚い酸化膜2
2bを形成する。そして、窒化シリコンマスク4a表面
にできた薄い酸化膜を希フッ酸でエッチング除去し、熱
リン酸で窒化シリコンマスク4aを選択的に除去する。
る液処理と、過酸化水素と塩酸の混液による液処理とに
よる、シリコン基板1のRCA洗浄を行う。引き続い
て、図8(h)に示すように、窒化シリコンマスク4a
をマスクとして、水蒸気を含んだ酸素雰囲気中で100
0℃の温度に加熱することにより熱酸化を行う。このこ
とにより、露出したシリコン層31aの側面とシリコン
基板1表面を酸化し、450nmの膜厚の厚い酸化膜2
2bを形成する。そして、窒化シリコンマスク4a表面
にできた薄い酸化膜を希フッ酸でエッチング除去し、熱
リン酸で窒化シリコンマスク4aを選択的に除去する。
【0064】さらに、シリコン層31aを、塩素系のガ
スを用いたRIE法によって選択的に除去し、図8
(i)に示すように、厚い酸化膜22bに覆われた素子
分離領域が形成されたシリコン基板1を得る。最後に、
図8(j)に示すように、薄い酸化膜21を除去して、
厚い酸化膜22bに囲われた領域のシリコン基板1表面
を露出させる。
スを用いたRIE法によって選択的に除去し、図8
(i)に示すように、厚い酸化膜22bに覆われた素子
分離領域が形成されたシリコン基板1を得る。最後に、
図8(j)に示すように、薄い酸化膜21を除去して、
厚い酸化膜22bに囲われた領域のシリコン基板1表面
を露出させる。
【0065】以上の方法を用いることにより、従来とは
異なり、シリコン層31aにボイドは発生しない。した
がって、図8(k)の平面図に示すように、シリコン基
板1に穴ができてしまうこともない。さらに、厚い酸化
膜22bの境界部分が凸凹な状態となることもない。ま
た、シリコン層31aに対する不純物のドープをシリコ
ン層31aの形成時点で行うので、従来の方法と比較し
て、工程数が増えることが無く、問題点を解消できる。
そして、この実施例では、シリコン層31aに窒素をド
ーピングするようにしたので、酸化速度が遅くなり、バ
ーズビークを短くすることもできる。
異なり、シリコン層31aにボイドは発生しない。した
がって、図8(k)の平面図に示すように、シリコン基
板1に穴ができてしまうこともない。さらに、厚い酸化
膜22bの境界部分が凸凹な状態となることもない。ま
た、シリコン層31aに対する不純物のドープをシリコ
ン層31aの形成時点で行うので、従来の方法と比較し
て、工程数が増えることが無く、問題点を解消できる。
そして、この実施例では、シリコン層31aに窒素をド
ーピングするようにしたので、酸化速度が遅くなり、バ
ーズビークを短くすることもできる。
【0066】実施例6.図9,10は、この発明による
第6の実施例を説明するための工程を示す断面図および
平面図である。以下、この図9,10に従って、実施例
6を説明する。まず、図9(a)に示すように、ドライ
酸化雰囲気中で900℃の熱処理を施すことによって、
シリコン基板1上に厚さ6〜12nmの薄い酸化膜21
を形成する。次に、図9(b)に示すように、ノンドー
プアモルファスシリコンからなる膜厚約25nmのシリ
コン膜32aを堆積形成し、引き続いてこの上に、窒素
がドーピングされた膜厚約25nmのシリコン膜33a
を堆積形成する。
第6の実施例を説明するための工程を示す断面図および
平面図である。以下、この図9,10に従って、実施例
6を説明する。まず、図9(a)に示すように、ドライ
酸化雰囲気中で900℃の熱処理を施すことによって、
シリコン基板1上に厚さ6〜12nmの薄い酸化膜21
を形成する。次に、図9(b)に示すように、ノンドー
プアモルファスシリコンからなる膜厚約25nmのシリ
コン膜32aを堆積形成し、引き続いてこの上に、窒素
がドーピングされた膜厚約25nmのシリコン膜33a
を堆積形成する。
【0067】シリコン膜32aは、SiH4 またはSi
2H6を原料ガスとしたCVD法により、温度約500℃
で堆積形成する。また、シリコン膜33aは、シリコン
膜32aの堆積形成に引き続いて、原料ガスとしてSi
H4 またはSi2H6に加えてアンモニアガスを用い、や
はり温度約500℃の条件で堆積形成する。このシリコ
ン膜33aにドーピングされる窒素濃度は、1×1021
cm-3から3×1022cm-3の範囲なら良い。なお、こ
のシリコン膜33aは窒素がドーピングされているの
で、シリコン膜32aより酸化速度が遅い。
2H6を原料ガスとしたCVD法により、温度約500℃
で堆積形成する。また、シリコン膜33aは、シリコン
膜32aの堆積形成に引き続いて、原料ガスとしてSi
H4 またはSi2H6に加えてアンモニアガスを用い、や
はり温度約500℃の条件で堆積形成する。このシリコ
ン膜33aにドーピングされる窒素濃度は、1×1021
cm-3から3×1022cm-3の範囲なら良い。なお、こ
のシリコン膜33aは窒素がドーピングされているの
で、シリコン膜32aより酸化速度が遅い。
【0068】次に、図9(c)に示すように、フィール
ド酸化のマスクとなる厚さ約200nmの窒化シリコン
(Si3N4)層4を形成する。次いで、窒化シリコン層
4上にフォトレジスト層を形成し、図9(d)に示すよ
うに、フォトリソグラフィー技術を用いてレジストパタ
ン5を形成する。なお、フォトレジストの替わりにX線
に感光するレジストや電子線レジストを用い、X線や電
子線によるリソグラフィー技術によって、レジストパタ
ン5を形成するようにしても良い。
ド酸化のマスクとなる厚さ約200nmの窒化シリコン
(Si3N4)層4を形成する。次いで、窒化シリコン層
4上にフォトレジスト層を形成し、図9(d)に示すよ
うに、フォトリソグラフィー技術を用いてレジストパタ
ン5を形成する。なお、フォトレジストの替わりにX線
に感光するレジストや電子線レジストを用い、X線や電
子線によるリソグラフィー技術によって、レジストパタ
ン5を形成するようにしても良い。
【0069】次いで、図9(e)に示すように、レジス
トパタン5をマスクとし、窒化シリコン層4をエッチン
グして窒化シリコンマスク4aを形成する。このエッチ
ングでは、フッ化炭素系のガスを用いたRIE法により
行う。そして、このエッチングにより、下層のシリコン
膜33aの窒化シリコンマスク4a下以外の部分を露出
させる。
トパタン5をマスクとし、窒化シリコン層4をエッチン
グして窒化シリコンマスク4aを形成する。このエッチ
ングでは、フッ化炭素系のガスを用いたRIE法により
行う。そして、このエッチングにより、下層のシリコン
膜33aの窒化シリコンマスク4a下以外の部分を露出
させる。
【0070】続いて、この状態で、今度は、塩素ガスを
用いたRIE法により、図9(f)に示すように、シリ
コン膜32a,33aを選択的に除去して、レジストパ
タン5の下以外の領域の薄い酸化膜21表面を露出させ
る。次いで、図9(g)に示すように、酸素ラジカルを
用いた灰化処理で、レジストパタン5を除去する。
用いたRIE法により、図9(f)に示すように、シリ
コン膜32a,33aを選択的に除去して、レジストパ
タン5の下以外の領域の薄い酸化膜21表面を露出させ
る。次いで、図9(g)に示すように、酸素ラジカルを
用いた灰化処理で、レジストパタン5を除去する。
【0071】次に、露出している薄い酸化膜21をフッ
酸系のエッチング液によるウエットエッチングで除去
し、次いで、シリコン基板1をRCA洗浄により洗浄す
る。そして、図10(h)に示すように、窒化シリコン
マスク4aをマスクとして、水蒸気を含んだ酸素雰囲気
中で1000℃の温度に加熱することによる熱酸化を行
う。このことにより、露出したシリコン膜32a,33
aの側面とシリコン基板1表面とを酸化し、450nm
の膜厚の厚い酸化膜22bを形成する。
酸系のエッチング液によるウエットエッチングで除去
し、次いで、シリコン基板1をRCA洗浄により洗浄す
る。そして、図10(h)に示すように、窒化シリコン
マスク4aをマスクとして、水蒸気を含んだ酸素雰囲気
中で1000℃の温度に加熱することによる熱酸化を行
う。このことにより、露出したシリコン膜32a,33
aの側面とシリコン基板1表面とを酸化し、450nm
の膜厚の厚い酸化膜22bを形成する。
【0072】次に、この熱酸化によって形成された窒化
シリコンマスク4a表面の薄い酸化膜を希フッ酸で除去
し、熱リン酸で窒化シリコンマスク4aを選択的にエッ
チング除去する。さらに、今度は塩素系のガスを用いた
RIE法により、シリコン膜32a,33aを選択的に
エッチング除去し(図10(i))、厚い酸化膜22b
に覆われた素子分離領域を形成する。そして、図10
(j)に示すように、薄い酸化膜21を除去してシリコ
ン基板1表面を露出させる。
シリコンマスク4a表面の薄い酸化膜を希フッ酸で除去
し、熱リン酸で窒化シリコンマスク4aを選択的にエッ
チング除去する。さらに、今度は塩素系のガスを用いた
RIE法により、シリコン膜32a,33aを選択的に
エッチング除去し(図10(i))、厚い酸化膜22b
に覆われた素子分離領域を形成する。そして、図10
(j)に示すように、薄い酸化膜21を除去してシリコ
ン基板1表面を露出させる。
【0073】以上の方法を用いることにより、従来とは
異なりシリコン膜32a,33aにボイドは発生しな
い。したがって、図10(k)の平面図に示すように、
シリコン基板1に穴ができてしまうこともない。さら
に、厚い酸化膜22bの境界部分が凸凹な状態となるこ
ともない。また、前記実施例5とは異なり、酸化速度の
異なるシリコン膜32a,33aを用いるようにした。
この結果、フィールド酸化膜となる厚い酸化膜22bの
断面形状が、よりなだらかな形状に制御された状態とな
っている。なお、前記実施例において、シリコン層を単
層とし、この層を形成するときに、ドーピングする窒素
を上部ほど高い濃度にするようにしても、同様の効果が
得られる。
異なりシリコン膜32a,33aにボイドは発生しな
い。したがって、図10(k)の平面図に示すように、
シリコン基板1に穴ができてしまうこともない。さら
に、厚い酸化膜22bの境界部分が凸凹な状態となるこ
ともない。また、前記実施例5とは異なり、酸化速度の
異なるシリコン膜32a,33aを用いるようにした。
この結果、フィールド酸化膜となる厚い酸化膜22bの
断面形状が、よりなだらかな形状に制御された状態とな
っている。なお、前記実施例において、シリコン層を単
層とし、この層を形成するときに、ドーピングする窒素
を上部ほど高い濃度にするようにしても、同様の効果が
得られる。
【0074】実施例7.なお、上記実施例6では、シリ
コン膜32aとしてノンドープアモルファスシリコンを
用いるようにしたが、これに限るものではない。このシ
リコン膜32aとして、酸化速度を増加させる酸素がド
ーピングされたアモルファスシリコンを用い、シリコン
膜33aと不純物の添加状態が異なるようにしても良
い。
コン膜32aとしてノンドープアモルファスシリコンを
用いるようにしたが、これに限るものではない。このシ
リコン膜32aとして、酸化速度を増加させる酸素がド
ーピングされたアモルファスシリコンを用い、シリコン
膜33aと不純物の添加状態が異なるようにしても良
い。
【0075】酸素がドーピングされたアモルファスシリ
コンを用いることで、フィールド酸化膜としての厚い酸
化膜22bを形成するときに、このシリコン膜32aの
多結晶粒の成長を抑えることができる。そして、酸素を
ドーピングするようにすれば、窒化シリコンマスク4a
の端部下部分からのシリコン膜32aの酸化速度が増加
され、窒素がドーピングされたシリコン膜33aとの酸
化速度の差が、上記実施例に比較してより大きくなる。
これらのため、この実施例によれば、厚い酸化膜22b
の境界部分の凸凹の発生を抑制しつつ、その断面形状の
傾斜をさらに穏やかにすることができる。
コンを用いることで、フィールド酸化膜としての厚い酸
化膜22bを形成するときに、このシリコン膜32aの
多結晶粒の成長を抑えることができる。そして、酸素を
ドーピングするようにすれば、窒化シリコンマスク4a
の端部下部分からのシリコン膜32aの酸化速度が増加
され、窒素がドーピングされたシリコン膜33aとの酸
化速度の差が、上記実施例に比較してより大きくなる。
これらのため、この実施例によれば、厚い酸化膜22b
の境界部分の凸凹の発生を抑制しつつ、その断面形状の
傾斜をさらに穏やかにすることができる。
【0076】ところで、上記実施例4〜7においては、
バッファ層としてのシリコン層にアモルファスシリコン
を用いるようにしたが、微結晶ポリシリコンを用いるよ
うにしても同様の効果を有する。低圧CVD法では、堆
積温度を500℃程度とすることで、酸化シリコン層上
にアモルファスシリコンを堆積形成することができる。
ここで、堆積温度を650℃とし、原料ガスとしてSi
H4 またはSi2H6を用い、加えてアンモニアガスも導
入して不純物として窒素をドーピングするようにすれ
ば、窒素がドーピングされた微結晶ポリシリコンが堆積
形成できる。
バッファ層としてのシリコン層にアモルファスシリコン
を用いるようにしたが、微結晶ポリシリコンを用いるよ
うにしても同様の効果を有する。低圧CVD法では、堆
積温度を500℃程度とすることで、酸化シリコン層上
にアモルファスシリコンを堆積形成することができる。
ここで、堆積温度を650℃とし、原料ガスとしてSi
H4 またはSi2H6を用い、加えてアンモニアガスも導
入して不純物として窒素をドーピングするようにすれ
ば、窒素がドーピングされた微結晶ポリシリコンが堆積
形成できる。
【0077】なお、上記実施例4〜7では、1つのシリ
コン層に1つの不純物をドーピングするようにしたが、
これに限るものではなく、2つ以上の不純物をドーピン
グするようにしても良い。たとえば、シリコン層として
酸素と窒素をドーピングしたアモルファスシリコンを用
いるようにすれば、酸化速度を多少増加させ、加えて、
結晶粒の成長をより抑えることができる。
コン層に1つの不純物をドーピングするようにしたが、
これに限るものではなく、2つ以上の不純物をドーピン
グするようにしても良い。たとえば、シリコン層として
酸素と窒素をドーピングしたアモルファスシリコンを用
いるようにすれば、酸化速度を多少増加させ、加えて、
結晶粒の成長をより抑えることができる。
【0078】ここで、酸素のドーピングだけの場合、酸
化速度をあまり上げない状態とすれば、これはドーピン
グ量を少なくすることであり、結晶粒の成長をあまり抑
えられない。一方、結晶粒の成長をより抑えるようにす
れば、これは酸素のドーピング量を増やすことになり、
酸化速度が速くなりすぎてしまう。しかし、上述したよ
うに、酸素だけでなく、窒素や炭素を同時にドーピング
するようにすれば、酸化速度が速くなりすぎることはな
い。すなわち、酸化速度を増加する不純物と酸化速度を
低下させる不純物とをシリコン層にドーピングすること
で、選択酸化の際のシリコン層の端部からの酸化の状態
を精度良く制御できるようになり、フィールド酸化膜の
断面形状をより細かく制御できる。
化速度をあまり上げない状態とすれば、これはドーピン
グ量を少なくすることであり、結晶粒の成長をあまり抑
えられない。一方、結晶粒の成長をより抑えるようにす
れば、これは酸素のドーピング量を増やすことになり、
酸化速度が速くなりすぎてしまう。しかし、上述したよ
うに、酸素だけでなく、窒素や炭素を同時にドーピング
するようにすれば、酸化速度が速くなりすぎることはな
い。すなわち、酸化速度を増加する不純物と酸化速度を
低下させる不純物とをシリコン層にドーピングすること
で、選択酸化の際のシリコン層の端部からの酸化の状態
を精度良く制御できるようになり、フィールド酸化膜の
断面形状をより細かく制御できる。
【0079】
【発明の効果】以上説明したように、この発明によれ
ば、LOCOS法により局所酸化領域(フィールド酸化
膜)を形成するとき、半導体基板上の薄い酸化膜(パッ
ド酸化膜)上に形成するシリコン層に、窒素,炭素,あ
るいは酸素などの不純物をドーピングした微結晶ポリシ
リコンあるいはアモルファスシリコンを用いるようにし
た。このため、フィールド酸化膜区域(素子分離領域)
の境界(バーズビーク端)が凸凹になることもなく、ボ
イドの発生が抑制できるという効果がある。また、シリ
コン層を不純物の添加状態が異なる多層構造とすること
により、フィールド酸化膜の断面形状を制御できるとい
う効果がある。
ば、LOCOS法により局所酸化領域(フィールド酸化
膜)を形成するとき、半導体基板上の薄い酸化膜(パッ
ド酸化膜)上に形成するシリコン層に、窒素,炭素,あ
るいは酸素などの不純物をドーピングした微結晶ポリシ
リコンあるいはアモルファスシリコンを用いるようにし
た。このため、フィールド酸化膜区域(素子分離領域)
の境界(バーズビーク端)が凸凹になることもなく、ボ
イドの発生が抑制できるという効果がある。また、シリ
コン層を不純物の添加状態が異なる多層構造とすること
により、フィールド酸化膜の断面形状を制御できるとい
う効果がある。
【0080】同様に、シリコン層の不純物添加量を膜厚
方向に変化させるようにしたので、フィールド酸化膜の
断面形状を制御できるという効果がある。そして、2つ
以上の不純物を組み合わせて添加するようにしたので、
シリコン層端部からの酸化速度を微妙に制御し、かつ結
晶の成長を抑えるようにできる。このため、フィールド
酸化膜の断面形状をより細かく制御できるという効果が
ある。
方向に変化させるようにしたので、フィールド酸化膜の
断面形状を制御できるという効果がある。そして、2つ
以上の不純物を組み合わせて添加するようにしたので、
シリコン層端部からの酸化速度を微妙に制御し、かつ結
晶の成長を抑えるようにできる。このため、フィールド
酸化膜の断面形状をより細かく制御できるという効果が
ある。
【図1】 この発明の1実施例における素子分離領域の
形成方法を説明するための工程を示す断面図である。
形成方法を説明するための工程を示す断面図である。
【図2】 図1に続く、素子分離領域の形成方法を説明
するための工程を示す断面図および平面図である。
するための工程を示す断面図および平面図である。
【図3】 この発明の他の実施例における素子分離領域
の形成方法を説明するための工程を示す断面図である。
の形成方法を説明するための工程を示す断面図である。
【図4】 図3に続く、素子分離領域の形成方法を説明
するための工程を示す断面図および平面図である。
するための工程を示す断面図および平面図である。
【図5】 この発明の他の実施例における素子分離領域
の形成方法を説明するための工程を示す断面図である。
の形成方法を説明するための工程を示す断面図である。
【図6】 図5に続く、素子分離領域の形成方法を説明
するための工程を示す断面図および平面図である。
するための工程を示す断面図および平面図である。
【図7】 この発明の他の実施例における素子分離領域
の形成方法を説明するための工程を示す断面図である。
の形成方法を説明するための工程を示す断面図である。
【図8】 図7に続く、素子分離領域の形成方法を説明
するための工程を示す断面図および平面図である。
するための工程を示す断面図および平面図である。
【図9】 この発明の他の実施例における素子分離領域
の形成方法を説明するための工程を示す断面図である。
の形成方法を説明するための工程を示す断面図である。
【図10】 図9に続く、素子分離領域の形成方法を説
明するための工程を示す断面図および平面図である。
明するための工程を示す断面図および平面図である。
【図11】 従来のポリバッファードLOCOS法を説
明するための工程を示す断面図である。
明するための工程を示す断面図である。
【図12】 図11に続く、ポリバッファードLOCO
S法を説明するための工程を示す断面図および平面図で
ある。
S法を説明するための工程を示す断面図および平面図で
ある。
【図13】 図12に続く、ポリバッファードLOCO
S法を説明するための工程を示す断面図および平面図で
ある。
S法を説明するための工程を示す断面図および平面図で
ある。
【図14】 従来の他のポリバッファードLOCOS法
を説明するための工程を示す断面図である。
を説明するための工程を示す断面図である。
【図15】 図14に続く、ポリバッファードLOCO
S法を説明するための工程を示す断面図および平面図で
ある。
S法を説明するための工程を示す断面図および平面図で
ある。
【図16】 図16に続く、ポリバッファードLOCO
S法を説明するための工程を示す断面図および平面図で
ある。
S法を説明するための工程を示す断面図および平面図で
ある。
1…シリコン基板、4、…窒化シリコン層、4a…窒化
シリコンマスク(酸化マスク)、5…レジストパタン、
21…薄い酸化膜、22…厚い酸化膜、31…シリコン
層。
シリコンマスク(酸化マスク)、5…レジストパタン、
21…薄い酸化膜、22…厚い酸化膜、31…シリコン
層。
Claims (10)
- 【請求項1】 半導体基板上に薄い酸化膜を形成する工
程と、 前記薄い酸化膜上にシリコンの結晶化を阻止する不純物
を添加したシリコンからなるシリコン層を形成する工程
と、 前記シリコン層上に耐酸化性を有する耐酸化膜を形成す
る工程と、 前記耐酸化膜の一部を選択的に除去して前記耐酸化膜よ
りなる酸化マスクを形成する工程と、 前記酸化マスクをマスクとして前記シリコン層と半導体
基板を酸化して素子分離領域を形成する工程とを有する
ことを特徴とする素子分離領域の形成方法。 - 【請求項2】 請求項1記載の素子分離領域の形成方法
において、 前記シリコン層の前記酸化マスクの下以外の領域の少な
くとも一部を除去した後、 前記酸化マスクをマスクとして素子分離領域を形成する
ことを特徴とする素子分離領域の形成方法。 - 【請求項3】 請求項1または2記載の素子分離領域の
形成方法において、 前記不純物を前記シリコン層の膜厚方向に変化させて添
加することを特徴とする素子分離領域の形成方法。 - 【請求項4】 請求項1または2記載の素子分離領域の
形成方法において、 前記シリコン層を、第1のシリコン膜とこの上に形成し
た第2のシリコン膜とを少なくとも有する多層構造と
し、 前記第1と第2のシリコン膜の不純物の添加状態が異な
るように形成することを特徴とする素子分離領域の形成
方法。 - 【請求項5】 請求項4記載の素子分離領域の形成方法
において、 前記第2のシリコン膜より前記第1のシリコン膜の方が
酸化速度が速い特性を持った材料によって構成されてい
ることを特徴とする素子分離領域の形成方法。 - 【請求項6】 請求項1〜5いずれか1項記載の素子分
離領域の形成方法において、 前記シリコン層は、シリコンの結晶化を阻止し、かつ、
シリコンの酸化速度を低下させる不純物が添加されてい
ることを特徴とする素子分離領域の形成方法。 - 【請求項7】 請求項1〜5いずれか1項記載の素子分
離領域の形成方法において、 前記シリコン層は、シリコンの結晶化を阻止してシリコ
ンの酸化速度を低下させる不純物と、シリコンの結晶化
を阻止してシリコンの酸化速度を増加させる不純物とが
組み合わさって添加されていることを特徴とする素子分
離領域の形成方法。 - 【請求項8】 請求項1〜7いずれか1項記載の素子分
離領域の形成方法において、 前記不純物として、窒素,炭素,酸素のうち少なくとも
1つ以上の元素を含有することを特徴とする素子分離領
域の形成方法。 - 【請求項9】 請求項1〜8いずれか1項記載の素子分
離領域の形成方法において、 CVD法を用いて前記シリコン層を形成することを特徴
とする素子分離領域の形成方法。 - 【請求項10】 請求項1〜8いずれか1項記載の素子
分離領域の形成方法において、 スパッタ法を用いて前記シリコン層を形成することを特
徴とする素子分離領域の形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7141732A JPH0883795A (ja) | 1994-07-13 | 1995-06-08 | 素子分離領域の形成方法 |
| KR1019950020674A KR0174319B1 (ko) | 1994-07-13 | 1995-07-13 | 소자분리 영역의 형성방법 |
| DE19525580A DE19525580C2 (de) | 1994-07-13 | 1995-07-13 | Verfahren zur Bildung eines Elementisolationsbereichs mit einer die Kristallisation von Silizium unterdrückenden dotierten Siliziumschicht |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-161097 | 1994-07-13 | ||
| JP16109794 | 1994-07-13 | ||
| JP7141732A JPH0883795A (ja) | 1994-07-13 | 1995-06-08 | 素子分離領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0883795A true JPH0883795A (ja) | 1996-03-26 |
Family
ID=26473908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7141732A Pending JPH0883795A (ja) | 1994-07-13 | 1995-06-08 | 素子分離領域の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH0883795A (ja) |
| KR (1) | KR0174319B1 (ja) |
| DE (1) | DE19525580C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318461B1 (ko) * | 1998-10-13 | 2002-02-19 | 박종섭 | 반도체소자의분리방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175123A (en) * | 1990-11-13 | 1992-12-29 | Motorola, Inc. | High-pressure polysilicon encapsulated localized oxidation of silicon |
| US5338750A (en) * | 1992-11-27 | 1994-08-16 | Industrial Technology Research Institute | Fabrication method to produce pit-free polysilicon buffer local oxidation isolation |
| KR970003893B1 (ko) * | 1993-10-25 | 1997-03-22 | 삼성전자 주식회사 | 반도체 장치의 소자 분리 방법 |
-
1995
- 1995-06-08 JP JP7141732A patent/JPH0883795A/ja active Pending
- 1995-07-13 DE DE19525580A patent/DE19525580C2/de not_active Expired - Fee Related
- 1995-07-13 KR KR1019950020674A patent/KR0174319B1/ko not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318461B1 (ko) * | 1998-10-13 | 2002-02-19 | 박종섭 | 반도체소자의분리방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0174319B1 (ko) | 1999-04-01 |
| DE19525580A1 (de) | 1996-01-25 |
| DE19525580C2 (de) | 2001-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011861B1 (ko) | 반도체장치의 소자 분리 방법 | |
| JPH0461494B2 (ja) | ||
| JPH08293541A (ja) | 半導体装置の素子分離方法 | |
| US5631189A (en) | Method of forming element isolation region | |
| TWI282121B (en) | Method for fabricating contact pad of semiconductor device | |
| JP3039978B2 (ja) | 集積misfetデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPH0883795A (ja) | 素子分離領域の形成方法 | |
| JPH07211710A (ja) | 半導体デバイスの素子分離膜の形成方法 | |
| JPH11340315A (ja) | 半導体装置の製造方法 | |
| JPH02260639A (ja) | 半導体装置の製造方法 | |
| JP3436315B2 (ja) | Monos型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法 | |
| JPS6359538B2 (ja) | ||
| JPH0744214B2 (ja) | 半導体装置の製造方法 | |
| JPS61296741A (ja) | 半導体装置の製造方法 | |
| JPS59188936A (ja) | 半導体装置の製造方法 | |
| JPH0499028A (ja) | 半導体装置の製造方法 | |
| JPS5916340A (ja) | 半導体装置の製造方法 | |
| JPH0450748B2 (ja) | ||
| JPH0669066B2 (ja) | 半導体装置の製造方法 | |
| JPS628029B2 (ja) | ||
| JPH0117256B2 (ja) | ||
| JPS63170922A (ja) | 配線方法 | |
| JPH05218193A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040323 |