JPH088526A - 電子部品の実装方法、プリント配線板および電子部品 - Google Patents
電子部品の実装方法、プリント配線板および電子部品Info
- Publication number
- JPH088526A JPH088526A JP6158199A JP15819994A JPH088526A JP H088526 A JPH088526 A JP H088526A JP 6158199 A JP6158199 A JP 6158199A JP 15819994 A JP15819994 A JP 15819994A JP H088526 A JPH088526 A JP H088526A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- leads
- electronic component
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
た多数のパッドに予めはんだを供給し、ICなどの表面
実装部品の多数のリードを対応する前記パッドに位置合
せしてリフローはんだ付けする場合に、部品供給位置の
ずれによるはんだ付け不良の発生を防止する。 【構成】 互いに対応する少くとも1組の前記パッドお
よびリードを、パッドおよびリードの配列方向に幅広く
形成しておき、リフローはんだ付け時に電子部品を溶融
はんだの表面張力により適正位置に移動させる。プリン
ト配線板は、直線上に配列された多数のパッドのうち両
端のパッドをその配列方向に幅広くし、また電子部品
は、直線上に配列された多数のリードのうち両端のリー
ドをその配列方向に幅広くする。
Description
を有するICなどの実装に好適な電子部品の実装方法
と、この方法の実施に用いるプリント配線板および電子
部品に関するものである。
部品の小型化、高密度実装化が進んでいる。このためI
Cなどの電子部品を表面実装方式とすると共に、そのリ
ード間隔を一層狭くすることが求められている。例えば
リードのピッチを0.5mm以下に狭くしたものも用い
られている。
品の例として、TSOP(THIN SMALL OUTLINE PACKAG
E)型のICの実装方法を図5〜7を用いて説明する。
図5はTSOP型ICの一例(FPT-20P-M04 )の斜視
図、図6はその実装時の位置ずれ状態を示すための図5
におけるVI矢視図、図7は実装方法の説明図である。
パッケージを持ったICであり、その一対の短辺には2
0本のガルウィング型リード12が設けられている。リ
ード12は5本ずつの組に分けられ、パッケージ10の
両短辺には2組のリード12が広い間隔を空けて設けら
れている。すなわち図6に示すように、1つの組のリー
ド12のピッチは約0.5mm、リード間隔は0.3m
m、リード幅は0.2mmであり、隣接する組の間隔は
約1.3mmとなっている。
14には、各リード12に対応する間隔をもってパッド
16が形成されている。すなわち表面に銅箔を接着した
銅張積層板にエッチングによって回路パターンを形成す
る際に、これらパッド16も同一処理により形成され
る。そしてこれらのパッド16には銅めっきが施され
る。
ようにはんだ18を供給する。このはんだ18を供給す
る方法は種々ある。例えばクリームはんだを各パッド1
6にスキージーを用いて印刷する方法や、パッド16以
外の部分をめっきレジストで覆いはんだを厚膜めっきす
る方法などがある。
には、図7の(B)に示すように接着性を有するフラッ
クス20が供給される。例えばコンピュータ制御のディ
スペンサを用いて、パッド16の並び方向に沿いフラッ
クス20を連続塗布する。このフラックス20はIC1
0を実装する際にIC10を仮止めする接着剤になると
共に、はんだ付け表面を清浄化してはんだ付け性を向上
させる。
ら所定の実装位置に運ばれ、第7図(C)に示すように
フラックス20により仮止めされる。すなわちIC10
の各リード12が、対応するパッド16の上に来るよう
に位置合せして仮止めする。このプリント配線板14は
全体が赤外線ヒータ22により加熱されると、はんだ1
8が溶融(リフロー)し、図7(D)のように各リード
12が対応するパッド16にはんだ付けされる。図7
(D)で18Aは溶融したはんだを示す。
度実装化に伴い、リード12のピッチが狭くなると、I
C10をマウンタによりパッド16上に供給する際の僅
かな位置ずれが問題になってくる。今リードピッチに比
較してマウンタによるIC10の供給位置のずれが十分
に小さければ、はんだ18がリフローした時の溶融はん
だ18の表面張力によって、リード12は対応するパッ
ド16の中央付近に移動する。すなわちリフローにより
自己補正が可能である。
タによるIC10の位置ずれが相対的に大きくなり、例
えば図6に示すようにリード12がパッド16から外れ
た位置に仮止めされることが起り得る。この場合にはは
んだ18をリフローしても溶融はんだ18Aはリード1
2に接触せず、前記した表面張力による自己補正が行わ
れない。このためはんだ付け不良が発生することにな
る。
ものであり、ICなどの表面実装部品をリフローはんだ
付けする場合に、部品供給位置のずれによるはんだ付け
不良の発生を防止することができる電子部品の実装方法
と、この方法の実施に直接使用するプリント配線板およ
び電子部品を提供することを目的とする。
ト配線板に直線上に並ぶように配列した多数のパッドに
予めはんだを供給し、電子部品の多数のリードを対応す
る前記パッドに位置合せしてリフローはんだ付けする電
子部品の実装方法において、互いに対応する少くとも1
組の前記パッドおよびリードを、パッドおよびリードの
配列方向に幅広く形成しておき、リフローはんだ付け時
に前記電子部品を溶融はんだの表面張力により適正位置
に移動させることを特徴とする電子部品の実装方法、に
より達成される。
ードに対応する多数のパッドを直線上に配列し、これら
のパッドのうち両端のパッドをその配列方向に幅広くし
たことを特徴とするプリント配線板、により達成され
る。
ードのうち両端のリードをその配列方向に幅広くしたこ
とを特徴とする表面実装用の電子部品、により達成され
る。
はプリント配線板上のパッド配置図、図3は自己補正作
用の説明図、図4は同じく要部拡大図である。
5に示したIC10と同一のものであり、リード12の
一部だけが異なる。すなわち5本のリード12からなる
各組の両端のリード12A、12Aだけ、その間の3本
のリード12の幅(0.2mm)に対して2倍の幅
(0.4mm)を持つ。またリード12、12間の間隔
が0.3mmであるのに対し、端のリード12Aとその
隣りのリード12との間隔を0.325mmにしたもの
である。
16は、IC10Aのリード12、12Aに適合するよ
うに形成される。すなわち5つのパッド16からなる各
組の両端のパッド16A、16Aだけ、その間の3つの
パッド16の幅(0.25mm)に対して2倍の幅
(0.5mm)とする。また全てのパッド16、16A
の間隔は全て0.25mmである。
た手順と同じ手順ではんだ18、フラックス20が供給
され、IC10Aがマウンタにより載せられる。この時
IC10Aは、通常パッド16、16Aに対して僅かに
位置ずれが生じる。図1に示すようにIC10が正しい
位置からずれて、リード12がパッド16から外れるこ
とがある。
ッド16Aは共に幅が広いため、リード12Aとパッド
16Aとが外れることなく一部が重なっている状態を考
える。この状態でヒータ22(図7参照)によりはんだ
18をリフローすると、溶融はんだ18A(図1)の表
面張力によりIC10Aがパッド16A、16上で移動
し、自動的に正しい位置に補正される(自己補正作
用)。
する。1つのパッド16Aに対してリード12Aが図3
のように幅方向にずれている状態ではんだ18が溶融す
れば、溶融はんだ18Aの表面張力がリード12Aおよ
びパッド18Aの2つの面a、bに作用して位置ずれを
減らす方向に自己補正力Fが発生する。
3 (図4)は、F3 =[単位長さ当り表面張力]×[接
触部の長さ]=f3 ×sinθ×L、である。ここにf
3 は溶融はんだ18Aとリード12Aとの間に作用する
表面張力であり、0.50gf/cmである。θは溶融
はんだ18Aの面aにおける接触角であり、約45°で
ある。接触部の長さLは0.050cmであるから、F
3 =0.50×0.71×0.050=0.0177g
fとなる。
力F3 が作用するから、1つのリード12Aに作用する
自己補正力Fは、F=2F3 =0.035gfとなる。
この力Fがパッド16Aとリード12Aとの間の移動を
妨げる抗力Rより大きければIC10Aは移動でき自己
補正作用が発生する。そこでこの抗力Rの大きさを次に
求める。
16Aとの溶融はんだ18Aとの間に作用する摩擦力と
考えられ、この摩擦係数をμ、圧力をPとすると、R=
μ×Pで求められる。ここに圧力Pは、Mを自重による
圧力、Hを表面張力による圧力、F0 を浮力とすれば、
P=M+H−F0 、で求められる。
Aと8つのパッド16AとでIC10Aが支えられてい
ると考えられるから、IC10Aの重さを0.3gfと
して、M=0.3/8gfとなる。
(2d+2L)(dは接触部の幅、Lは接触部の長さ)
として、 H=(表面張力)×(2d+2L)×cosθ =0.50×2(0.050+0.0175)×cos45° =0.048gf となる。
0.085gfとなる。摩擦抵抗係数μを0.3とすれ
ば抵抗力R=μP=0.025gfとなる。この抵抗力
Rは前記した自己補正力Fと比較すれば、F−R=0.
035−0.025=0.01gfとなり、この差(F
−R)によりIC10Aのリード12Aはパッド16A
の中央に向って引寄せられる。そして幅の狭いリード1
2が対応するパッド16に接触すれば自己補正力Fは増
大し、さらに大きな力でIC10Aは正しい位置へ移動
することができる。
に分けられ、各組の両端のリード12Aと対応するパッ
ド16Aとを幅広くしているが、本発明はこれに限られ
ない。一列に並んだリードのうち少くとも1つのリード
と対応するパッドとを幅広くすれば、本発明による自己
補正作用が得られ、本発明はそのようなものを含む。
から外れてもICが幅広のパッド上に保持され得るよう
にするためには、一直線上に並ばない少くとも3つのリ
ードとこれらに対応するパッドとを幅広くすることが必
要である。従ってICの4隅のリードおよびこれらに対
応するパッドを幅広くするのが望ましい。すなわち直線
上に並ぶリードのうち両端のリードを幅広くしておくの
がよい。
のであるが、IC以外の表面実装用電子部品にも適用で
きる。またガルウィング型のリードを持ったSOP(Sm
allOutline Package )型のICなどに限られず他の形
式のリード、例えば内側へJ字形に曲がったリードを持
ったSOJ(Small Outline J-bend Package)型やPL
CC(Plastic Leaded Chip Carrier )型のIC、また
4辺にガルウィング型のリードを持つQFP(Quad Fla
t Package )型のICなどにも適用できる。
装型電子部品の一部のリードとこれに対応するプリント
配線板側のパッドとをその並び方向に幅広くしたもので
あるから、マウンタにより電子部品をプリント配線板に
供給する際に僅かな位置ずれが生じても、幅広いリード
とパッドとが重なりさえすれば、溶融はんだの表面張力
により電子部品は正しい位置に移動する(自己補正作
用)。このためはんだ付け不良の発生を防止することが
できる。またマウンタの部品位置決め精度を著しく高め
ることが不要になる。
請求項1の発明の実施に直接用いるプリント配線板と電
子部品とが得られる。
示す図
Claims (3)
- 【請求項1】 プリント配線板に直線上に並ぶように配
列した多数のパッドに予めはんだを供給し、電子部品の
多数のリードを対応する前記パッドに位置合せしてリフ
ローはんだ付けする電子部品の実装方法において、互い
に対応する少くとも1組の前記パッドおよびリードを、
パッドおよびリードの配列方向に幅広く形成しておき、
リフローはんだ付け時に前記電子部品を溶融はんだの表
面張力により適正位置に移動させることを特徴とする電
子部品の実装方法。 - 【請求項2】 実装する電子部品のリードに対応する多
数のパッドを直線上に配列し、これらのパッドのうち両
端のパッドをその配列方向に幅広くしたことを特徴とす
るプリント配線板。 - 【請求項3】 直線上に配列された多数のリードのうち
両端のリードをその配列方向に幅広くしたことを特徴と
する表面実装用の電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6158199A JPH088526A (ja) | 1994-06-17 | 1994-06-17 | 電子部品の実装方法、プリント配線板および電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6158199A JPH088526A (ja) | 1994-06-17 | 1994-06-17 | 電子部品の実装方法、プリント配線板および電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088526A true JPH088526A (ja) | 1996-01-12 |
Family
ID=15666445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6158199A Pending JPH088526A (ja) | 1994-06-17 | 1994-06-17 | 電子部品の実装方法、プリント配線板および電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088526A (ja) |
-
1994
- 1994-06-17 JP JP6158199A patent/JPH088526A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0678232A1 (en) | CONFORMABLE CONDUCTOR PLATE. | |
| US6201193B1 (en) | Printed circuit board having a positioning marks for mounting at least one electronic part | |
| US4339784A (en) | Solder draw pad | |
| US6479755B1 (en) | Printed circuit board and pad apparatus having a solder deposit | |
| KR19980701441A (ko) | 전기 전도성 와이어 | |
| US5842274A (en) | Method of forming discrete solder portions on respective contact pads of a printed circuit board | |
| AU2019437513B2 (en) | Printed wiring board | |
| JPH01300588A (ja) | プリント配線板及びそのはんだ付け方法 | |
| JPH088526A (ja) | 電子部品の実装方法、プリント配線板および電子部品 | |
| JP2000353863A (ja) | プリント配線板構造とこのプリント配線板構造の反り防止方法 | |
| US20090224026A1 (en) | Electronic component mounting method | |
| JPH04184968A (ja) | 電子部品およびその製造に用いるリードフレームならびに電子部品の実装方法 | |
| JPS63124496A (ja) | 多端子部品の取付方法 | |
| JPH07106745A (ja) | プリント配線板及びパッドへの半田皮膜形成方法 | |
| JP2914980B2 (ja) | 多端子電子部品の表面実装構造 | |
| JPH05283587A (ja) | 多リード素子の半田付方法 | |
| EP0676913A1 (en) | Surface-mount component soldering | |
| JPH04243187A (ja) | プリント基板 | |
| JP2000151056A (ja) | パッケージ | |
| GB2325092A (en) | Preventing distortion during the manufacture of flexible circuit assemblies | |
| JPH01245591A (ja) | 高密度実装基板 | |
| KR20230171502A (ko) | 가요성인쇄회로기판 표면실장방법 및 그에 적합한 지그 | |
| JPH09219580A (ja) | 半田供給装置および供給方法 | |
| JPH01260899A (ja) | デュアルインライン型半導体装置の実装方法 | |
| JPH0435917B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050921 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20071214 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090804 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |