JPH01260899A - デュアルインライン型半導体装置の実装方法 - Google Patents
デュアルインライン型半導体装置の実装方法Info
- Publication number
- JPH01260899A JPH01260899A JP63089910A JP8991088A JPH01260899A JP H01260899 A JPH01260899 A JP H01260899A JP 63089910 A JP63089910 A JP 63089910A JP 8991088 A JP8991088 A JP 8991088A JP H01260899 A JPH01260899 A JP H01260899A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- tip
- warping
- rollers
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデュアルインライン型半導体装置を回路基板へ
の実装方法に関する。
の実装方法に関する。
〔従来の技術１
従来、デュアルインライン型半導体装置（以下半導体装
置と言う）をプリント配線板のような回路基板に実装す
る場合は、半導体装置の外部リードの先端を折曲げて千
世にし、この外部リードの平坦面と回路基板の導電層と
をはんだ付けして電気的及びｆｉ械的接続機能を持たせ
て実装している。
置と言う）をプリント配線板のような回路基板に実装す
る場合は、半導体装置の外部リードの先端を折曲げて千
世にし、この外部リードの平坦面と回路基板の導電層と
をはんだ付けして電気的及びｆｉ械的接続機能を持たせ
て実装している。
第４図は従来の半導体装置の断面図を示す。通常、回路
基板に実装される半導体装置は、半導体チップを樹脂封
止して成形された樹脂体１の両側面より突出する複数の
外部リード３が下方にほぼ直角に近い角度で曲げられて
いる。更に、この外部リード３の先端部２を必要に応じ
てプレス成形法で折曲げて各外部リードの下面４が同−
平面になるように成形する。また、この外部リード３の
周囲面は、例えば、溶融温度１８０℃の錫−鉛系のはん
だで１５μｍから２０μＩｎ程度の厚さのはんだめっき
層５で被覆されている。
基板に実装される半導体装置は、半導体チップを樹脂封
止して成形された樹脂体１の両側面より突出する複数の
外部リード３が下方にほぼ直角に近い角度で曲げられて
いる。更に、この外部リード３の先端部２を必要に応じ
てプレス成形法で折曲げて各外部リードの下面４が同−
平面になるように成形する。また、この外部リード３の
周囲面は、例えば、溶融温度１８０℃の錫−鉛系のはん
だで１５μｍから２０μＩｎ程度の厚さのはんだめっき
層５で被覆されている。
第５図は半導体装置を回路基板に実装した状態を示す断
面図、第６ＵＡは第５図のＡ−Ａ断面図である。この半
導体装置を回路基板６に実装置るには、あらかじめ回路
基板６の導電層７にペースト状のはんだを塗布しはんだ
層８を形成する。次に、２ｒ導体装置をプリント回路居
板６の上に載置して、赤外線ランプで２００℃程度にｌ
ｔｏ熱することによりはＸ２だ層８を再溶融して半導体
装置の外部り一ド３の先端部２の下面４とプリント回路
基板６の導電層７とを接続して実装する。
面図、第６ＵＡは第５図のＡ−Ａ断面図である。この半
導体装置を回路基板６に実装置るには、あらかじめ回路
基板６の導電層７にペースト状のはんだを塗布しはんだ
層８を形成する。次に、２ｒ導体装置をプリント回路居
板６の上に載置して、赤外線ランプで２００℃程度にｌ
ｔｏ熱することによりはＸ２だ層８を再溶融して半導体
装置の外部り一ド３の先端部２の下面４とプリント回路
基板６の導電層７とを接続して実装する。
１発明が解決しようとする。８ｗ題〕
上述した半導体装置は外部リード３の左端部２を曲げ成
形する際に、総べてのリードの先端部２の下面１１が同
一面にならない、例えば、正常に成形された先端部２ａ
に比べ、先端部２ｂが一］二側に反ることがある。この
ためプリント回路基板６に実装するときに、プリンｌ−
回路基板６の導電層７の面と半導体装置の外部リード３
の左端部２ｂとの間に隙間９が生じる。この隙間８は外
部リード３の成形精度によるものと、成形後の半導体装
置の梱包時とか、あるいは運搬時の機械的な衝撃による
変形によるものがある。この隙間が３００μ＋１’ｌ以
トになることがあり、このような隙間８の場合、半導体
装置の実装時に、外部リード３の先端部２１のように、
ペースト状のはんだ層８はこの隙間（ンを埋めることが
出来なくなり接続されないという問題がある。特に、リ
ード数の多い半導体装置では接続されない外部リードが
発生することか多い。
形する際に、総べてのリードの先端部２の下面１１が同
一面にならない、例えば、正常に成形された先端部２ａ
に比べ、先端部２ｂが一］二側に反ることがある。この
ためプリント回路基板６に実装するときに、プリンｌ−
回路基板６の導電層７の面と半導体装置の外部リード３
の左端部２ｂとの間に隙間９が生じる。この隙間８は外
部リード３の成形精度によるものと、成形後の半導体装
置の梱包時とか、あるいは運搬時の機械的な衝撃による
変形によるものがある。この隙間が３００μ＋１’ｌ以
トになることがあり、このような隙間８の場合、半導体
装置の実装時に、外部リード３の先端部２１のように、
ペースト状のはんだ層８はこの隙間（ンを埋めることが
出来なくなり接続されないという問題がある。特に、リ
ード数の多い半導体装置では接続されない外部リードが
発生することか多い。
本発明は半導体装置の外部リードの先端部の接続面に多
少の反りがあっても回路基板に実装出来る半導体装置の
実装方法を提供することにある。
少の反りがあっても回路基板に実装出来る半導体装置の
実装方法を提供することにある。
１課題を解決するための手段゛１
本発明のデュアルインライン型半導体装置の実装方法は
、デュアルインライン型半導体装置の複数の外部リード
をいずれかの方向に折曲げる［程と、前記複数の外部リ
ードの先端部を前記折曲げ方向と逆方向に折曲げて各ｍ
ｆ記外部リードの前記先端部の面が同一の平向になるよ
うに形成する工程と、前記先端部の面の反り分複数のロ
ーラで矯正する工程と、前記先端部の而にペースｌ−状
のはんたを塗布する工程とを３んで構成される。
、デュアルインライン型半導体装置の複数の外部リード
をいずれかの方向に折曲げる［程と、前記複数の外部リ
ードの先端部を前記折曲げ方向と逆方向に折曲げて各ｍ
ｆ記外部リードの前記先端部の面が同一の平向になるよ
うに形成する工程と、前記先端部の面の反り分複数のロ
ーラで矯正する工程と、前記先端部の而にペースｌ−状
のはんたを塗布する工程とを３んで構成される。
１実施例］
次に、本発明について図面を参照して説明する。
第１図は本発明による一実施例を示す半導体装置の断面
図である。この半導体装置の樹脂体１より突出した外部
リード３の先端部２の下面４には？、を来のはんだめっ
き層５の上に、更に、ペースｌ−状はんだ層１９を形成
することである。その他は従東例と同じである。
図である。この半導体装置の樹脂体１より突出した外部
リード３の先端部２の下面４には？、を来のはんだめっ
き層５の上に、更に、ペースｌ−状はんだ層１９を形成
することである。その他は従東例と同じである。
このベース１へ状はんだ層１９を形成する前に、外部リ
ード３の先端部２の反りを矯正することである。第２図
は半導体装置の実装方法を説明するための実装装置のブ
ロック図、第３図は第２図に示す実装装置装置の反り矯
正機構の正面図である。
ード３の先端部２の反りを矯正することである。第２図
は半導体装置の実装方法を説明するための実装装置のブ
ロック図、第３図は第２図に示す実装装置装置の反り矯
正機構の正面図である。
まず、半導体装置２０をコンベア１７の上に乗せ、コン
ベア１７を走行方向１８の方向に走行させ、半導体装置
２０を矯正ローラ１０ａ及び１０ｃに移送する。第１図
に示す半導体装置２０の外部リード３の先端部２を矯正
ローラ１０ａ及び１０ｃの間に挟み、外部リード３の先
端部２の反りを見込んで反り方向と反対が向に曲げるよ
うにローラｌＯ：Ｌ及び１０ｃの上下位置をＡＭして、
矢印の方向Ｂに回転させ外部リード先端部の反りを修正
する。この矯正だけでは外部リード先端部の反りの修正
が完全ではなく、スプリングバック量があるため５反り
が多少残る。次に、矯正ローラ１０ｂ及び１０ｄの上下
位置を外部リード３の先端部２の残りの反り量を見込ん
で調整し、前述と同様に、コンベア１７で半導体装置２
０を移送し、矯正ローラ１０ｂと１０ ｄで残りの反り
を修正する。
ベア１７を走行方向１８の方向に走行させ、半導体装置
２０を矯正ローラ１０ａ及び１０ｃに移送する。第１図
に示す半導体装置２０の外部リード３の先端部２を矯正
ローラ１０ａ及び１０ｃの間に挟み、外部リード３の先
端部２の反りを見込んで反り方向と反対が向に曲げるよ
うにローラｌＯ：Ｌ及び１０ｃの上下位置をＡＭして、
矢印の方向Ｂに回転させ外部リード先端部の反りを修正
する。この矯正だけでは外部リード先端部の反りの修正
が完全ではなく、スプリングバック量があるため５反り
が多少残る。次に、矯正ローラ１０ｂ及び１０ｄの上下
位置を外部リード３の先端部２の残りの反り量を見込ん
で調整し、前述と同様に、コンベア１７で半導体装置２
０を移送し、矯正ローラ１０ｂと１０ ｄで残りの反り
を修正する。
この結果、これらの矯正ローラによりリード先端部の反
りが３００μ＋７１以−Ｌあつたが、はぼ３０ ）ｔ１
０以内に矯正し得た。これ以上に反りがある場合は、矯
正ローラの段数を増やせばよいが、３００μＩｎ以内の
反りであれば、二段の矯正ローラで十分である。次に、
半導体装置２０をコンベア１７で移送し、パン１４に充
たされたベース１〜状のはんだ１３を汲上げて円周上に
付着したローラ１２の一トに半導体装置２０を１にぬる
。次に、スキージローラ１１で外部り一１テ３の先端部
２の曲げ弾性変バ３限界内の押圧力で外部リード先端部
を押付け、第１図に示すように、ベースｌ−状はんだ層
１９を外部リード３の先端部２の下面４に形成する。次
に、コンベア１７により半導体装置２０を移送し、ＸＹ
子テーブル手前に位置させ、マニュプレータ１５により
半導体装置２０を掴み、マユュブレータ１５を移動させ
、ＸＹ子テーブル上回路基板４の導電層と半導体装置２
０の外部リード３の先端部２を合せるように位置決めし
、積載する。次に、図面には図示されていないが、別の
コンベアに半導体装置を積載した回路基板を移載して、
赤外線ランプで加熱してペースト状状はんだ層を溶融し
て゛ト導体装置２０の外部リードと回路基板４の導電層
とを接続して実装を完了する。ここで、ベース１〜状は
んだには、例えば、錫６３％、銘３７％を３んだ粉末を
弱活性ロジンフラックスとバインダでペースト状にした
ものを使用したが、特別なはんだ組成を考慮する必要は
ない。
りが３００μ＋７１以−Ｌあつたが、はぼ３０ ）ｔ１
０以内に矯正し得た。これ以上に反りがある場合は、矯
正ローラの段数を増やせばよいが、３００μＩｎ以内の
反りであれば、二段の矯正ローラで十分である。次に、
半導体装置２０をコンベア１７で移送し、パン１４に充
たされたベース１〜状のはんだ１３を汲上げて円周上に
付着したローラ１２の一トに半導体装置２０を１にぬる
。次に、スキージローラ１１で外部り一１テ３の先端部
２の曲げ弾性変バ３限界内の押圧力で外部リード先端部
を押付け、第１図に示すように、ベースｌ−状はんだ層
１９を外部リード３の先端部２の下面４に形成する。次
に、コンベア１７により半導体装置２０を移送し、ＸＹ
子テーブル手前に位置させ、マニュプレータ１５により
半導体装置２０を掴み、マユュブレータ１５を移動させ
、ＸＹ子テーブル上回路基板４の導電層と半導体装置２
０の外部リード３の先端部２を合せるように位置決めし
、積載する。次に、図面には図示されていないが、別の
コンベアに半導体装置を積載した回路基板を移載して、
赤外線ランプで加熱してペースト状状はんだ層を溶融し
て゛ト導体装置２０の外部リードと回路基板４の導電層
とを接続して実装を完了する。ここで、ベース１〜状は
んだには、例えば、錫６３％、銘３７％を３んだ粉末を
弱活性ロジンフラックスとバインダでペースト状にした
ものを使用したが、特別なはんだ組成を考慮する必要は
ない。
１発明の効果〕
以］二説明したように、本発明の半導体装置の実装方法
は、半導体装置の複数の外部リードの接続面の反りを矯
正して、同−平面に形成した後、直ちに、回路基板に半
導体装置をはんだ付は実装するので、半導体装置の外部
リードの先端部の接続面に多少の反りがあっても実装出
来る方法が得られるという効果がある。
は、半導体装置の複数の外部リードの接続面の反りを矯
正して、同−平面に形成した後、直ちに、回路基板に半
導体装置をはんだ付は実装するので、半導体装置の外部
リードの先端部の接続面に多少の反りがあっても実装出
来る方法が得られるという効果がある。
第１図は本発明による一実施例を示す半導体装置の断面
図、第２図は半導体装置の実装方法を説明するための実
装装置のブロック図、第３図は第２図に示す装置の反り
矯正機構の正面図、第１１図は従来の半導体装置の断面
図、第５図は゛ト導体装置を回路基板に実装した状態を
示す断面図、第６１Ａは第５図のＡ−Ａ断面図である。 ■・・・樹脂体、２・・・先端部、３・・・外部リード
、４・・・下面、５・・・はんだめっき層、６・・・回
路基板、７・・・導電層、８・・・はんだ層、９・・隙
間、１０ａ、１０ ｂ、１０ｃ、１０ｄ・・・矯正ロー
ラ、■１・・スキージローラ、１２・・・ローラ、１３
・ペースト状はんだ、１４・・・パン、１５・・・マニ
ュブレータ、１６・・・ＸＹ子テーブル１７・・・コン
ベア、１８・・・走行方向、１９・・・ペースト状はん
だ層、２０・・・半導体装置。
図、第２図は半導体装置の実装方法を説明するための実
装装置のブロック図、第３図は第２図に示す装置の反り
矯正機構の正面図、第１１図は従来の半導体装置の断面
図、第５図は゛ト導体装置を回路基板に実装した状態を
示す断面図、第６１Ａは第５図のＡ−Ａ断面図である。 ■・・・樹脂体、２・・・先端部、３・・・外部リード
、４・・・下面、５・・・はんだめっき層、６・・・回
路基板、７・・・導電層、８・・・はんだ層、９・・隙
間、１０ａ、１０ ｂ、１０ｃ、１０ｄ・・・矯正ロー
ラ、■１・・スキージローラ、１２・・・ローラ、１３
・ペースト状はんだ、１４・・・パン、１５・・・マニ
ュブレータ、１６・・・ＸＹ子テーブル１７・・・コン
ベア、１８・・・走行方向、１９・・・ペースト状はん
だ層、２０・・・半導体装置。
Claims (1)
- デュアルインライン型半導体装置の複数の外部リード
をいずれかの方向に折曲げる工程と、前記複数の外部リ
ードの先端部を前記折曲げ方向と逆方向に折曲げて各リ
ードの先端部の面が同一の平面になるように形成する工
程と、前記先端部の面の反りを複数のローラで矯正する
工程と、前記先端部の面にペースト状のはんだを塗布す
る工程とを含むこと特徴とするデュアルインライン型半
導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63089910A JPH01260899A (ja) | 1988-04-11 | 1988-04-11 | デュアルインライン型半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63089910A JPH01260899A (ja) | 1988-04-11 | 1988-04-11 | デュアルインライン型半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01260899A true JPH01260899A (ja) | 1989-10-18 |
Family
ID=13983871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63089910A Pending JPH01260899A (ja) | 1988-04-11 | 1988-04-11 | デュアルインライン型半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01260899A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04129261A (ja) * | 1990-09-19 | 1992-04-30 | Matsushita Electric Ind Co Ltd | リード付電子部品 |
| JPH04196498A (ja) * | 1990-11-28 | 1992-07-16 | Fujitsu Ltd | 表面実装形電子デバイスのリード端子への半田付着方法 |
| JPH05258986A (ja) * | 1992-03-13 | 1993-10-08 | Hitachi Ltd | はんだチップ付加電子部品、及び部品リードはんだチップ付加装置、及び電子部品はんだ付加方法 |
-
1988
- 1988-04-11 JP JP63089910A patent/JPH01260899A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04129261A (ja) * | 1990-09-19 | 1992-04-30 | Matsushita Electric Ind Co Ltd | リード付電子部品 |
| JPH04196498A (ja) * | 1990-11-28 | 1992-07-16 | Fujitsu Ltd | 表面実装形電子デバイスのリード端子への半田付着方法 |
| JPH05258986A (ja) * | 1992-03-13 | 1993-10-08 | Hitachi Ltd | はんだチップ付加電子部品、及び部品リードはんだチップ付加装置、及び電子部品はんだ付加方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0263943B1 (en) | A method of soldering leaded and surface-mountable components to a printed circuit board | |
| US5172852A (en) | Soldering method | |
| US9980367B2 (en) | Stand-off block | |
| JPH01260899A (ja) | デュアルインライン型半導体装置の実装方法 | |
| JP3830803B2 (ja) | 電子回路ユニットの製造方法 | |
| EP0568087A2 (en) | Reflow mounting of electronic component on mounting board | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JPS58134454A (ja) | リ−ドボンデイング構造 | |
| JPH1012992A (ja) | 実装方法及び電子部品収容パレツト | |
| JPH02310991A (ja) | 電子部品表面実装方法 | |
| JPH098446A (ja) | プリント基板の高密度実装方法 | |
| JP2003060336A (ja) | 半導体装置及び半導体パッケージの実装方法 | |
| JPH05259631A (ja) | プリント配線板の表面実装方法 | |
| US20060213058A1 (en) | Circuit board for surface-mount device to be mounted thereon | |
| TW434757B (en) | Method for forming a ball grid array connection | |
| JPWO2024122214A5 (ja) | ||
| JPS58201334A (ja) | 半導体素子の半田付け方法 | |
| JPS6272473A (ja) | はんだ付装置 | |
| JPH01122190A (ja) | 表面実装形デバイスの実装方法 | |
| JPH0443697A (ja) | ハンダ付け方法 | |
| JPH01171294A (ja) | 半田付け方法 | |
| JPH01245591A (ja) | 高密度実装基板 | |
| JP2000269626A (ja) | 回路基板と表面実装部品 | |
| JPH03194994A (ja) | 表面装着用ｉｃパッケージの半田接続方法 | |
| JPH01128590A (ja) | 半田供給用フィルムおよび半田付け方法 |