JPH088729A

JPH088729A - 分周回路

Info

Publication number: JPH088729A
Application number: JP6142706A
Authority: JP
Inventors: Kunihiro Usami; 邦博宇佐美; Miki Kubota; 幹久保田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-06-24
Filing date: 1994-06-24
Publication date: 1996-01-12
Also published as: GB2290666B; GB9511014D0; US5572561A; GB2290666A

Abstract

(57)【要約】【目的】通信用ＩＣに内蔵される周波数変換回路などに
使用される分周回路に関し、単一電源で動作させるこ
とができ、電源電圧の低電圧化を図ることができ、
消費電力の低減化を図ることができ、かつ、相補出力
を得ることができるようにする。【構成】ＤＣＦＬ回路１０８、１０９と、プッシュプル
回路１１４〜１１７とを設けて構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、通信用ＩＣに内蔵され
る周波数変換回路などに使用される分周回路に関する。

【０００２】

【従来の技術】従来、この種の分周回路として、図２６
にその回路図を示すようなものが提案されている。

【０００３】図中、１はＳＣＦＬ（Ｓource Ｃoupled
ＦＥＴ［field effect transistor］Ｌogic）回路であ
り、このＳＣＦＬ回路２において、２は差動増幅回路で
あり、３はレベルシフト用のダイオード、４、５は負荷
抵抗、６、７は駆動トランジスタをなすデプレッション
形のＭＥＳＦＥＴ（metal semiconductor ＦＥＴ）、８
は定電流源をなすデプレッション形のＭＥＳＦＥＴであ
る。

【０００４】また、９〜１４はソースホロア回路であ
り、１５〜２０は入力トランジスタをなすデプレッショ
ン形のＭＥＳＦＥＴ、２１〜３２はレベルシフト用のダ
イオード、３３〜３８は定電流源をなすデプレッション
形のＭＥＳＦＥＴである。

【０００５】また、３９、４０は被分周信号である入力
信号ＩＮによりＯＮ（導通）、ＯＦＦ（非導通）が制御
されるエンハンスメント形のＭＥＳＦＥＴ、４１、４２
は入力信号ＩＮと反転関係にある入力信号／ＩＮにより
ＯＮ、ＯＦＦが制御されるエンハンスメント形のＭＥＳ
ＦＥＴである。

【０００６】この分周回路は、入力信号ＩＮ、／ＩＮに
より、ＭＥＳＦＥＴ３９、４０と、ＭＥＳＦＥＴ４１、
４２とを交互にＯＮ状態とし、入力信号ＩＮ、／ＩＮの
周波数を１／２に分周してなる相補関係にある分周信号
ＯＵＴ、／ＯＵＴを得るとするものである。

【０００７】しかし、この分周回路においては、素子数
が多いという問題点があると共に、差動増幅回路２及び
ソースホロア回路９〜１４には常に電流が流れてしまう
ので、消費電力が大きいという問題点があった。

【０００８】また、ソースホロア回路回路９〜１４は、
レベルシフト用のダイオード２１〜３２を必要とするた
め、電源電圧ＶＤＤを低くすることができないという問
題点もあった。

【０００９】そこで、また、従来、図２７にその回路図
を示すような分周回路が提案されている。

【００１０】図２７中、４４はインバータ回路をなすＢ
ＦＬ（Ｂuffered ＦＥＴＬogic）回路であり、このＢ
ＦＬ回路４４において、４５はインバータであり、４６
は負荷素子をなすデプレッション形のＭＥＳＦＥＴ、４
７は駆動素子をなすデプレッション形のＭＥＳＦＥＴで
ある。

【００１１】また、４８〜５０はソースホロア回路であ
り、５１〜５３は入力トランジスタをなすデプレッショ
ン形のＭＥＳＦＥＴ、５４〜５９はレベルシフト用のダ
イオード、６０〜６２は定電流源をなすデプレッション
形のＭＥＳＦＥＴである。

【００１２】また、６３は入力信号ＩＮによりＯＮ、Ｏ
ＦＦが制御されるエンハンスメント形のＭＥＳＦＥＴ、
６４は入力信号／ＩＮによりＯＮ、ＯＦＦが制御される
エンハンスメント形のＭＥＳＦＥＴである。

【００１３】この分周回路は、入力信号ＩＮ、／ＩＮに
より、ＭＥＳＦＥＴ６３と、ＭＥＳＦＥＴ６４とを交互
にＯＮ状態とし、入力信号ＩＮの周波数を１／２に分周
してなる分周信号ＯＵＴを得るとするものである。

【００１４】この分周回路によれば、必要とする素子数
を減らすことができるが、２個の電源電圧ＶＤＤ、ＶＳ
Ｓを必要とし、単一電源で動作させることができないと
いう問題点があった。

【００１５】また、インバータ４５及びソースホロア回
路４８〜５０には常に電流が流れてしまうので、消費電
力の低減化を図ることができないという問題点があると
共に、相補出力を得ることができないという問題点があ
った。

【００１６】そこで、また、従来、図２８にその回路図
を示すような分周回路が提案されている。

【００１７】図２８中、６６〜６８はインバータ回路を
なすＤＣＦＬ（Ｄirect ＣoupledＦＥＴＬogic）回路
であり、６９〜７１は負荷素子をなすデプレッション形
のＭＥＳＦＥＴ、７２〜７４は駆動素子をなすエンハン
スメント形のＭＥＳＦＥＴである。

【００１８】また、７５は入力信号ＩＮによりＯＮ、Ｏ
ＦＦが制御されるエンハンスメント形のＭＥＳＦＥＴ、
７６は入力信号／ＩＮによりＯＮ、ＯＦＦが制御される
エンハンスメント形のＭＥＳＦＥＴである。

【００１９】この分周回路は、入力信号ＩＮ、／ＩＮに
より、ＭＥＳＦＥＴ７５と、ＭＥＳＦＥＴ７６とを交互
にＯＮ状態とし、入力信号ＩＮの周波数を１／２に分周
してなる分周信号ＯＵＴを得るとするものである。

【００２０】

【発明が解決しようとする課題】この分周回路によれ
ば、単一電源で動作させることができ、電源電圧の
低電圧化を図ることができ、消費電力の低減化を図る
ことができるが、相補出力を得ることができないという
問題点があった。

【００２１】本発明は、かかる点に鑑み、単一電源で
動作させることができ、電源電圧の低電圧化を図るこ
とができ、消費電力の低減化を図ることができ、か
つ、相補出力を得ることができるようにした分周回路
を提供することを目的とする。

【００２２】

【課題を解決するための手段】

第１の発明・・図１図１は、本発明中、第１の発明の原理説明図であり、第
１の発明の分周回路は、インバータ回路７８、７９と、
スイッチ素子８０、８１と、プッシュプル回路８２、８
３と、スイッチ素子８４、８５と、プッシュプル回路８
６、８７とを含めて構成される。

【００２３】ここに、インバータ回路７８は、所定の内
部回路の出力端に出力される分周信号、例えば、プッシ
ュプル回路８７が出力する分周信号ＯＵＴが入力される
ものであり、インバータ回路７９は、分周信号ＯＵＴと
反転関係にある分周信号／ＯＵＴが入力されるものであ
る。

【００２４】なお、分周信号ＯＵＴと反転関係にある分
周信号／ＯＵＴは、プッシュプル回路８６又はインバー
タ回路７８の出力端に得ることができる。

【００２５】また、スイッチ素子８０は、入力信号ＩＮ
によりＯＮ、ＯＦＦが制御され、インバータ回路７８の
出力信号の通過を制御するものである。

【００２６】また、スイッチ素子８１は、入力信号ＩＮ
によりＯＮ、ＯＦＦが制御され、インバータ回路７９の
出力信号の通過を制御するものである。

【００２７】また、プッシュプル回路８２は、インバー
タ回路７８、７９の出力信号がそれぞれスイッチ素子８
０、８１を介して制御信号として供給されるものであ
る。

【００２８】また、プッシュプル回路８３は、インバー
タ回路７８、７９の出力信号がそれぞれスイッチ素子８
０、８１を介して制御信号として供給され、プッシュプ
ル回路８２と反対の動作、即ち、プッシュプル回路８２
がプルアップ動作を行う場合には、プルダウン動作を行
い、プッシュプル回路８２がプルダウン動作を行う場合
には、プルアップ動作を行うものである。

【００２９】また、スイッチ素子８４は、入力信号ＩＮ
と反転関係にある入力信号／ＩＮによりＯＮ、ＯＦＦが
制御され、プッシュプル回路８２の出力信号の通過を制
御するものである。

【００３０】また、スイッチ素子８５は、入力信号／Ｉ
ＮによりＯＮ、ＯＦＦが制御され、プッシュプル回路８
３の出力信号の通過を制御するものである。

【００３１】また、プッシュプル回路８６は、プッシュ
プル回路８２、８３の出力信号がそれぞれスイッチ素子
８４、８５を介して制御信号として供給され、分周信号
／ＯＵＴを出力するものである。

【００３２】また、プッシュプル回路８７は、プッシュ
プル回路８２、８３の出力信号がそれぞれスイッチ素子
８４、８５を介して制御信号として供給され、プッシュ
プル回路８６と反対の動作、即ち、プッシュプル回路８
６がプルアップ動作を行う場合には、プルダウン動作を
行い、プッシュプル回路８６がプルダウン動作を行う場
合には、プルアップ動作を行い、分周信号ＯＵＴを出力
するものである。

【００３３】第２の発明・・図２図２は、本発明中、第２の発明の原理説明図であり、第
２の発明の分周回路は、インバータ回路８９と、スイッ
チ素子９０、９１と、プッシュプル回路９２、９３と、
スイッチ素子９４、９５と、プッシュプル回路９６、９
７とを含めて構成される。

【００３４】ここに、インバータ回路８９は、所定の内
部回路の出力端に出力される分周信号、例えば、プッシ
ュプル回路９７が出力する分周信号／ＯＵＴが入力され
るものである。

【００３５】また、スイッチ素子９０は、入力信号ＩＮ
によりＯＮ、ＯＦＦが制御され、インバータ回路８９の
出力信号の通過を制御するものである。

【００３６】また、スイッチ素子９１は、入力信号ＩＮ
によりＯＮ、ＯＦＦが制御され、分周信号／ＯＵＴの通
過を制御するものである。

【００３７】また、プッシュプル回路９２は、インバー
タ回路８９の出力信号及び分周信号／ＯＵＴがそれぞれ
スイッチ素子９０、９１を介して制御信号として供給さ
れるものである。

【００３８】また、プッシュプル回路９３は、インバー
タ回路８９の出力信号及び分周信号／ＯＵＴがそれぞれ
スイッチ素子９０、９１を介して制御信号として供給さ
れ、プッシュプル回路９２と反対の動作、即ち、プッシ
ュプル回路９２がプルアップ動作を行う場合には、プル
ダウン動作を行い、プッシュプル回路９２がプルダウン
動作を行う場合には、プルアップ動作を行うものであ
る。

【００３９】また、スイッチ素子９４は、入力信号ＩＮ
と反転関係にある入力信号／ＩＮによりＯＮ、ＯＦＦが
制御され、プッシュプル回路９２の出力信号の通過を制
御するものである。

【００４０】また、スイッチ素子９５は、入力信号／Ｉ
ＮによりＯＮ、ＯＦＦが制御され、プッシュプル回路９
３の出力信号の通過を制御するものである。

【００４１】また、プッシュプル回路９６は、プッシュ
プル回路９２、９３の出力信号がそれぞれスイッチ素子
９４、９５を介して制御信号として供給され、分周信号
／ＯＵＴと反転関係にある分周信号ＯＵＴを出力するも
のである。

【００４２】また、プッシュプル回路９７は、プッシュ
プル回路９２、９３の出力信号がそれぞれスイッチ素子
９４、９５を介して制御信号として供給され、プッシュ
プル回路９６と反対の動作、即ち、プッシュプル回路９
６がプルアップ動作を行う場合には、プルダウン動作を
行い、プッシュプル回路９６がプルダウン動作を行う場
合には、プルアップ動作を行うものである。

【００４３】

【作用】

第１の発明・・図１第１の発明においては、入力信号ＩＮ、／ＩＮによっ
て、スイッチ素子８０、８１とスイッチ素子８４、８５
とを交互にＯＮ状態とすることにより、入力信号ＩＮ、
／ＩＮを１／２に分周してなる相補関係にある分周信号
ＯＵＴ、／ＯＵＴをプッシュプル回路８７、８６の出力
側に得ることができる。

【００４４】また、この第１の発明においては、ゲート
回路として、インバータ回路７８、７９と、プッシュプ
ル回路８２、８３、８６、８７とを設けるようにしてい
るので、単一電源で動作させることができると共に、電
源電圧の低電圧化を図ることができる。

【００４５】また、プッシュプル回路８２、８３、８
６、８７には常に貫通電流が流れることはないので、消
費電力の低減化を図ることができる。

【００４６】なお、図１は分周比が１／２の分周回路を
示しているが、図１に示す回路を縦列接続させることに
より、１／２以外の分周比の分周回路を構成することが
できる。

【００４７】第２の発明・・図２第２の発明においても、入力信号ＩＮ、／ＩＮによっ
て、スイッチ素子９０、９１とスイッチ素子９４、９５
とを交互にＯＮ状態とすることにより、入力信号ＩＮ、
／ＩＮを分周してなる相補関係にある分周信号ＯＵＴ、
／ＯＵＴをプッシュプル回路９７、９６の出力側に得る
ことができる。

【００４８】また、この第２の発明においては、ゲート
回路として、インバータ回路８９と、プッシュプル回路
９２、９３、９６、９７とを設けるようにしているの
で、単一電源で動作させることができると共に、電源電
圧の低電圧化を図ることができる。

【００４９】また、プッシュプル回路９２、９３、９
６、９７には常に貫通電流が流れることはないので、消
費電力の低減化を図ることができる。

【００５０】なお、特に、この第２の発明においては、
インバータ回路を１個しか設けていないので、２個のイ
ンバータ回路７８、７９を設けるようにしている第１の
発明の場合よりも、消費電力の低減化を図ることができ
る。

【００５１】また、図２は分周比が１／２の分周回路を
示しているが、図２に示す回路を縦列接続させることに
より、１／２以外の分周比の分周回路を構成することが
できる。

【００５２】

【実施例】以下、図３〜図２５を参照して、本発明の第
１実施例〜第６実施例について、ＭＥＳＦＥＴを使用し
て構成する場合を例にして説明する。

【００５３】第１実施例・・図３〜図９図３は、本発明の第１実施例の構成を示す回路図であ
り、第１の発明を１／２分周回路に適用した一例を示し
ている。

【００５４】図３中、１０８、１０９はＥ／Ｄインバー
タ回路を構成するＤＣＦＬ回路であり、１１０、１１１
は負荷素子をなすデプレッション形のＭＥＳＦＥＴ、１
１２、１１３は駆動素子をなすエンハンスメント形形の
ＭＥＳＦＥＴである。

【００５５】また、１１４〜１１７はプッシュプル回路
であり、１１８〜１２１はプルアップ素子をなすエンハ
ンスメント形のＭＥＳＦＥＴ、１２２〜１２５はプルダ
ウン素子をなすエンハンスメント形のＭＥＳＦＥＴであ
る。

【００５６】また、１２６、１２７は入力信号ＩＮによ
りＯＮ、ＯＦＦが制御されるエンハンスメント形のＭＥ
ＳＦＥＴ、１２８、１２９は入力信号ＩＮと反転関係に
ある入力信号／ＩＮによりＯＮ、ＯＦＦが制御されるエ
ンハンスメント形のＭＥＳＦＥＴである。

【００５７】この第１実施例は、入力信号ＩＮ、／ＩＮ
により、ＭＥＳＦＥＴ１２６、１２７と、ＭＥＳＦＥＴ
１２８、１２９とを交互にＯＮ状態とすることにより、
図４に示すような入力信号ＩＮ、／ＩＮの周波数を１／
２に分周してなる相補関係にある分周信号ＯＵＴ、／Ｏ
ＵＴをプッシュプル回路１１７、１１６の出力側に得る
とするものである。

【００５８】図５〜図９は、この第１実施例の動作を説
明するための回路図であり、図５は、例えば、入力信号
ＩＮ＝高レベル（以下、Ｈレベルという）、入力信号／
ＩＮ＝低レベル（以下、Ｌレベルという）で、ＭＥＳＦ
ＥＴ１２６、１２７＝ＯＮ、ＭＥＳＦＥＴ１２８、１２
９＝ＯＦＦとされ、かつ、分周信号ＯＵＴ＝Ｌレベル、
分周信号／ＯＵＴ＝Ｈレベルとなっている場合を示して
いる。

【００５９】この場合、プッシュプル回路１１６におい
ては、ＭＥＳＦＥＴ１２０＝ＯＮ、ＭＥＳＦＥＴ１２４
＝ＯＦＦ、プッシュプル回路１１７においては、ＭＥＳ
ＦＥＴ１２１＝ＯＦＦ、ＭＥＳＦＥＴ１２５＝ＯＮとな
っている

【００６０】また、ＤＣＦＬ回路１０８においては、Ｍ
ＥＳＦＥＴ１１２＝ＯＦＦ、ＤＣＦＬ回路１０８の出力
＝Ｈレベル、ＤＣＦＬ回路１０９においては、ＭＥＳＦ
ＥＴ１１３＝ＯＮ、ＤＣＦＬ回路１０９の出力＝Ｌレベ
ルとなっている。

【００６１】したがって、また、プッシュプル回路１１
４においては、ＭＥＳＦＥＴ１１８＝ＯＮ、ＭＥＳＦＥ
Ｔ１２２＝ＯＦＦ、プッシュプル回路１１４の出力＝Ｈ
レベルとなっている。

【００６２】また、プッシュプル回路１１５において
は、ＭＥＳＦＥＴ１１９＝ＯＦＦ、ＭＥＳＦＥＴ１２３
＝ＯＮ、プッシュプル回路１１５の出力＝Ｌレベルとな
っている。

【００６３】この状態から、図６に示すように、入力信
号ＩＮ＝Ｌレベル、入力信号／ＩＮ＝Ｈレベルになる
と、ＭＥＳＦＥＴ１２６、１２７＝ＯＦＦ、ＭＥＳＦＥ
Ｔ１２８、１２９＝ＯＮとなる。

【００６４】この結果、プッシュプル回路１１６におい
ては、ＭＥＳＦＥＴ１２０＝ＯＦＦ、ＭＥＳＦＥＴ１２
４＝ＯＮとなり、プッシュプル回路１１６の出力＝Ｌレ
ベル、即ち、分周信号／ＯＵＴ＝Ｌレベルとなる。

【００６５】また、プッシュプル回路１１７において
は、ＭＥＳＦＥＴ１２１＝ＯＮ、ＭＥＳＦＥＴ１２５＝
ＯＦＦとなり、プッシュプル回路１１７の出力＝Ｈレベ
ル、即ち、分周信号ＯＵＴ＝Ｈレベルとなる。

【００６６】したがって、また、ＤＣＦＬ回路１０８に
おいては、ＭＥＳＦＥＴ１１２＝ＯＮ、ＤＣＦＬ回路１
０８の出力＝Ｌレベル、ＤＣＦＬ回路１０９において
は、ＭＥＳＦＥＴ１１３＝ＯＦＦ、ＤＣＦＬ回路１０９
の出力＝Ｈレベルとなる。

【００６７】この状態から、図７に示すように、入力信
号ＩＮ＝Ｈレベル、入力信号／ＩＮ＝Ｌレベルになる
と、ＭＥＳＦＥＴ１２６、１２７＝ＯＮ、ＭＥＳＦＥＴ
＝１２８、１２９＝ＯＦＦとなる。

【００６８】この場合、ＭＥＳＦＥＴ１２８の出力側
は、Ｈレベルに維持され、ＭＥＳＦＥＴ１２９の出力側
は、Ｌレベルに維持される。

【００６９】したがって、プッシュプル回路１１６にお
いては、ＭＥＳＦＥＴ１２０＝ＯＦＦ、ＭＥＳＦＥＴ１
２４＝ＯＮの状態が維持され、プッシュプル回路１１６
の出力＝Ｌレベル、即ち、分周信号／ＯＵＴ＝Ｌレベル
が維持される。

【００７０】また、プッシュプル回路１１７において
は、ＭＥＳＦＥＴ１２１＝ＯＮ、ＭＥＳＦＥＴ１２５＝
ＯＦＦの状態が維持され、プッシュプル回路１１７の出
力＝Ｈレベル、即ち、分周信号ＯＵＴ＝Ｈレベルが維持
される。

【００７１】したがって、また、ＤＣＦＬ回路１０８に
おいては、ＭＥＳＦＥＴ１１２＝ＯＮ、ＤＣＦＬ回路１
０８の出力＝Ｌレベルの状態が維持され、ＤＣＦＬ回路
１０９においては、ＭＥＳＦＥＴ１１３＝ＯＦＦ、ＤＣ
ＦＬ回路１０９の出力＝Ｈレベルの状態が維持される。

【００７２】この結果、プッシュプル回路１１４におい
ては、ＭＥＳＦＥＴ１１８＝ＯＦＦ、ＭＥＳＦＥＴ１２
２＝ＯＮとなり、プッシュプル回路１１４の出力＝Ｌレ
ベルとなる。

【００７３】また、プッシュプル回路１１５において
は、ＭＥＳＦＥＴ１１９＝ＯＮ、ＭＥＳＦＥＴ１２３＝
ＯＦＦとなり、プッシュプル回路１１５の出力＝Ｈレベ
ルとなる。

【００７４】この状態から、図８に示すように、入力信
号ＩＮ＝Ｌレベル、入力信号／ＩＮ＝Ｈレベルになる
と、ＭＥＳＦＥＴ１２６、１２７＝ＯＦＦ、ＭＥＳＦＥ
Ｔ１２８、１２９＝ＯＮとなる。

【００７５】この結果、プッシュプル回路１１６におい
ては、ＭＥＳＦＥＴ１２０＝ＯＮ、ＭＥＳＦＥＴ１２４
＝ＯＦＦとなり、プッシュプル回路１１６の出力＝Ｈレ
ベル、即ち、分周信号／ＯＵＴ＝Ｈレベルとなる。

【００７６】また、プッシュプル回路１１７において
は、ＭＥＳＦＥＴ１２１＝ＯＦＦ、ＭＥＳＦＥＴ１２５
＝ＯＮとなり、プッシュプル回路１１７の出力＝Ｌレベ
ル、即ち、分周信号ＯＵＴ＝Ｌレベルとなる。

【００７７】したがって、また、ＤＣＦＬ回路１０８に
おいては、ＭＥＳＦＥＴ１１２＝ＯＦＦ、ＤＣＦＬ回路
１０８の出力＝Ｈレベル、ＤＣＦＬ回路１０９において
は、ＭＥＳＦＥＴ１１３＝ＯＮ、ＤＣＦＬ回路１０９の
出力＝Ｌレベルとなる。

【００７８】この状態から、図９に示すように、入力信
号ＩＮ＝Ｈレベル、入力信号／ＩＮ＝Ｌレベルになる
と、ＭＥＳＦＥＴ１２６、１２７＝ＯＮ、ＭＥＳＦＥＴ
＝１２８、１２９＝ＯＦＦとなる。

【００７９】この場合、ＭＥＳＦＥＴ１２８の出力側
は、Ｌレベルに維持され、ＭＥＳＦＥＴ１２９の出力側
は、Ｈレベルに維持される。

【００８０】したがって、プッシュプル回路１１６にお
いては、ＭＥＳＦＥＴ１２０＝ＯＮ、ＭＥＳＦＥＴ１２
４＝ＯＦＦの状態が維持され、プッシュプル回路１１６
の出力＝Ｈレベル、即ち、分周信号／ＯＵＴ＝Ｈレベル
が維持される。

【００８１】また、プッシュプル回路１１７において
は、ＭＥＳＦＥＴ１２１＝ＯＦＦ、ＭＥＳＦＥＴ１２５
＝ＯＮの状態が維持され、プッシュプル回路１１７の出
力＝Ｌレベル、即ち、分周信号ＯＵＴ＝Ｌレベルが維持
される。

【００８２】したがって、また、ＤＣＦＬ回路１０８に
おいては、ＭＥＳＦＥＴ１１２＝ＯＦＦ、ＤＣＦＬ回路
１０８の出力＝Ｈレベルの状態が維持され、ＤＣＦＬ回
路１０９においては、ＭＥＳＦＥＴ１１３＝ＯＮ、ＤＣ
ＦＬ回路１０９の出力＝Ｌレベルの状態が維持される。

【００８３】この結果、プッシュプル回路１１４におい
ては、ＭＥＳＦＥＴ１１８＝ＯＮ、ＭＥＳＦＥＴ１２２
＝ＯＦＦとなり、プッシュプル回路１１４の出力＝Ｈレ
ベルとなる。

【００８４】また、プッシュプル回路１１５において
は、ＭＥＳＦＥＴ１１９＝ＯＦＦ、ＭＥＳＦＥＴ１２３
＝ＯＮとなり、プッシュプル回路１１５の出力＝Ｌレベ
ルとなる。

【００８５】即ち、図５に示す状態に戻り、以下、同様
の動作が繰り返されることにより、図４に示すような入
力信号ＩＮ、／ＩＮの周波数を１／２に分周してなる相
補関係にある分周信号ＯＵＴ、／ＯＵＴを得ることがで
きる。

【００８６】ここに、この第１実施例においては、ゲー
ト回路として、ＤＣＦＬ回路１０８、１０９と、プッシ
ュプル回路１１４〜１１７とを設けるようにしているの
で、単一電源で動作させることができると共に、電源電
圧ＶＤＤの低電圧化、例えば、１Ｖ化を図ることができ
る。

【００８７】また、ＤＣＦＬ回路１０８、１０９におい
ては、ＭＥＳＦＥＴ１１２、１１３＝ＯＮとされる場合
には、貫通電流が流れるが、ＭＥＳＦＥＴ１１２、１１
３＝ＯＦＦとされる場合には、貫通電流が流れず、ま
た、プッシュプル回路１１４〜１１７には常に貫通電流
が流れることはないので、消費電力の低減化を図ること
ができる。

【００８８】このように、この第１実施例によれば、Ｍ
ＥＳＦＥＴで構成される１／２分周回路につき、単一
電源で動作させることができ、電源電圧ＶＤＤの低電
圧化を図ることができ、消費電力の低減化を図ること
ができ、かつ、相補出力ＯＵＴ、／ＯＵＴを得ること
ができる。

【００８９】第２実施例・・図１０〜図１６図１０は本発明の第２実施例の構成を示す回路図であ
り、第２の発明を１／２分周回路に適用した一例を示し
ている。

【００９０】この第２実施例では、図３に示すＤＣＦＬ
回路１０９を削除し、プッシュプル回路１１６の出力を
ＤＣＦＬ回路１０９のＭＥＳＦＥＴ１１３に供給するこ
とを止め、プッシュプル回路１１６から分周信号ＯＵＴ
を得るようにしている。

【００９１】また、プッシュプル回路１１７の出力をＤ
ＣＦＬ回路１０８のＭＥＳＦＥＴ１１２に供給するのみ
ならず、ＭＥＳＦＥＴ１２７の入力側に供給するように
しており、その他については、図３に示す第１実施例と
同様に構成している。

【００９２】この第２実施例は、入力信号ＩＮ、／ＩＮ
により、ＭＥＳＦＥＴ１２６、１２７とＭＥＳＦＥＴ１
２８、１２９とを交互にＯＮ状態とすることにより、図
１１に示すような入力信号ＩＮ、／ＩＮの周波数を１／
２に分周してなる相補関係にある分周信号ＯＵＴ、／Ｏ
ＵＴをプッシュプル回路１１６、１１７の出力側に得る
とするものである。

【００９３】図１２〜図１６は、この第２実施例の動作
を説明するための回路図であり、図１２は、例えば、入
力信号ＩＮ＝Ｈレベル、入力信号／ＩＮ＝Ｌレベルで、
ＭＥＳＦＥＴ１２６、１２７＝ＯＮ、ＭＥＳＦＥＴ１２
８、１２９＝ＯＦＦとされ、かつ、分周信号ＯＵＴ＝Ｌ
レベル、反転分周信号／ＯＵＴ＝Ｈレベルとなっている
場合を示している。

【００９４】この場合、プッシュプル回路１１６におい
ては、ＭＥＳＦＥＴ１２０＝ＯＦＦ、ＭＥＳＦＥＴ１２
４＝ＯＮ、プッシュプル回路１１７においては、ＭＥＳ
ＦＥＴ１２１＝ＯＮ、ＭＥＳＦＥＴ１２５＝ＯＦＦとな
っている

【００９５】また、ＤＣＦＬ回路１０８においては、Ｍ
ＥＳＦＥＴ１１２＝ＯＮ、ＤＣＦＬ回路１０８の出力＝
Ｌレベルとなっている。

【００９６】したがって、また、プッシュプル回路１１
４においては、ＭＥＳＦＥＴ１１８＝ＯＦＦ、ＭＥＳＦ
ＥＴ１２２＝ＯＮ、プッシュプル回路１１４の出力＝Ｌ
レベルとなっている。

【００９７】また、プッシュプル回路１１５において
は、ＭＥＳＦＥＴ１１９＝ＯＮ、ＭＥＳＦＥＴ１２３＝
ＯＦＦ、プッシュプル回路１１５の出力＝Ｈレベルとな
っている。

【００９８】この状態から、図１３に示すように、入力
信号ＩＮ＝Ｌレベル、入力信号／ＩＮ＝Ｈレベルになる
と、ＭＥＳＦＥＴ１２６、１２７＝ＯＦＦ、ＭＥＳＦＥ
Ｔ１２８、１２９＝ＯＮとなる。

【００９９】この結果、プッシュプル回路１１６におい
ては、ＭＥＳＦＥＴ１２０＝ＯＮ、ＭＥＳＦＥＴ１２４
＝ＯＦＦとなり、プッシュプル回路１１６の出力＝Ｈレ
ベル、即ち、分周信号ＯＵＴ＝Ｈレベルとなる。

【０１００】また、プッシュプル回路１１７において
は、ＭＥＳＦＥＴ１２１＝ＯＦＦ、ＭＥＳＦＥＴ１２５
＝ＯＮとなり、プッシュプル回路１１７の出力＝Ｌレベ
ル、即ち、分周信号／ＯＵＴ＝Ｌレベルとなる。

【０１０１】したがって、また、ＤＣＦＬ回路１０８に
おいては、ＭＥＳＦＥＴ１１２＝ＯＦＦ、ＤＣＦＬ回路
１０８の出力＝Ｈレベルとなる。

【０１０２】この状態から、図１４に示すように、入力
信号ＩＮ＝Ｈレベル、入力信号／ＩＮ＝Ｌレベルになる
と、ＭＥＳＦＥＴ１２６、１２７＝ＯＮ、ＭＥＳＦＥＴ
＝１２８、１２９＝ＯＦＦとなる。

【０１０３】この場合、ＭＥＳＦＥＴ１２８の出力側
は、Ｌレベルに維持され、ＭＥＳＦＥＴ１２９の出力側
は、Ｈレベルに維持される。

【０１０４】したがって、プッシュプル回路１１６にお
いては、ＭＥＳＦＥＴ１２０＝ＯＮ、ＭＥＳＦＥＴ１２
４＝ＯＦＦの状態が維持され、プッシュプル回路１１６
の出力＝Ｈレベル、即ち、分周信号ＯＵＴ＝Ｈレベルが
維持される。

【０１０５】また、プッシュプル回路１１７において
は、ＭＥＳＦＥＴ１２１＝ＯＦＦ、ＭＥＳＦＥＴ１２５
＝ＯＮの状態が維持され、プッシュプル回路１１７の出
力＝Ｌレベル、即ち、分周信号／ＯＵＴ＝Ｌレベルが維
持される。

【０１０６】したがって、また、ＤＣＦＬ回路１０８に
おいては、ＭＥＳＦＥＴ１１２＝ＯＦＦ、ＤＣＦＬ回路
１０８の出力＝Ｈレベルの状態が維持される。

【０１０７】この結果、プッシュプル回路１１４におい
ては、ＭＥＳＦＥＴ１１８＝ＯＮ、ＭＥＳＦＥＴ１２２
＝ＯＦＦとなり、プッシュプル回路１１４の出力＝Ｈレ
ベルとなる。

【０１０８】また、プッシュプル回路１１５において
は、ＭＥＳＦＥＴ１１９＝ＯＦＦ、ＭＥＳＦＥＴ１２３
＝ＯＮとなり、プッシュプル回路１１５の出力＝Ｌレベ
ルとなる。

【０１０９】この状態から、図１５に示すように、入力
信号ＩＮ＝Ｌレベル、入力信号／ＩＮ＝Ｈレベルになる
と、ＭＥＳＦＥＴ１２６、１２７＝ＯＦＦ、ＭＥＳＦＥ
Ｔ１２８、１２９＝ＯＮとなる。

【０１１０】この結果、プッシュプル回路１１６におい
ては、ＭＥＳＦＥＴ１２０＝ＯＦＦ、ＭＥＳＦＥＴ１２
４＝ＯＮとなり、プッシュプル回路１１６の出力＝Ｌレ
ベル、即ち、分周信号ＯＵＴ＝Ｌレベルとなる。

【０１１１】また、プッシュプル回路１１７において
は、ＭＥＳＦＥＴ１２１＝ＯＮ、ＭＥＳＦＥＴ１２５＝
ＯＦＦとなり、プッシュプル回路１１７の出力＝Ｈレベ
ル、即ち、分周信号／ＯＵＴ＝Ｈレベルとなる。

【０１１２】したがって、また、ＤＣＦＬ回路１０８に
おいては、ＭＥＳＦＥＴ１１２＝ＯＮ、ＤＣＦＬ回路１
０８の出力＝Ｌレベルとなる。

【０１１３】この状態から、図１６に示すように、入力
信号ＩＮ＝Ｈレベル、入力信号／ＩＮ＝Ｌレベルになる
と、ＭＥＳＦＥＴ１２６、１２７＝ＯＮ、ＭＥＳＦＥＴ
＝１２８、１２９＝ＯＦＦとなる。

【０１１４】この場合、ＭＥＳＦＥＴ１２８の出力側
は、Ｈレベルに維持され、ＭＥＳＦＥＴ１２９の出力側
は、Ｌレベルに維持される。

【０１１５】したがって、プッシュプル回路１１６にお
いては、ＭＥＳＦＥＴ１２０＝ＯＦＦ、ＭＥＳＦＥＴ１
２４＝ＯＮの状態が維持され、プッシュプル回路１１６
の出力＝Ｌレベル、即ち、分周信号ＯＵＴ＝Ｌレベルが
維持される。

【０１１６】また、プッシュプル回路１１７において
は、ＭＥＳＦＥＴ１２１＝ＯＮ、ＭＥＳＦＥＴ１２５＝
ＯＦＦの状態が維持され、プッシュプル回路１１７の出
力＝Ｈレベル、即ち、分周信号／ＯＵＴ＝Ｈレベルが維
持される。

【０１１７】したがって、また、ＤＣＦＬ回路１０８に
おいては、ＭＥＳＦＥＴ１１２＝ＯＮ、ＤＣＦＬ回路１
０８の出力＝Ｌレベルの状態が維持される。

【０１１８】この結果、プッシュプル回路１１４におい
ては、ＭＥＳＦＥＴ１１８＝ＯＦＦ、ＭＥＳＦＥＴ１２
２＝ＯＮとなり、プッシュプル回路１１４の出力＝Ｌレ
ベルとなる。

【０１１９】また、プッシュプル回路１１５において
は、ＭＥＳＦＥＴ１１９＝ＯＮ、ＭＥＳＦＥＴ１２３＝
ＯＦＦとなり、プッシュプル回路１１５の出力＝Ｈレベ
ルとなる。

【０１２０】即ち、図１２に示す状態に戻り、以下、同
様の動作が繰り返されることにより、図１１に示すよう
な入力信号ＩＮ、／ＩＮの周波数を１／２に分周してな
る相補関係にある分周信号ＯＵＴ、／ＯＵＴを得ること
ができる。

【０１２１】ここに、この第２実施例においては、ゲー
ト回路として、ＤＣＦＬ回路１０８と、プッシュプル回
路１１４〜１１７とを設けるようにしているので、単一
電源で動作させることができると共に、電源電圧ＶＤＤ
の低電圧化、例えば、１Ｖ化を図ることができる。

【０１２２】また、ＤＣＦＬ回路１０８においては、Ｍ
ＥＳＦＥＴ１１２＝ＯＮとされる場合には、貫通電流が
流れるが、ＭＥＳＦＥＴ１１２＝ＯＦＦとされる場合に
は、貫通電流が流れず、また、プッシュプル回路１１４
〜１１７には常に貫通電流が流れることはないので、消
費電力の低減化を図ることができる。

【０１２３】このように、この第２実施例によっても、
ＭＥＳＦＥＴで構成される１／２分周回路につき、単
一電源で動作させることができ、電源電圧ＶＤＤの低
電圧化を図ることができ、消費電力の低減化を図るこ
とができ、かつ、相補出力ＯＵＴ、／ＯＵＴを得るこ
とができる。

【０１２４】また、特に、この第２実施例によれば、Ｄ
ＣＦＬ回路を１個しか設けていないので、２個のＤＣＦ
Ｌ回路１０８、１０９を設けている第１実施例の場合よ
りも、消費電力の低減化を図ることができる。

【０１２５】第３実施例・・図１７〜図１９図１７は本発明の第３実施例の構成を示す回路図であ
り、この第３実施例は、リセット信号ＲＳによってＯ
Ｎ、ＯＦＦが制御されるエンハンスメント形のＭＥＳＦ
ＥＴ１３１〜１３３を設けて、リセット機能を付加し、
その他については、図３に示す第１実施例と同様に構成
したものである。

【０１２６】ここに、図１８に示すように、リセット信
号ＲＳ＝Ｌレベルとされる場合には、ＭＥＳＦＥＴ１３
１〜１３３＝ＯＦＦとなり、この第３実施例は、第１実
施例と等価的に同一となり、第１実施例と同様に動作す
る。

【０１２７】これに対して、図１９に示すように、リセ
ット信号ＲＳ＝Ｈレベルとされる場合には、ＭＥＳＦＥ
Ｔ１３１〜１３３＝ＯＮとされ、ＤＣＦＬ回路１０８の
出力＝Ｌレベル、ＭＥＳＦＥＴ１１８＝ＯＦＦ、ＭＥＳ
ＦＥＴ１２３＝ＯＦＦ、プッシュプル回路１１４の出力
＝Ｌレベル、ＭＥＳＦＥＴ１２４＝ＯＦＦ、ＭＥＳＦＥ
Ｔ１２１＝ＯＦＦとなる。

【０１２８】この結果、プッシュプル回路１１７におい
ては、ＭＥＳＦＥＴ１２１＝ＯＦＦ、ＭＥＳＦＥＴ１３
３＝ＯＮに固定され、入力信号ＩＮ、／ＩＮに関係な
く、出力信号ＯＵＴ＝Ｌレベルに固定され、リセット状
態とされる。

【０１２９】なお、この場合において、出力信号／ＯＵ
Ｔ＝Ｈレベルにある場合、ＭＥＳＦＥＴ１１３＝ＯＮ、
ＤＣＦＬ回路１０９の出力＝Ｌレベル、ＭＥＳＦＥＴ１
１９＝ＯＦＦ、プッシュプル回路１１５の出力状態は高
インピーダンス状態となる。

【０１３０】この第３実施例によれば、ＭＥＳＦＥＴで
構成されるリセット機能付きの１／２分周回路につき、
単一電源で動作させることができ、電源電圧ＶＤＤ
の低電圧化を図ることができ、消費電力の低減化を図
ることができ、かつ、相補出力ＯＵＴ、／ＯＵＴを得
ることができる。

【０１３１】第４実施例・・図２０〜図２２図２０は本発明の第４実施例の構成を示す回路図であ
り、この第４実施例は、リセット信号ＲＳによってＯ
Ｎ、ＯＦＦが制御されるエンハンスメント形のＭＥＳＦ
ＥＴ１３１〜１３３を設けて、リセット機能を付加し、
その他については、図１０に示す第２実施例と同様に構
成したものである。

【０１３２】ここに、図２１に示すように、リセット信
号ＲＳ＝Ｌレベルとされる場合には、ＭＥＳＦＥＴ１３
１〜１３３＝ＯＦＦとなり、この第４実施例は、第２実
施例と等価的に同一となり、第２実施例と同様に動作す
る。

【０１３３】これに対して、図２２に示すように、リセ
ット信号ＲＳ＝Ｈレベルとされる場合には、ＭＥＳＦＥ
Ｔ１３１〜１３３＝ＯＮとされ、ＤＣＦＬ回路１０８の
出力＝Ｌレベル、ＭＥＳＦＥＴ１１８＝ＯＦＦ、ＭＥＳ
ＦＥＴ１２３＝ＯＦＦ、プッシュプル回路１１４の出力
＝Ｌレベル、ＭＥＳＦＥＴ１２４＝ＯＦＦ、ＭＥＳＦＥ
Ｔ１２１＝ＯＦＦとなる。

【０１３４】この結果、プッシュプル回路１１７におい
ては、ＭＥＳＦＥＴ１２１＝ＯＦＦ、ＭＥＳＦＥＴ１３
３＝ＯＮに固定され、入力信号ＩＮ、／ＩＮに関係な
く、出力信号／ＯＵＴ＝Ｌレベルに固定され、リセット
状態とされる。

【０１３５】この第４実施例によっても、ＭＥＳＦＥＴ
で構成されるリセット機能付きの１／２分周回路につ
き、単一電源で動作させることができ、電源電圧Ｖ
ＤＤの低電圧化を図ることができ、消費電力の低減化
を図ることができ、かつ、相補出力ＯＵＴ、／ＯＵＴ
を得ることができる。

【０１３６】また、特に、この第４実施例によれば、Ｄ
ＣＦＬ回路を１個しか設けていないので、２個のＤＣＦ
Ｌ回路１０８、１０９を設けている第３実施例の場合よ
りも、消費電力の低減化を図ることができる。

【０１３７】第５実施例・・図２３図２３は本発明の第５実施例の構成を示す回路図であ
り、この第５実施例は、分周比切換制御信号ＣＬによ
り、分周比を１／４又は１／５に可変できるようにした
ものである。

【０１３８】図２３中、１３５は図３に示す第１実施例
と等価の分周回路１３６、１３７を縦列接続してなる分
周回路、１３８は図１７に示す第３実施例と等価の分周
回路である。

【０１３９】ここに、１３９〜１４４はＤＣＦＬ回路で
あり、１４５〜１５０は負荷素子をなすデプレッション
形のＭＥＳＦＥＴ、１５１〜１５７は駆動素子をなすエ
ンハンスメント形のＭＥＳＦＥＴ、１５８はリセット用
のエンハンスメント形のＭＥＳＦＥＴである。

【０１４０】なお、ＭＥＳＦＥＴ１５１は、分周回路１
３８の後述するプッシュプル回路１７０の出力を入力す
るもの、ＭＥＳＦＥＴ１５２は、分周回路１３７の後述
するプッシュプル回路１６６の出力を入力するものであ
る。

【０１４１】また、この第５実施例においては、ＤＣＦ
Ｌ回路１４０（第１実施例におけるＤＣＦＬ回路１０９
に該当）は、ＤＣＦＬ回路１３９（第１実施例における
ＤＣＦＬ回路１０８に該当）の出力を入力するようにし
ている。

【０１４２】また、１５９〜１７０はプッシュプル回路
であり、１７１〜１８２はプルアップ素子をなすエンハ
ンスメント形のＭＥＳＦＥＴ、１８３〜１９４はプルダ
ウン素子をなすエンハンスメント形のＭＥＳＦＥＴ、１
９５、１９６はリセット用のエンハンスメント形のＭＥ
ＳＦＥＴである。

【０１４３】また、１９７〜２０２は入力信号ＩＮによ
りＯＮ、ＯＦＦが制御されるエンハンスメント形のＭＥ
ＳＦＥＴ、２０３〜２０８は入力信号／ＩＮによりＯ
Ｎ、ＯＦＦが制御されるエンハンスメント形のＭＥＳＦ
ＥＴである。

【０１４４】この第５実施例においては、分周信号ＯＵ
Ｔはプッシュプル回路１６５の出力端に得るようにさ
れ、分周信号／ＯＵＴはプッシュプル回路１６６の出力
端に得るようにしている。

【０１４５】ここに、分周比制御信号ＣＬ＝Ｈレベルと
される場合には、分周回路１３８においては、ＭＥＳＦ
ＥＴ１５８、１９５、１９６＝ＯＮとなり、分周回路１
３８はリセット状態とされ、プッシュプル回路１９６の
出力＝Ｌレベルに固定され、分周回路１３６のＤＣＦＬ
回路１３９においては、ＭＥＳＦＥＴ１５１＝ＯＦＦと
される。

【０１４６】この結果、この場合には、分周回路１３８
は動作せず、分周回路１３５のみが動作をすることにな
るが、この分周回路１３５は、図３に示す第１実施例と
等価の分周回路１３６、１３７を縦列接続してなるもの
であるから、１／４分周回路として動作することにな
る。

【０１４７】これに対して、分周比制御信号ＣＬ＝Ｌレ
ベルとされる場合には、ＭＥＳＦＥＴ１５８、１９５、
１９６＝ＯＦＦとなり、分周回路１３５及び分周回路１
３８が動作することになり、この場合、この第５実施例
は、１／５分周回路として動作することになる。

【０１４８】この第５実施例によれば、ＭＥＳＦＥＴで
構成され、かつ、分周比を１／４又は１／５に可変する
ことができる可変分周回路につき、図３に示す第１実施
例及び図１７に示す第３実施例を使用して構成されてい
るので、単一電源で動作させることができ、電源電
圧ＶＤＤの低電圧化を図ることができ、消費電力の低
減化を図ることができ、かつ、相補出力ＯＵＴ、／Ｏ
ＵＴを得ることができる。

【０１４９】第６実施例・・図２４図２４は本発明の第６実施例の構成を示す回路図であ
り、この第６実施例は、第５実施例と同様に、分周比切
換制御信号ＣＬにより、分周比を１／４又は１／５に可
変できるようにしたものである。

【０１５０】図２４中、２１０は図３に示す第１実施例
と等価の分周回路１３６と図１０に示す第２実施例と等
価の分周回路２１１とを縦列接続してなる分周回路、２
１２は図２０に示す第４実施例と等価の分周回路であ
る。

【０１５１】ここに、分周回路２１１は、図２３に示す
分周回路１３７からプッシュプル回路１４２を削除し、
プッシュプル回路１６１の出力をＭＥＳＦＥＴ２００の
ドレインに入力するようにされている。

【０１５２】また、分周回路２１２は、図２３に示す分
周回路１３８からプッシュプル回路１４４を削除し、プ
ッシュプル回路１６５の出力をＭＥＳＦＥＴ２０２のド
レインに入力するようにされている。

【０１５３】ここに、分周比制御信号ＣＬ＝Ｈレベルと
される場合には、分周回路２１２においては、ＭＥＳＦ
ＥＴ１５８、１９５、１９６＝ＯＮとなり、分周回路２
１２はリセット状態とされ、プッシュプル回路１９６の
出力＝Ｌレベルに固定され、分周回路１３６のＤＣＦＬ
回路１３９においては、ＭＥＳＦＥＴ１５１＝ＯＦＦと
される。

【０１５４】この結果、この場合には、分周回路２１２
は動作せず、分周回路２１０のみが動作をすることにな
るが、分周回路２１０は、図３に示す第１実施例と等価
の分周回路１３６と図１０に示す第２実施例と等価の分
周回路２１１とを縦列接続してなるものであるから、１
／４分周回路として動作することになる。

【０１５５】これに対して、分周比制御信号ＣＬ＝Ｌレ
ベルとされる場合には、ＭＥＳＦＥＴ１５８、１９５、
１９６＝ＯＦＦとなり、分周回路２１０及び分周回路２
１２が動作することになり、この場合、この第６実施例
は、１／５分周回路として動作することになる。

【０１５６】この第６実施例によれば、ＭＥＳＦＥＴで
構成され、かつ、分周比を１／４又は１／５に可変する
ことができる可変分周回路につき、図３に示す第１実施
例、図１０に示す第２実施例及び図２０に示す第４実施
例を使用して構成されているので、単一電源で動作さ
せることができ、電源電圧ＶＤＤの低電圧化を図るこ
とができ、消費電力の低減化を図ることができ、か
つ、相補出力ＯＵＴ、／ＯＵＴを得ることができる。

【０１５７】また、特に、この第６実施例によれば、Ｄ
ＣＦＬ回路を４個しか設けていないので、６個のＤＣＦ
Ｌ回路１３９〜１４４を設けている第５実施例の場合よ
りも、消費電力の低減化を図ることができる。

【０１５８】第５実施例及び第６実施例の使用例・・図
２５図２５は本発明の第５実施例及び第６実施例の使用例を
示す回路図であり、２モジュラス分周回路を示してい
る。

【０１５９】図２５中、２１４は被分周信号である入力
信号ＩＮを取り込み、相補関係にある信号ＩＮ、／ＩＮ
を出力するインプットバッファ部である。

【０１６０】また、２１５は図２３に示す第５実施例の
可変分周回路又は図２４に示す第６実施例の可変分周回
路からなる２モジュラス部、２１６〜２１８は１／２分
周部、２１９はアウトプットバッファ部、２２０は分周
比制御信号ＣＬを出力する分周比制御回路である。

【０１６１】ここに、この分周比制御回路２２０は、モ
ジュラス部制御信号Ｍ＝Ｈレベルの場合、分周比制御信
号ＣＬ＝Ｈレベルとし、モジュラス部制御信号Ｍ＝Ｌレ
ベルの場合には、１／２分周器２１６〜２１８の正相出
力のいずれかがＨレベルの場合、分周比制御信号ＣＬ＝
Ｈレベルとし、１／２分周器２１６〜２１８の正相出力
が全てＬレベルの場合に、分周比制御信号ＣＬ＝Ｌレベ
ルとするように構成されている。

【０１６２】この２モジュラス分周回路においては、２
モジュラス部制御信号Ｍ＝Ｈレベルとされる場合には、
分周比制御信号ＣＬ＝Ｈレベルとされ、２モジュラス部
２１５は１／４分周回路として動作し、この２モジュラ
ス分周回路は１／３２分周回路として動作することにな
る。

【０１６３】これに対して、２モジュラス部制御信号Ｍ
＝Ｌレベルとされる場合には、２モジュラス部２１５
は、分周比を１／４又は１／５に可変させる可変分周回
路として動作することになる。

【０１６４】ここに、１／２分周部２１６〜２１８は、
入力信号ＩＮの８周期のうち、７周期の期間は、いずれ
か又は全ての正相出力をＨレベルとし、１周期の期間だ
け、全ての正相出力をＬレベルとする。

【０１６５】そこで、２モジュラス部２１５は、入力信
号ＩＮの８周期のうち、７周期の期間は、１／４分周回
路として動作し、１周期の期間のみ、１／５分周回路と
して動作することになり、この２モジュラス分周回路
は、１／３３分周回路として動作することになる。

【０１６６】なお、上述の第１実施例〜第６実施例にお
いては、ＭＥＳＦＥＴを使用して構成した場合について
説明したが、ＭＥＳＦＥＴ以外のＦＥＴ、例えば、ＭＯ
ＳＦＥＴなどを使用して構成することもできる。

【０１６７】

【発明の効果】以上のように、本発明によれば、ゲート
回路として、インバータ回路と、プッシュプル回路とを
含めて構成するようにしたことにより、単一電源で動
作させることができ、電源電圧の低電圧化を図ること
ができ、消費電力の低減化を図ることができ、かつ、
相補出力を得ることができる。

【０１６８】また、特に、第２の発明によれば、インバ
ータ回路を１個しか設けていないので、２個のインバー
タ回路を設けるようにしている第１の発明の場合より
も、消費電力の低減化を図ることができる。

【図面の簡単な説明】

【図１】本発明中、第１の発明の分周回路の原理説明図
である。

【図２】本発明中、第２の発明の分周回路の原理説明図
である。

【図３】本発明の第１実施例の構成を示す回路図であ
る。

【図４】本発明の第１実施例の動作を示す波形図であ
る。

【図５】本発明の第１実施例の動作を示す回路図であ
る。

【図６】本発明の第１実施例の動作を示す回路図であ
る。

【図７】本発明の第１実施例の動作を示す回路図であ
る。

【図８】本発明の第１実施例の動作を示す回路図であ
る。

【図９】本発明の第１実施例の構成を示す回路図であ
る。

【図１０】本発明の第２実施例の構成を示す回路図であ
る。

【図１１】本発明の第２実施例の動作を示す波形図であ
る。

【図１２】本発明の第２実施例の動作を示す回路図であ
る。

【図１３】本発明の第２実施例の動作を示す回路図であ
る。

【図１４】本発明の第２実施例の動作を示す回路図であ
る。

【図１５】本発明の第２実施例の動作を示す回路図であ
る。

【図１６】本発明の第２実施例の動作を示す回路図であ
る。

【図１７】本発明の第３実施例の構成を示す回路図であ
る。

【図１８】本発明の第３実施例の動作を示す回路図であ
る。

【図１９】本発明の第３実施例の動作を示す回路図であ
る。

【図２０】本発明の第４実施例の構成を示す回路図であ
る。

【図２１】本発明の第４実施例の動作を示す回路図であ
る。

【図２２】本発明の第４実施例の動作を示す回路図であ
る。

【図２３】本発明の第５実施例の構成を示す回路図であ
る。

【図２４】本発明の第６実施例の構成を示す回路図であ
る。

【図２５】本発明の第５実施例及び第６実施例の使用例
を示す図である。

【図２６】従来の分周回路の一例を示す回路図である。

【図２７】従来の分周回路の他の例を示す回路図であ
る。

【図２８】従来の分周回路の更に他の例を示す回路図で
ある。

【符号の説明】

（図１）７８、７９インバータ回路８０、８１、８４、８５スイッチ素子８２、８３、８６、８７プッシュプル回路（図２）８９インバータ回路９０、９１、９４、９５スイッチ素子９２、９３、９６、９７プッシュプル回路

Claims

【特許請求の範囲】

【請求項１】所定の内部回路の出力端に出力される第１
の分周信号が入力される第１のインバータ回路と、前記第１の分周信号と反転関係にある第２の分周信号が
入力される第２のインバータ回路と、第１の入力信号により導通、非導通が制御され、前記第
１のインバータ回路の出力信号の通過を制御する第１の
スイッチ素子と、前記第１の入力信号により導通、非導通が制御され、前
記第２のインバータ回路の出力信号の通過を制御する第
２のスイッチ素子と、前記第１、第２のインバータ回路の出力信号がそれぞれ
前記第１、第２のスイッチ素子を介して制御信号として
供給される第１のプッシュプル回路と、前記第１、第２のインバータ回路の出力信号がぞれぞれ
前記第１、第２のスイッチ素子を介して制御信号として
供給され、前記第１のプッシュプル回路と反対の動作を
行う第２のプッシュプル回路と、前記第１の入力信号と反転関係にある第２の入力信号に
より導通、非導通が制御され、前記第１のプッシュプル
回路の出力信号の通過を制御する第３のスイッチ素子
と、前記第２の入力信号により導通、非導通が制御され、前
記第２のプッシュプル回路の出力信号の通過を制御する
第４のスイッチ素子と、前記第１、第２のプッシュプル回路の出力信号がそれぞ
れ前記第３、第４のスイッチ素子を介して制御信号とし
て供給される第３のプッシュプル回路と、前記第１、第２のプッシュプル回路の出力信号がそれぞ
れ前記第３、第４のスイッチ素子を介して制御信号とし
て供給され、前記第３のプッシュプル回路と反対の動作
を行う第４のプッシュプル回路とを含んで構成されてい
ることを特徴とする分周回路。
【請求項２】前記第１のインバータ回路は、ドレインを
高電圧側の電源電圧を供給する第１の電源線に接続さ
れ、ゲートをソースに接続されたデプレッション形の第
１のＭＥＳＦＥＴを負荷素子とし、ドレインを前記第１
のＭＥＳＦＥＴのソースに接続され、ソースを低電圧側
の電源電圧を供給する第２の電源線に接続され、ゲート
に前記第１の分周信号が供給されるエンハンスメント形
の第２のＭＥＳＦＥＴを駆動素子として構成され、前記第２のインバータ回路は、ドレインを前記第１の電
源線に接続され、ゲートをソースに接続されたデプレッ
ション形の第３のＭＥＳＦＥＴを負荷素子とし、ドレイ
ンを前記第３のＭＥＳＦＥＴのソースに接続され、ソー
スを前記第２の電源線に接続され、ゲートに前記第２の
分周信号が供給されるエンハンスメント形の第４のＭＥ
ＳＦＥＴを駆動素子として構成され、前記第１のスイッチ素子は、ドレインを前記第２のＭＥ
ＳＦＥＴのドレインに接続され、ゲートに前記第１の入
力信号が供給されるエンハンスメント形の第５のＭＥＳ
ＦＥＴで構成され、前記第２のスイッチ素子は、ドレインを前記第４のＭＥ
ＳＦＥＴのドレインに接続され、ゲートに前記第１の入
力信号が供給されるエンハンスメント形の第６のＭＥＳ
ＦＥＴで構成され、前記第１のプッシュプル回路は、ドレインを前記第１の
電源線に接続され、ゲートを前記第５のＭＥＳＦＥＴの
ソースに接続されたエンハンスメント形の第７のＭＥＳ
ＦＥＴをプルアップ素子とし、ドレインを前記第７のＭ
ＥＳＦＥＴのソースに接続され、ソースを前記第２の電
源線に接続され、ゲートを前記第６のＭＥＳＦＥＴのソ
ースに接続されたエンハンスメント形の第８のＭＥＳＦ
ＥＴをプルダウン素子として構成され、前記第２のプッシュプル回路は、ドレインを前記第１の
電源線に接続され、ゲートを前記第６のＭＥＳＦＥＴの
ソースに接続されたエンハンスメント形の第９のＭＥＳ
ＦＥＴをプルアップ素子とし、ドレインを前記第９のＭ
ＥＳＦＥＴのソースに接続され、ソースを前記第２の電
源線に接続され、ゲートを前記第５のＭＥＳＦＥＴのソ
ースに接続されたエンハンスメント形の第１０のＭＥＳ
ＦＥＴをプルダウン素子として構成され、前記第３のスイッチ素子は、ドレインを前記第８のＭＥ
ＳＦＥＴのドレインに接続され、ゲートに前記第２の入
力信号が供給されるエンハンスメント形の第１１のＭＥ
ＳＦＥＴで構成され、前記第４のスイッチ素子は、ドレインを前記第１０のＭ
ＥＳＦＥＴのドレインに接続され、ゲートに前記第２の
入力信号が供給されるエンハンスメント形の第１２のＭ
ＥＳＦＥＴで構成され、前記第３のプッシュプル回路は、ドレインを前記第１の
電源線に接続され、ゲートを前記第１２のＭＥＳＦＥＴ
のソースに接続されたエンハンスメント形の第１３のＭ
ＥＳＦＥＴをプルアップ素子とし、ドレインを前記第１
３のＭＥＳＦＥＴのソースに接続され、ソースを前記第
２の電源線に接続され、ゲートを前記第１１のＭＥＳＦ
ＥＴのソースに接続されたエンハンスメント形の第１４
のＭＥＳＦＥＴをプルダウン素子として構成され、前記第４のプッシュプル回路は、ドレインを前記第１の
電源線に接続され、ゲートを前記第１１のＭＥＳＦＥＴ
のソースに接続されたエンハンスメント形の第１５のＭ
ＥＳＦＥＴをプルアップ素子とし、ドレインを前記第１
５のＭＥＳＦＥＴのソースに接続され、ソースを前記第
２の電源線に接続され、ゲートを前記第１２のＭＥＳＦ
ＥＴのソースに接続されたエンハンスメント形の第１６
のＭＥＳＦＥＴをプルダウン素子として構成されている
ことを特徴とする請求項１記載の分周回路。
【請求項３】ドレインを前記第１のＭＥＳＦＥＴのソー
スに接続され、ソースを前記第２の電源線に接続され、
所定の制御信号により導通、非導通が制御されるエンハ
ンスメント形の第１７のＭＥＳＦＥＴと、ドレインを前記第７のＭＥＳＦＥＴのソースに接続さ
れ、ソースを前記第２の電源線に接続され、前記所定の
制御信号により導通、非導通が制御されるエンハンスメ
ント形の第１８のＭＥＳＦＥＴと、ドレインを前記第１５のＭＥＳＦＥＴのソースに接続さ
れ、ソースを前記第２の電源線に接続され、前記所定の
制御信号により導通、非導通が制御されるエンハンスメ
ント形の第１９のＭＥＳＦＥＴとを有していることを特
徴とする請求項２記載の分周回路。
【請求項４】所定の内部回路の出力端に出力される分周
信号が入力されるインバータ回路と、第１の入力信号により導通、非導通が制御され、前記イ
ンバータ回路の出力信号の通過を制御する第１のスイッ
チ素子と、前記第１の入力信号により導通、非導通が制御され、前
記分周信号の通過を制御する第２のスイッチ素子と、前記インバータ回路の出力信号及び前記分周信号がそれ
ぞれ前記第１、第２のスイッチ素子を介して制御信号と
して供給される第１のプッシュプル回路と、前記インバータ回路の出力信号及び前記分周信号がそれ
ぞれ前記第１、第２のスイッチ素子を介して制御信号と
して供給され、前記第１のプッシュプル回路と反対の動
作を行う第２のプッシュプル回路と、前記第１の入力信号と反転関係にある第２の入力信号に
より導通、非導通が制御され、前記第１のプッシュプル
回路の出力信号の通過を制御する第３のスイッチ素子
と、前記第２の入力信号により導通、非導通が制御され、前
記第２のプッシュプル回路の出力信号の通過を制御する
第４のスイッチ素子と、前記第１、第２のプッシュプル回路の出力信号がそれぞ
れ前記第３、第４のスイッチ素子を介して制御信号とし
て供給される第３のプッシュプル回路と、前記第１、第２のプッシュプル回路の出力信号がそれぞ
れ前記第３、第４のスイッチ素子を介して制御信号とし
て供給され、前記第３のプッシュプル回路と反対の動作
を行う第４のプッシュプル回路とを含んで構成されてい
ることを特徴とする分周回路。
【請求項５】前記インバータ回路は、ドレインを高電圧
側の電源電圧を供給する第１の電源線に接続され、ゲー
トをソースに接続されたデプレッション形の第１のＭＥ
ＳＦＥＴを負荷素子とし、ドレインを前記第１のＭＥＳ
ＦＥＴのソースに接続され、ソースを低電圧側の電源電
圧を供給する第２の電源線に接続され、ゲートに前記分
周信号が供給されるエンハンスメント形の第２のＭＥＳ
ＦＥＴを駆動素子として構成され、前記第１のスイッチ素子は、ドレインを前記第２のＭＥ
ＳＦＥＴのドレインに接続され、ゲートに前記第１の入
力信号が供給されるエンハンスメント形の第３のＭＥＳ
ＦＥＴで構成され、前記第２のスイッチ素子は、ドレインに前記分周信号が
供給され、ゲートに前記第１の入力信号が供給されるエ
ンハンスメント形の第４のＭＥＳＦＥＴで構成され、前記第１のプッシュプル回路は、ドレインを前記第１の
電源線に接続され、ゲートを前記第３のＭＥＳＦＥＴの
ソースに接続されたエンハンスメント形の第５のＭＥＳ
ＦＥＴをプルアップ素子とし、ドレインを前記第５のＭ
ＥＳＦＥＴのソースに接続され、ソースを前記第２の電
源線に接続され、ゲートを前記第４のＭＥＳＦＥＴのソ
ースに接続されたエンハンスメント形の第６のＭＥＳＦ
ＥＴをプルダウン素子として構成され、前記第２のプッシュプル回路は、ドレインを前記第１の
電源線に接続され、ゲートを前記第４のＭＥＳＦＥＴの
ソースに接続されたエンハンスメント形の第７のＭＥＳ
ＦＥＴをプルアップ素子とし、ドレインを前記第７のＭ
ＥＳＦＥＴのソースに接続され、ソースを前記第２の電
源線に接続され、ゲートを前記第３のＭＥＳＦＥＴのソ
ースに接続されたエンハンスメント形の第８のＭＥＳＦ
ＥＴをプルダウン素子として構成され、前記第３のスイッチ素子は、ドレインを前記第６のＭＥ
ＳＦＥＴのドレインに接続され、ゲートに前記第２の入
力信号が供給されるエンハンスメント形の第９のＭＥＳ
ＦＥＴで構成され、前記第４のスイッチ素子は、ドレインを前記第８のＭＥ
ＳＦＥＴのドレインに接続され、ゲートに前記第２の入
力信号が供給されるエンハンスメント形の第１０のＭＥ
ＳＦＥＴで構成され、前記第３のプッシュプル回路は、ドレインを前記第１の
電源線に接続され、ゲートを前記第１０のＭＥＳＦＥＴ
のソースに接続されたエンハンスメント形の第１１のＭ
ＥＳＦＥＴをプルアップ素子とし、ドレインを前記第１
１のＭＥＳＦＥＴのソースに接続され、ソースを前記第
２の電源線に接続され、ゲートを前記第９のＭＥＳＦＥ
Ｔのソースに接続されたエンハンスメント形の第１２の
ＭＥＳＦＥＴをプルダウン素子として構成され、前記第４のプッシュプル回路は、ドレインを前記第１の
電源線に接続され、ゲートを前記第９のＭＥＳＦＥＴの
ソースに接続されたエンハンスメント形の第１３のＭＥ
ＳＦＥＴをプルアップ素子とし、ドレインを前記第１３
のＭＥＳＦＥＴのソースに接続され、ソースを前記第２
の電源線に接続され、ゲートを前記第１０のＭＥＳＦＥ
Ｔのソースに接続されたエンハンスメント形の第１４の
ＭＥＳＦＥＴをプルダウン素子として構成されているこ
とを特徴とする請求項４記載の分周回路。
【請求項６】ドレインを前記第１のＭＥＳＦＥＴのソー
スに接続され、ソースを前記第２の電源線に接続され、
所定の制御信号により導通、非導通が制御されるエンハ
ンスメント形の第１５のＭＥＳＦＥＴと、ドレインを前記第５のＭＥＳＦＥＴのソースに接続さ
れ、ソースを前記第２の電源線に接続され、前記所定の
制御信号により導通、非導通が制御されるエンハンスメ
ント形の第１６のＭＥＳＦＥＴと、ドレインを前記第１３のＭＥＳＦＥＴのソースに接続さ
れ、ソースを前記第２の電源線に接続され、前記所定の
制御信号により導通、非導通が制御されるエンハンスメ
ント形の第１７のＭＥＳＦＥＴとを有していることを特
徴とする請求項５記載の分周回路。