JPH0887429A - プログラマブルコントローラ - Google Patents

プログラマブルコントローラ

Info

Publication number
JPH0887429A
JPH0887429A JP22233394A JP22233394A JPH0887429A JP H0887429 A JPH0887429 A JP H0887429A JP 22233394 A JP22233394 A JP 22233394A JP 22233394 A JP22233394 A JP 22233394A JP H0887429 A JPH0887429 A JP H0887429A
Authority
JP
Japan
Prior art keywords
application program
execution
inspection
area
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22233394A
Other languages
English (en)
Inventor
Shigenobu Omori
重信 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP22233394A priority Critical patent/JPH0887429A/ja
Publication of JPH0887429A publication Critical patent/JPH0887429A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】 【目的】制御対象の制御を行う応用プログラムを実行す
る制御演算手段を有するプログラマブルコントローラに
おいて、応用プログラムに実行過程上の一過性の不良が
検出された場合には応用プログラムの実行を継続する。 【構成】応用プログラムAPを複数の個別検査対象領域に
分割し、応用プログラムAPを1回実行する都度、分割し
た領域の1つを第 1個別検査対象領域番地1SA 〜第n個
別検査対象領域番地nSA によって順次指定して検査し、
検査結果に異常が検出された場合には応用プログラムAP
の全領域を検査し、全領域の検査結果にも異常が検出さ
れた場合には停止理由を表示して応用プログラムAPの実
行を停止し、全領域の検査結果に異常が検出されない場
合には応用プログラムAPの実行を継続する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はシーケンス制御を主な目
的として使用されるプログラマブルコントローラにおい
て、信頼性を高度化したプログラマブルコントローラに
関する。
【0002】
【従来の技術】図5に従来のプログラマブルコントロー
ラの一例の内部を表したブロック図を示す。図において
1はプログラマブルコントローラ(以下の説明ではPC
1と略記する)であり、PC1は制御演算手段11、シス
テムプログラムSPを格納する第2の記憶手段としての記
憶手段12(以下の説明では第2記憶手段12と略記す
る)、応用プログラムAPを格納する第1の記憶手段とし
ての記憶手段13(以下の説明では第1記憶手段13と略記
する)、制御演算手段11によるプログラムの実行にあた
って参照されるデータや、制御演算手段11のプログラム
実行によって生成されるデータを格納する第3の記憶手
段14(以下の説明では第3記憶手段14と略記する)、入
出力回路15、操作信号を入力する操作部16、表示部17と
からなる。応用プログラムAPは、制御演算手段11に実行
されてシーケンス制御を行うプログラムであり、通常は
先ずプログラマブルコントローラの使用者によってソー
スプログラムとして生成され、この生成されたソースプ
ログラムから制御演算手段11による実行が可能な形式の
機械語プログラムに変換され、応用プログラムAPとし
て、第1記憶手段13に格納される。システムプログラム
SPは、応用プログラムAPの実行の際に使用されるサブル
ーチンと、記憶手段の検査や操作部16からの入力信号の
処理、表示部17への表示処理などのプログラマブルコン
トローラの基本的処理に関するプログラムからなるプロ
グラム群である。
【0003】図6は応用プログラムの実行にあたって、
システムプログラムSP内のプログラムによって行われる
応用プログラムAPの検査処理を表したフローチャートで
ある。図5に示したPC1は応用プログラムAPを実行す
る場合には、始動すると図外の処理において、制御演算
手段11がシステムプログラムSPの始動時の処理プログラ
ムを実行することにより、応用プログラムAPの全領域を
検査し、検査結果に異常がなければPC1の制御演算手
段11は図6のフローチャートに示された処理に入る。図
の処理SOO において、制御演算手段11は応用プログラム
APの検査対象領域の検査を行い、処理S01 に進み前の処
理での検査結果が正常値を示したか否かを判定する。判
定の結果正常な場合には、処理S12 に進みその他の自己
診断処理をし、次に処理S13 に進み、シーケンス制御を
実行する際に参照される制御対象からの外部信号を入力
する処理を行い、次に処理F14 に進んで応用プログラム
APを構成する各命令を実行する。さらに処理15に進み、
前の処理で行われた応用プログラムAPの実行に基づく制
御対象への制御信号を出力する。処理F15 が済むと再び
処理S00 に戻り、前述の処理S00 〜処理S15 までの処理
を繰り返し実行する。処理S00 から処理S15 に至る処理
を応用プログラムAPの1実行サイクルといい、PC1
は、実行サイクルを繰り返すことによって制御対象の制
御を行う。もし、応用プログラムAPの検査を行う処理S0
0 での処理結果が処理S01 において、異常と判断される
と処理S08 に進んで停止した原因が処理S00 における検
査結果が不良であることを表示し、応用プログラムAPの
実行を停止する。
【0004】処理S00 における応用プログラムAPの記憶
領域の検査方法としては、応用プログラムAPを構成する
機械語命令のコードの全てを検査対象領域について合計
した数を、予め検査基準値として計算しておき、この処
理において改めて検査対象領域の全ての機械語命令コー
ドを合計し、この合計値を先の検査基準値と比較し一致
すれば検査結果を示すフラグに正常を示す符号例えば2
進数の1を立て、不一致の場合は正常を示す符号を反転
した符号の0を立てる。処理S01 においては、前の処理
で確定した検査結果フラグの内容によって正常か異常か
を判定する。その他応用プログラムの検査対象領域の検
査方法には、応用プログラムを構成する命令語の一つ一
つにパリティービットを立て、予め検査されたパリティ
ービットと比較する方法などもあるが説明を省略する。
なお検査対象領域の選び方としては、応用プログラムAP
の全領域を単一の検査対象領域とする方法もあるし、応
用プログラムAPの全領域を複数領域に分割し、分割され
た領域を順次検査対象領域として検査する方法も採られ
ている。
【0005】
【発明が解決しようとする課題】前述のとおりに、従来
のプログラマブルコントローラには、応用プログラムを
実行中に、実行すべき応用プログラムを検査する機能を
備えたものがあるが、この種類のプログラマブルコント
ローラにおいては、応用プログラムの検査対象領域に不
良が検出されると、原因表示をして停止する。ところ
が、前述のようにして停止した原因を調査してみると、
記憶手段中の応用プログラムには何ら異常がないにも係
わらず停止している事例が多く見られることが判明し
た。この記憶手段中の応用プログラムには異常がないに
も係わらず停止する現象は、記憶手段の内部にあるデー
タと、記憶手段から読み出される過程にある信号線上の
データとでは後者の状態にあるデータの方が外乱による
ノイズの影響を受けやすいことに起因きする。ノイズに
ついてはその発生源を抑制することについての取締り規
則などがあって、ノイズの進入に対する防止策などは当
然施されているのであるが、それでも完全を期すること
は困難といえる。但し上述のノイズによる影響は一過性
のものであり、一度発生しても再度発生する可能性は極
めて小さい。そこで万一ノイズによる異常が検出された
としても次善の策として、ノイズの影響が一過性のもの
である場合は運転を継続することが望ましい。
【0006】上述の事情があることに鑑み、本発明は、
応用プログラムの実行中に実行すべき応用プログラムに
異常が検出されても、異常を発生させた原因が一過性の
場合は、応用プログラムの実行を継続するプログラマブ
ルコントローラを提供することを目的とする。
【0007】
【課題を解決するための手段】前述の目的を達成するた
め、本発明によれば、制御演算手段と、制御演算手段に
実行されることによってシーケンス制御を行う応用プロ
グラムを格納する第1記憶手段と、応用プログラムの実
行を支援するプログラムを含むシステムプログラムを格
納する第2記憶手段と、制御演算手段の実行時に参照さ
れるデータや、制御演算手段の実行によって生成される
データを格納する第3の記憶手段とを備えたプログラマ
ブルコントローラにおいて、第1記憶手段の応用プログ
ラムが格納されている全ての領域を複数個の領域に分割
し、分割された各領域を個別の検査対象領域とし、各々
の個別検査対象領域に格納されているプログラムについ
ての個別検査基準値を算出し、個別検査基準値を第1記
憶手段または第3記憶手段に格納し、応用プログラムの
実行にあたっては、応用プログラムを1回実行する1周
期ごとに、個別検査対象領域の一つずつを順次に、この
個別検査対象領域に対応する個別検査基準値を参照して
検査し、この検査の結果が不良の場合には、応用プログ
ラムの全領域を検査し、この応用プログラムの全領域の
検査結果に不良が検出された場合には応用プログラムの
実行を停止し、不良が検出されなかった場合には応用プ
ログラムの実行を続行することを特徴とする。
【0008】また、第3記憶手段に計数領域を設け、計
数領域の内容は応用プログラムの実行開始時に0とし、
個別検査対象領域の検査結果に不良が検出された場合に
は、計数領域の内容に1を加算し、全ての応用プログラ
ム領域を検査し、この全応用プログラム領域の検査結果
に不良が検出された場合、および計数領域の内容が予め
定められた数に達した場合には応用プログラムの実行を
停止することを特徴とする。
【0009】
【作用】本発明のプログラマブルコントローラは、応用
プログラムの実行を開始すると応用プログラムを1回実
行する各周期ごとに、全応用プログラムを複数の領域に
分割した個別検査対象領域の一つを順次に、この個別検
査対象領域に対応した個別検査基準値を参照して検査す
る。検査結果に不良が検出された場合には全応用プログ
ラム領域を検査し、全応用プログラム領域の検査結果に
も不良が検出された場合には応用プログラムの実行を停
止し、不良が発見されない場合には応用プログラムの実
行を継続する。
【0010】また、請求項2に記載の本発明のプログラ
マブルコントローラは、応用プログラムの実行を開始す
る最初に計数領域の内容を0にする。そして、応用プロ
グラムの実行に入り、応用プログラムの個別検査対象領
域に不良が検出されると計数1域の内容に1を加算し、
また全応用プログラム領域を検査する。そして、全応用
プログラム領域の検査結果に不良が検出された場合と、
計数領域の内容が予め定められた数に達した場合とに応
用プログラムの実行を停止する。
【0011】
【実施例】
(実施例1)図1に本発明の一実施例のプログラマブル
コントローラのブロック図を示す。図において、1Aはプ
ログラマブルコントローラ(以下の説明ではPC1Aと略
記する)であり、PC1Aは、制御演算手段11、システム
プログラムSPA を格納する第2の記憶手段としての記憶
手段12(以下の説明では第2記憶手段12と略記する)、
応用プログラムAPと検査データTDを格納する第1の記憶
手段としての記憶手段13(以下の説明では第1記憶手段
13と略記する)、制御演算手段11によるプログラムの実
行にあたって参照されるデータや、制御演算手段11のプ
ログラム実行によって生成されるデータを格納する第3
の記憶手段14(以下の説明では第3記憶手段14と略記す
る)、入出力回路15、操作信号を入力する操作部16、表
示部17とからなる。なお以下の説明では、記憶手段の領
域を表す符号は、この領域に格納されているデータやプ
ログラムの符号と同一の符号を使用する。
【0012】図1の(b) は検査データTDの内容を表した
図である。検査データTDは図に示すとおり、個別検査対
象領域の内、第1記憶手段13における最も小さい番地を
先頭番地とする第1検査対象領域を示す第1検査対象領
域番地1SA 、第1検査対象領域に続く番地に格納される
第2検査対象領域を示す第2検査対象領域番地2SA 、以
下番地の昇順に進み第n検査対象領域を示す第n検査対
象領域番地に至る検査対象領域を示す番地データと、第
1検査対象領域番地1SA が示す検査対象領域に格納され
ているプログラムに対応した第1検査基準値1SV 、第2
検査対象番地2SA が示す検査対象領域の検査基準値2SV
、以下番号の昇順に進み第n検査対象領域番地が示す
検査対象領域の検査基準値nSV に至る検査データとから
なる。
【0013】図2に図1に示したPC1Aが応用プログラ
ムAP(図1の(a) を参照)を実行する場合の動作を表し
たフローチャートを示す。PC1A(図1の(a) を参照)
が始動すると、PC1Aの制御演算手段11は図外の処理に
おいて、応用プログラムAP(図1の(a) を参照)の全て
を検査し、正常と判定すると現検査対象領域TA(図1の
(a) を参照)に第1検査対象番地1SA (図1の(b) を参
照)を示す数値を格納する処理を含む初期設定をし、図
2のフローチャートに示す処理に入る。最初の応用プロ
グラムAPの実行サイクルにおいて、制御演算手段11は、
処理S00 において、現検査対象領域TAの内容を参照して
検査対象となる応用プログラムAPの領域を検索し、応用
プログラムの第1検査対象領域番地1SA (図1の(b) を
参照)が示すプログラム領域のプログラムを第1検査基
準値1SV (図1の(b) を参照)と比較して検査する。次
に処理S01 に進み、前の処理での結果が正常であったか
否かを判断し、正常ならば処理S12 に進み他の自己診断
処理を実行、処理S13 において応用プログラムAPの実行
に際して参照される制御対象からの信号を入力処理し、
処理S14 において応用プログラムAP(図1の(a) を参
照)を実行し処理S15において応用プログラムAPの実行
によって生成された制御対象への制御信号を出力し、現
検査対象領域TAの内容を次の領域に歩進させて応用プロ
グラムの初回の実行サイクルを終わる。もし、処理S01
において正常でないと判定された場合は、処理SO2 に進
み応用プログラムAPの全領域を検査する。検査の結果を
処理S03において判定し、判定の結果が正常ならば処理S
12 に進み、前に述べたとおりに処理15までを実行して
初回の実行サイクルを終わる。もし処理S03 において
も、正常でないと判定された場合には、停止原因として
処理S00 と処理S01 との結果に基づくことを表示部17
(図1の(a) を参照)に表示して停止する。
【0014】応用プログラムAPの2回目の実行サイクル
においては、制御演算手段11は現検査対象領域TAを参照
して、検査領域を第2検査対象領域番地2SA が示す領域
に移し、検査基準値として第2検査基準値2SV を使用し
て、上述した初回の実行サイクルと同様にして第2検査
対象領域番地2SA が示す個別検査対象領域の検査をし、
検査結果に異常がなければ応用プログラムAPを実行し、
以下検査対象領域番地と検査基準値とを昇順に1回の実
行サイクルごとに1ずつ増加させて応用プログラムを実
行し、第n検査対象領域番地nSA と第n検査基準値nSV
を使用した応用プログラムAPの実行が終わると再び初回
の実行サイクルと同じ実行サイクルに戻り、以後上述し
た実行サイクルを繰り返す。
【0015】従って、PC1Aは個別検査領域の検査時に
不良が検出され、続いて行う全応用プログラム領域APの
検査において不良が検出された場合に停止し、個別検査
領域の検査時にのみ不良が検出された場合には応用プロ
グラムの処理を続行する。 (実施例2)図3に本発明の他の実施例のプログラマブ
ルコントローラのブロック図を示す。図において、1Bは
プログラマブルコントローラ(以下の説明ではPC1Bと
略記する)であり、PC1Bは、制御演算手段11、システ
ムプログラムSPB を格納する第2記憶手段12B 、応用プ
ログラムAPと検査データTDを格納する第1記憶手段13、
現検査対象領域TAと再実行カウンタTAC と制御演算手段
11によるプログラムの実行にあたって参照されるデータ
や、制御演算手段11のプログラム実行によって生成され
るデータを格納する第3の記憶手段14B 、入出力回路1
5、操作部16、表示部17とからなる。上記のPC1Bの各
構成要素の内、図1の(a) に示したPC1Aを構成する要
素と同符号のものは同一であるので説明を省略する。第
2記憶手段12B はシステムプログラムSPB を格納する記
憶手段であり、システムプログラムSPB は制御演算手段
11に実行されて図4に示すフローチャートで表される動
作をするプログラムを含む点を除き図1の(a) に示した
システムプログラムSPA と同一のプログラムである。第
3記憶手段14B の現検査対象領域TAは図1の(a) に示し
た現検査対象領域TAと同一の目的に使用される記憶領域
である。また応用プログラムAPは図1の(a) に示した同
符号のプログラムと同一であり、検査データTDは図1の
(a) に示した同符号のデータと同一であって、このデー
タの内容は図1の(b) に示したとおりである。
【0016】図4は図3に示したPC1Bの動作を表した
フローチャートである。図に従ってPC1Bの動作を説明
する。PC1Bは、前述した図1に示したプログラマブル
コントローラ1Aと同一の図外の処理を行い、さらに再実
行カウンタTAC (図3を参照)の内容を0にし、図4の
フローチャートに示す処理に移行する。応用プログラム
AP(図3を参照)を実行する最初のサイクルにおいて
は、処理S00 において応用プログラムAPのうち第1検査
対象領域番地1SA (図1の(b) を参照)が示す検査対象
領域に格納されているプログラムを検査し、次に処理S0
1 において前の処理における検査結果を判定し、検査の
結果が正常ならば処理S12 に進む。以下処理S13 におけ
る他の自己診断処理、処理S14 における外部信号入力処
理、処理14における応用プログラムAPの実行、および処
理16における制御信号の出力と次の実行サイクルへの歩
進処理は、図2のフローチャートに示した同符号の処理
と同一に行われて、最初の応用プログラムAPの実行サイ
クルを終わり、最初の処理S00 に戻って次のサイクルの
実行に入る。以後処理S00 〜処理S15 の処理を繰り返
す。もし、処理S01 において異常と判定されると処理S0
11に進み、この処理では再実行カウンタTAC の内容に1
を加算する。次いで処理S02 に進み応用プログラムAPの
全ての領域の内容を検査し、処理S03 に進んで、前の処
理での検査結果が正常が否かを判定する。判定の結果が
正常の場合は処理S031に進み、この処理において再実行
カウンタTAC の内容を予め設定されている再実行の許容
回数と比較し、再実行カウンタTAC の内容が許容回数以
内であるならば処理S12 に進み、応用プログラムAPの実
行を継続する。処理S03 において異常と判定される場合
と処理S031において許容回数を越えていると判断される
場合は処理S04 に進み停止原因として、処理S03 による
停止か、処理S031による停止かを表示して応用プログラ
ムAPの実行を停止する。
【0017】
【発明の効果】以上に説明したとおり、制御演算手段
と、制御演算手段に実行されることによってシーケンス
制御を行う応用プログラムを格納する第1記憶手段と、
応用プログラムの実行を支援するプログラムを含むシス
テムプログラムを格納する第2記憶手段と、制御演算手
段の実行時に参照されるデータや、制御演算手段の実行
によって生成されるデータを格納する第3の記憶手段と
を備えたプログラマブルコントローラにおいて、第1記
憶手段の応用プログラムが格納されている全ての領域を
複数個の領域に分割し、分割された各領域を個別の検査
対象領域とし、各々の個別検査対象領域に格納されてい
るプログラムについての個別検査基準値を算出し、個別
検査基準値を第1記憶手段または第3記憶手段に格納
し、応用プログラムの実行にあたっては、応用プログラ
ムを1回実行する1周期ごとに、個別検査対象領域の一
つずつを順次に、この個別検査対象領域に対応する個別
検査基準値を参照して検査し、この検査の結果が不良の
場合には、応用プログラムの全領域を検査し、この応用
プログラムの全領域の検査結果に不良が検出された場合
には応用プログラムの実行を停止し、不良が検出されな
かった場合には応用プログラムの実行を続行する。従っ
て、本発明によれば、一過性のノイズなどの極く稀に発
生し、以後消滅する原因によっては停止に至らず、応用
プログラムを実行し制御対象の制御を継続するプログラ
マブルコントローラが提供される。
【0018】また、請求項2に記載の本発明のプログラ
マブルコントローラは、第3記憶手段に計数領域を設
け、計数領域の内容は応用プログラムの実行開始時に0
とし、個別検査対象領域の検査結果に不良が検出された
場合には、計数領域の内容に1を加算し、全ての応用プ
ログラム領域を検査し、この全応用プログラム領域の検
査結果に不良が検出された場合、および計数領域の内容
が予め定められた数に達した場合には応用プログラムの
実行を停止する。従って本発明によれば、応用プログラ
ムの実行途中における異常検出の原因が一過性であって
も、異常検出の頻度が高い場合には運転を停止し、運転
の継続については制御対象の要求に応じた特性としたプ
ログラマブルコントローラが提供される。
【図面の簡単な説明】
【図1】本発明によるプログラマブルコントローラの一
実施例を示した図であり、(a)はプログラマブルコント
ローラの内部を表したブロック図、(b) は検査データの
内容を示した図
【図2】図1に示したプログラマブルコントローラの動
作を表したフローチャート
【図3】本発明によるプログラマブルコントローラの他
の実施例のブロック図
【図4】図3に示したプログラマブルコントローラの動
作を表したフローチャート
【図5】従来のプログラマブルコントローラの一例の内
部を表したブロック図
【図6】図5に示したプログラマブルコントローラの動
作を表したフローチャート
【符号の説明】
1A プログラマブルコントローラ 11 制御演算手段 12 第2記憶手段 SPA システムプログラム 13 第1記憶手段 AP 応用プログラム TD 検査データ 14 第3記憶手段 TA 現検査対象領域 TAC 再実行カウンタ 15 入出力回路 1SA 第1検査対象領域 2SA 第2検査対象領域 nSA 第n検査対象領域 1SV 第1検査基準値 2SV 第2検査基準値 nSV 第n検査基準値

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】制御演算手段と、前記制御演算手段に実行
    されることによってシーケンス制御を行う応用プログラ
    ムを格納する第1記憶手段と、前記応用プログラムの実
    行を支援するプログラムを含むシステムプログラムを格
    納する第2記憶手段と、前記制御演算手段の実行時に参
    照されるデータや、前記制御演算手段の実行によって生
    成されるデータを格納する第3の記憶手段とを備えたプ
    ログラマブルコントローラにおいて、 前記第1記憶手段の前記応用プログラムが格納されてい
    る全ての領域を複数個の領域に分割し、分割された各領
    域を個別の検査対象領域とし、各々の前記個別検査対象
    領域に格納されているプログラムについての個別検査基
    準値を算出し、前記個別検査基準値を前記第1記憶手段
    または前記第3記憶手段に格納し、前記応用プログラム
    の実行にあたっては、前記応用プログラムを1回実行す
    る1周期ごとに、前記個別検査対象領域の一つずつを順
    次に、この個別検査対象領域に対応する前記個別検査基
    準値を参照して検査し、この検査の結果が不良の場合に
    は、前記応用プログラムの全領域を検査し、この前記応
    用プログラムの全領域の検査結果に不良が検出された場
    合には前記応用プログラムの実行を停止し、不良が検出
    されなかった場合には前記応用プログラムの実行を続行
    することを特徴とするプログラマブルコントローラ。
  2. 【請求項2】請求項1に記載のプログラマブルコントロ
    ーラにおいて、第3記憶手段に計数領域を設け、前記計
    数領域の内容は応用プログラムの実行開始時に0とし、
    個別検査対象領域の検査結果に不良が検出された場合に
    は、前記計数領域の内容に1を加算し、全ての前記応用
    プログラム領域を検査し、この全前記応用プログラム領
    域の検査結果に不良が検出された場合、および前記計数
    領域の内容が予め定められた数に達した場合には応用プ
    ログラムの実行を停止することを特徴とするプログラマ
    ブルコントローラ。
JP22233394A 1994-09-19 1994-09-19 プログラマブルコントローラ Pending JPH0887429A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22233394A JPH0887429A (ja) 1994-09-19 1994-09-19 プログラマブルコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22233394A JPH0887429A (ja) 1994-09-19 1994-09-19 プログラマブルコントローラ

Publications (1)

Publication Number Publication Date
JPH0887429A true JPH0887429A (ja) 1996-04-02

Family

ID=16780708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22233394A Pending JPH0887429A (ja) 1994-09-19 1994-09-19 プログラマブルコントローラ

Country Status (1)

Country Link
JP (1) JPH0887429A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7243260B2 (en) 2002-12-27 2007-07-10 Omron Corporation Programmable controller unit and method of automatically restoring memory
EP1782138A4 (en) * 2004-07-29 2009-12-30 Jtekt Corp PROGRAMMABLE CONTROL
US7698600B2 (en) 2004-07-29 2010-04-13 Jtekt Corporation Programmable controller
EP2924525A1 (en) 2014-03-25 2015-09-30 Jtekt Corporation Method of inspecting ram of programmable logic controller, and programmable logic controller

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7243260B2 (en) 2002-12-27 2007-07-10 Omron Corporation Programmable controller unit and method of automatically restoring memory
EP1782138A4 (en) * 2004-07-29 2009-12-30 Jtekt Corp PROGRAMMABLE CONTROL
US7698600B2 (en) 2004-07-29 2010-04-13 Jtekt Corporation Programmable controller
EP2924525A1 (en) 2014-03-25 2015-09-30 Jtekt Corporation Method of inspecting ram of programmable logic controller, and programmable logic controller
US9817384B2 (en) 2014-03-25 2017-11-14 Jtekt Corporation Method of inspecting RAM of programmable logic controller, and programmable logic controller

Similar Documents

Publication Publication Date Title
US5901073A (en) Method for detecting errors in models through restriction
EP0498367B1 (en) Program debugging device and process
CN111177014B (zh) 软件自动测试方法、系统及存储介质
JPH0577143A (ja) 自動化ラインの故障診断装置
JPH07334385A (ja) 保守診断機能の検証方法
JPH0535531A (ja) 進捗度可視化プログラム試験装置
JP2560545B2 (ja) インタフェース検査処理装置
JPH10214205A (ja) モジュール検査装置
JP2549690B2 (ja) チャネルプロセッサの擬似障害試験方式
JPS61138184A (ja) テストプログラムによる試験機ハ−ドウエア確認方式
WO2025203152A1 (ja) トレース対象信号選択装置及びトレース対象信号選択方法
JPH01237849A (ja) インタフェース情報検査方式
JP2000315715A (ja) 電子機器の実行順最適化工程検査装置及びその方法
JPH0224583A (ja) 半導体測定装置
JPS6220579B2 (ja)
JPH0619631A (ja) 記憶装置の初期化方式
JPH0311432A (ja) 情報処理装置の試験方式
JPS62224833A (ja) デ−タ形式の適否検査方式
JPH0380342A (ja) 演算処理装置
JPS5984536A (ja) 集積回路
JPH01287709A (ja) シーケンス制御装置
JPS63141140A (ja) テストプログラムの実行方式
JPS6333650B2 (ja)
JPH03261875A (ja) 電子機器の試験方法
JPS62103701A (ja) シ−ケンス制御装置の再起動制御方法