JPH0888159A - 高アスペクト比を有するレジストパターン形成方法 - Google Patents
高アスペクト比を有するレジストパターン形成方法Info
- Publication number
- JPH0888159A JPH0888159A JP6221595A JP22159594A JPH0888159A JP H0888159 A JPH0888159 A JP H0888159A JP 6221595 A JP6221595 A JP 6221595A JP 22159594 A JP22159594 A JP 22159594A JP H0888159 A JPH0888159 A JP H0888159A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- aspect ratio
- forming
- pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 従来とまったく同じ装置を用いて１００μｍ
以上の高さ（深さ）と高アスペクト比とを有するポジ型
レジストパターンを容易にかつ短時間で形成することが
できるレジストパターン形成方法を提供することであ
る。 【構成】 本発明のレジストパターン形成方法は、ポジ
型レジストを複数回重ね塗りすることによって基板１上
に１００μｍ以上の膜厚を有するレジスト膜２を形成す
ることと、該レジスト膜２の固化及び基板への密着性向
上のためにレジスト膜２にプリベイクを施すことと、固
化したレジスト膜２に露光及び現像からなる処理パター
ンを複数回繰り返して行うことの各ステップを含む。
以上の高さ（深さ）と高アスペクト比とを有するポジ型
レジストパターンを容易にかつ短時間で形成することが
できるレジストパターン形成方法を提供することであ
る。 【構成】 本発明のレジストパターン形成方法は、ポジ
型レジストを複数回重ね塗りすることによって基板１上
に１００μｍ以上の膜厚を有するレジスト膜２を形成す
ることと、該レジスト膜２の固化及び基板への密着性向
上のためにレジスト膜２にプリベイクを施すことと、固
化したレジスト膜２に露光及び現像からなる処理パター
ンを複数回繰り返して行うことの各ステップを含む。
Description
【０００１】
【産業上の利用分野】この発明は半導体微細加工技術に
おけるホトリソグラフィ技術に関し、特にポジ型レジス
トを用いた高アスペクト比を有するレジストパターン形
成方法に関する。
おけるホトリソグラフィ技術に関し、特にポジ型レジス
トを用いた高アスペクト比を有するレジストパターン形
成方法に関する。
【０００２】
【従来の技術】半導体微細加工技術の分野では、回路パ
ターン等の構造物を基板上に形成するために、ホトレジ
ストを用いたホトリソグラフィ技術が利用されている。
ターン等の構造物を基板上に形成するために、ホトレジ
ストを用いたホトリソグラフィ技術が利用されている。
【０００３】感光性のある高分子材料からなるホトレジ
ストには、光を照射した部分が硬化するネガ型と、光を
照射した部分が変質して現像液に溶解しやすくなるポジ
型とがあり、平面的な幅に対して高さ（深さ）の大き
い、所謂、高アスペクト比の構造物用パターンの作成に
は、高解像度のポジ型レジストが用いられる。
ストには、光を照射した部分が硬化するネガ型と、光を
照射した部分が変質して現像液に溶解しやすくなるポジ
型とがあり、平面的な幅に対して高さ（深さ）の大き
い、所謂、高アスペクト比の構造物用パターンの作成に
は、高解像度のポジ型レジストが用いられる。
【０００４】高アスペクト比を有するレジストパターン
の形成に就いては、"FABRICATION OF HIGH DEPTH-TO-WI
DTH ASPECT RATIO MICROSTRACTURES", IEEE MEMS '92,
pp.93-97 に開示されている例がある。
の形成に就いては、"FABRICATION OF HIGH DEPTH-TO-WI
DTH ASPECT RATIO MICROSTRACTURES", IEEE MEMS '92,
pp.93-97 に開示されている例がある。
【０００５】
【発明が解決しようとする課題】上記の文献に開示され
た従来例によれば、図２の（Ａ）及び（Ｂ）に示される
ように、シリコン基板１上にポジ型レジスト２を塗布し
た後、ホトマスク３を介して通常どうりたった１回の露
光を行い（図２の（Ａ）参照）、続いてたった１回の現
像を行うことによってレジストパターン２ａを形成して
いる（図２の（Ｂ）参照）。このため、露光時に光（紫
外線）４がレジストの深部まで入らず、アスペクト比に
捕らわれない場合でも高々７０μｍの深さまでの露光が
限界であった。一方、アスペクト比を考慮した場合に
は、幅が約３μｍに対し深さ（高さ）が２２μｍで、ア
スペクト比は７．３であった。
た従来例によれば、図２の（Ａ）及び（Ｂ）に示される
ように、シリコン基板１上にポジ型レジスト２を塗布し
た後、ホトマスク３を介して通常どうりたった１回の露
光を行い（図２の（Ａ）参照）、続いてたった１回の現
像を行うことによってレジストパターン２ａを形成して
いる（図２の（Ｂ）参照）。このため、露光時に光（紫
外線）４がレジストの深部まで入らず、アスペクト比に
捕らわれない場合でも高々７０μｍの深さまでの露光が
限界であった。一方、アスペクト比を考慮した場合に
は、幅が約３μｍに対し深さ（高さ）が２２μｍで、ア
スペクト比は７．３であった。
【０００６】さらに、通常１回の塗布で形成された約２
０μｍの膜厚を有するレジスト膜を露光後の現像によっ
てその表面から底面までを通して溶解させるためには、
従来約１０分程度の時間を要していた。従って、レジス
ト膜の膜厚が厚くなればなるほど現像に要する時間も長
くなる。レジスト膜をこのような長時間にわたって現像
液に触れさせると、未露光部分も現像液に侵蝕されるよ
うになり、レジストパターンの形成に大変な悪影響を及
ぼすことになる。
０μｍの膜厚を有するレジスト膜を露光後の現像によっ
てその表面から底面までを通して溶解させるためには、
従来約１０分程度の時間を要していた。従って、レジス
ト膜の膜厚が厚くなればなるほど現像に要する時間も長
くなる。レジスト膜をこのような長時間にわたって現像
液に触れさせると、未露光部分も現像液に侵蝕されるよ
うになり、レジストパターンの形成に大変な悪影響を及
ぼすことになる。
【０００７】本発明は従来技術における上記問題点を解
決するために為されたもので、その目的とするところ
は、従来と全く同じ装置を用いて１００μｍ以上の高さ
（深さ）と高アスペクト比とを有するレジストパターン
を容易にかつ短時間で形成することができるポジ型レジ
ストパターン形成方法を提供することにある。
決するために為されたもので、その目的とするところ
は、従来と全く同じ装置を用いて１００μｍ以上の高さ
（深さ）と高アスペクト比とを有するレジストパターン
を容易にかつ短時間で形成することができるポジ型レジ
ストパターン形成方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の主なる態様によれば、ポジ型レジストを複
数回重ね塗りすることによって基板上に１００μｍ以上
の膜厚を有するレジスト膜を形成することと、該レジス
ト膜の固化及び基板への密着性向上のためにレジスト膜
にプリベイクを施すことと、固化したレジスト膜に露光
及び現像からなる処理パターンを複数回繰り返して行う
ことの各ステップからなることを特徴とする高アスペク
ト比を有するレジストパターン形成方法が提供される。
に、本発明の主なる態様によれば、ポジ型レジストを複
数回重ね塗りすることによって基板上に１００μｍ以上
の膜厚を有するレジスト膜を形成することと、該レジス
ト膜の固化及び基板への密着性向上のためにレジスト膜
にプリベイクを施すことと、固化したレジスト膜に露光
及び現像からなる処理パターンを複数回繰り返して行う
ことの各ステップからなることを特徴とする高アスペク
ト比を有するレジストパターン形成方法が提供される。
【０００９】本発明の第２態様によれば、上記第１態様
に記載のレジスト膜の形成が、所定量のポジ型レジスト
液を基板の上面に滴下することと、前記レジスト液が基
板の上面全体に拡張されるように回転塗布機を用いて前
記基板を比較的低い回転数で数秒間予備回転させること
と、その後さらにレジスト液が所定の厚さになるように
回転塗布機を用いて前記基板を比較的高い回転数で所定
時間本回転させることと、塗布されたレジスト液を軟硬
化させるために所定温度で所定時間加熱すること、の各
ステップを含む１回の塗布を複数回繰り返すことを特徴
とする高アスペクト比を有するレジストパターン形成方
法が提供される。
に記載のレジスト膜の形成が、所定量のポジ型レジスト
液を基板の上面に滴下することと、前記レジスト液が基
板の上面全体に拡張されるように回転塗布機を用いて前
記基板を比較的低い回転数で数秒間予備回転させること
と、その後さらにレジスト液が所定の厚さになるように
回転塗布機を用いて前記基板を比較的高い回転数で所定
時間本回転させることと、塗布されたレジスト液を軟硬
化させるために所定温度で所定時間加熱すること、の各
ステップを含む１回の塗布を複数回繰り返すことを特徴
とする高アスペクト比を有するレジストパターン形成方
法が提供される。
【００１０】上記主なる態様に記載の処理パターンにお
ける露光強度は９００ミリジュール／ｃｍ2 以下であ
り、また現像時間は２分以内である。
ける露光強度は９００ミリジュール／ｃｍ2 以下であ
り、また現像時間は２分以内である。
【００１１】また、上記第２態様に記載の予備回転は５
００ｒｐｍで５秒間なされ、本回転は２０００ｒｐｍで
２０秒間なされる。
００ｒｐｍで５秒間なされ、本回転は２０００ｒｐｍで
２０秒間なされる。
【００１２】さらに、第２態様に記載のレジスト液の軟
硬化のための加熱は６０℃で１０分間行われる。
硬化のための加熱は６０℃で１０分間行われる。
【００１３】
【作用】本発明によれば、基板上に所定の膜厚が得られ
るまでポジ型レジストが複数回塗布され、その後に該ポ
ジ型レジスト膜の所定箇所が表面から底部に至るまで除
去された高アスペクト比を有するレジストパターンが形
成されるように、露光及び現像処理が複数回繰り返して
行われる。
るまでポジ型レジストが複数回塗布され、その後に該ポ
ジ型レジスト膜の所定箇所が表面から底部に至るまで除
去された高アスペクト比を有するレジストパターンが形
成されるように、露光及び現像処理が複数回繰り返して
行われる。
【００１４】
【実施例】以下、本発明の一実施例が添付の図面（図
１）に関連して説明される。
１）に関連して説明される。
【００１５】まず、図１の（ａ）を参照すれば、シリコ
ン基板１上に一例としてヘキスト社製のポジ型レジスト
（ＡＺ４９０３）が図示しない回転塗布機（スピンコー
トまたはスピナー）を用いて５回にわたって重ね塗りさ
れ、約１００μｍの厚さのレジスト膜２が形成された。
なお、１回の塗布による成膜は次のようになされた。す
なわち、所定量のレジスト液がシリコン基板１の上面に
滴下された後、回転塗布機にて５００ｒｐｍで５秒間回
転を与えて、レジスト液をシリコン基板１の上面全体に
万べんなく拡張させた状態から、回転塗布機の回転を２
０００ｒｐｍに上げて２０秒間保持した。その後、次の
レジスト液塗布のために６０℃で１０分間加熱してレジ
スト膜２を少し硬化（軟硬化）させた。
ン基板１上に一例としてヘキスト社製のポジ型レジスト
（ＡＺ４９０３）が図示しない回転塗布機（スピンコー
トまたはスピナー）を用いて５回にわたって重ね塗りさ
れ、約１００μｍの厚さのレジスト膜２が形成された。
なお、１回の塗布による成膜は次のようになされた。す
なわち、所定量のレジスト液がシリコン基板１の上面に
滴下された後、回転塗布機にて５００ｒｐｍで５秒間回
転を与えて、レジスト液をシリコン基板１の上面全体に
万べんなく拡張させた状態から、回転塗布機の回転を２
０００ｒｐｍに上げて２０秒間保持した。その後、次の
レジスト液塗布のために６０℃で１０分間加熱してレジ
スト膜２を少し硬化（軟硬化）させた。
【００１６】所定の厚さ（約１００μｍ）のレジスト膜
２がシリコン基板１上に形成されたならば、レジスト膜
２を固化させると共に、レジスト膜２とシリコン基板１
との密着性を向上させるためにレジスト膜２を６０℃の
温度で２時間加熱するプリベイク処理を行った。
２がシリコン基板１上に形成されたならば、レジスト膜
２を固化させると共に、レジスト膜２とシリコン基板１
との密着性を向上させるためにレジスト膜２を６０℃の
温度で２時間加熱するプリベイク処理を行った。
【００１７】次に、シリコン基板１上に成膜されたレジ
スト膜２に対し、ホトマスク３を介してほぼ９００ミリ
ジュール／ｃｍ2 の強度を有する光（紫外線）４を照射
することによって１回目の露光が行われた。
スト膜２に対し、ホトマスク３を介してほぼ９００ミリ
ジュール／ｃｍ2 の強度を有する光（紫外線）４を照射
することによって１回目の露光が行われた。
【００１８】続いて、ＡＺ４００Ｋ液と純水とを１：４
で混合した現像液を用いて上記１回目の露光を施したレ
ジスト膜２に１回目の現像処理を２分間施した。
で混合した現像液を用いて上記１回目の露光を施したレ
ジスト膜２に１回目の現像処理を２分間施した。
【００１９】上記第１回目の露光と現像の処理パターン
によって、高さ（深さ）１８．８μｍのレジストパター
ンが形成された。
によって、高さ（深さ）１８．８μｍのレジストパター
ンが形成された。
【００２０】さらに、第１回目の処理パターンと同じ条
件で第２回目、第３回目、第４回目の処理パターンが図
１の（ｃ）及び（ｄ）、（ｅ）及び（ｆ）、（ｇ）及び
（ｈ）にそれぞれ示されるように繰り返し施された。な
お、第２回目以降の処理パターンは第１回目の処理パタ
ーンと同様なので、重複を避けるためにそれらの説明は
省略する。
件で第２回目、第３回目、第４回目の処理パターンが図
１の（ｃ）及び（ｄ）、（ｅ）及び（ｆ）、（ｇ）及び
（ｈ）にそれぞれ示されるように繰り返し施された。な
お、第２回目以降の処理パターンは第１回目の処理パタ
ーンと同様なので、重複を避けるためにそれらの説明は
省略する。
【００２１】合計４回の処理パターンを繰り返し施すこ
とによって、シリコン基板上面１ａを底面とする溝５を
両側に形成した１０４．５μｍの高さを有するレジスト
パターン２がシリコン基板１上に形成された。
とによって、シリコン基板上面１ａを底面とする溝５を
両側に形成した１０４．５μｍの高さを有するレジスト
パターン２がシリコン基板１上に形成された。
【００２２】上記第１〜第４回目の処理パターンによる
処理結果が次の表１に示される。
処理結果が次の表１に示される。
【００２３】
【表１】 なお、露光に用いた光の強度を５００ミリジュール／ｃ
ｍ2 に落としても、殆ど変わらない結果が得られた。
ｍ2 に落としても、殆ど変わらない結果が得られた。
【００２４】また、一般の半導体製造において行われる
レジストパターンのポストベイクは本発明では行われな
い。なぜなら、本発明によって形成されたレジストパタ
ーンは極めて高いアスペクト比を有しているので、ポス
トベイクにより内部応力が発生してレジストパターンが
割れたり崩れたりする恐れがあるからである。
レジストパターンのポストベイクは本発明では行われな
い。なぜなら、本発明によって形成されたレジストパタ
ーンは極めて高いアスペクト比を有しているので、ポス
トベイクにより内部応力が発生してレジストパターンが
割れたり崩れたりする恐れがあるからである。
【００２５】次に、上述の本発明の実施例に対する比較
例を表２に示す。
例を表２に示す。
【００２６】
【表２】 上記の表２から明らかなように、比較例では共にシリコ
ン基板上に約１００μｍの厚さにレジスト膜を形成した
Ａ及びＢの２つの試料に対して、まず実施例と同様な条
件で露光と現像の処理パターンを施した。その結果、両
試料共に、１８．８μｍの高さを有するレジストパター
ンが形成された。
ン基板上に約１００μｍの厚さにレジスト膜を形成した
Ａ及びＢの２つの試料に対して、まず実施例と同様な条
件で露光と現像の処理パターンを施した。その結果、両
試料共に、１８．８μｍの高さを有するレジストパター
ンが形成された。
【００２７】続いて、Ａ及びＢの各試料に露光を施さず
に現像だけを再び施した。その結果、試料Ａではレジス
トパターンの高さが２３．９μｍとなり、また試料Ｂで
は２４．５μｍとなった。これは、１回目の現像で完全
に除去されなかった分の露光済みレジストが２回目の現
像で除去されたことを示している。
に現像だけを再び施した。その結果、試料Ａではレジス
トパターンの高さが２３．９μｍとなり、また試料Ｂで
は２４．５μｍとなった。これは、１回目の現像で完全
に除去されなかった分の露光済みレジストが２回目の現
像で除去されたことを示している。
【００２８】さらに、Ａ及びＢの両試料に、再び１回目
と同様の条件で露光及び現像の処理パターンを施したと
ころ、試料Ａ及びＢ共にレジストパターンの高さが約２
０数μｍ増大して表２に示す高さになった。
と同様の条件で露光及び現像の処理パターンを施したと
ころ、試料Ａ及びＢ共にレジストパターンの高さが約２
０数μｍ増大して表２に示す高さになった。
【００２９】以上から明らかなように、露光及び現像の
処理パターンを繰り返し施すことによって、従来不可能
とされた１００μｍ以上の高さを有するレジストパター
ンが何ら亀裂を発生させることなく容易に形成され得
る。
処理パターンを繰り返し施すことによって、従来不可能
とされた１００μｍ以上の高さを有するレジストパター
ンが何ら亀裂を発生させることなく容易に形成され得
る。
【００３０】さらに、通常１回の塗布で形成された約２
０μｍの膜厚を有するレジスト膜を露光後の現像によっ
てその表面から底面までを通して溶解させるためには、
従来約１０分程度の時間を要していた。従って、１００
μｍの膜厚を有するレジスト膜を現像するには単純に計
算しても５０分を要することになる。レジスト膜をこの
ような長時間にわたって現像液に触れさせると、未露光
部分も現像液に侵蝕されるようになり、レジストパター
ンの形成が不可能になったり、たとえ形成されたとして
も強度的にも形状的にも使い物にならないレジストパタ
ーンになる。
０μｍの膜厚を有するレジスト膜を露光後の現像によっ
てその表面から底面までを通して溶解させるためには、
従来約１０分程度の時間を要していた。従って、１００
μｍの膜厚を有するレジスト膜を現像するには単純に計
算しても５０分を要することになる。レジスト膜をこの
ような長時間にわたって現像液に触れさせると、未露光
部分も現像液に侵蝕されるようになり、レジストパター
ンの形成が不可能になったり、たとえ形成されたとして
も強度的にも形状的にも使い物にならないレジストパタ
ーンになる。
【００３１】本発明では、露光及び現像の処理パターン
を複数回にわたって繰り返すことにより、１回の現像時
間を２分間という比較的短時間に短縮することができ
た。これにより、１００μｍ以上の高さ（厚さ）のレジ
ストパターンの形成に要する時間も著しく短縮すること
ができた。以上の説明は単に本発明の好適な実施例の例
証であり、本発明の範囲はこれに限定されることはな
い。本発明に関する更に多くの変形例や改造例が本発明
の範囲を逸脱することなく当該技術の熟達者にとってみ
れば容易に思い当たるであろう。
を複数回にわたって繰り返すことにより、１回の現像時
間を２分間という比較的短時間に短縮することができ
た。これにより、１００μｍ以上の高さ（厚さ）のレジ
ストパターンの形成に要する時間も著しく短縮すること
ができた。以上の説明は単に本発明の好適な実施例の例
証であり、本発明の範囲はこれに限定されることはな
い。本発明に関する更に多くの変形例や改造例が本発明
の範囲を逸脱することなく当該技術の熟達者にとってみ
れば容易に思い当たるであろう。
【００３２】
【発明の効果】本発明によれば、１００μｍ以上の膜厚
で基板上に形成されたポジ型レジスト膜に露光及び現像
の処理パターンを複数回繰り返して行うようにしたの
で、１００μｍ以上の深さと高アスペクト比とを有する
レジストパターンを容易にかつ短時間で形成することが
できる。
で基板上に形成されたポジ型レジスト膜に露光及び現像
の処理パターンを複数回繰り返して行うようにしたの
で、１００μｍ以上の深さと高アスペクト比とを有する
レジストパターンを容易にかつ短時間で形成することが
できる。
【図１】本発明の一実施例を（ａ）から（ｈ）までの断
面図で順次示す処理フローである。
面図で順次示す処理フローである。
【図２】従来例を（Ａ）及び（Ｂ）までの断面図で順次
示す処理フローである。
示す処理フローである。
１ シリコン基板 １ａ シリコン基板上面 ２ レジスト膜 ２ａ レジストパターン ３ ホトマスク ４ 光 ５ 溝
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０３Ｆ 7/38 ５０１ Ｈ０１Ｌ 21/30 ５６６ ５６９ Ｆ
Claims (6)
- 【請求項１】 ポジ型レジストを複数回重ね塗りするこ
とによって基板上に１００μｍ以上の膜厚を有するレジ
スト膜を形成することと、該レジスト膜の固化及び基板
への密着性向上のためにレジスト膜にプリベイクを施す
ことと、固化したレジスト膜に露光及び現像からなる処
理パターンを複数回繰り返して行うことの各ステップか
らなることを特徴とする高アスペクト比を有するレジス
トパターン形成方法。 - 【請求項２】 前記レジスト膜の形成が、所定量のポジ
型レジスト液を基板の上面に滴下することと、前記レジ
スト液が基板の上面全体に拡張されるように回転塗布機
を用いて前記基板を比較的低い回転数で数秒間予備回転
させることと、その後さらにレジスト液が所定の厚さに
なるように回転塗布機を用いて前記基板を比較的高い回
転数で所定時間本回転させることと、塗布されたレジス
ト液を軟硬化させるために所定温度で所定時間加熱する
こと、の各ステップを含む１回の塗布を複数回繰り返す
ことを特徴とする請求項１記載の高アスペクト比を有す
るレジストパターン形成方法。 - 【請求項３】 前記処理パターンにおける露光強度が９
００ミリジュール／ｃｍ2 以下であり、また現像時間が
２分以内であることを特徴とする請求項１記載の高アス
ペクト比を有するレジストパターン形成方法。 - 【請求項４】 前記予備回転が５００ｒｐｍで５秒間な
されることを特徴とする請求項２記載の高アスペクト比
を有するレジストパターン形成方法。 - 【請求項５】 前記本回転が２０００ｒｐｍで２０秒間
なされることを特徴とする請求項２記載の高アスペクト
比を有するレジストパターン形成方法。 - 【請求項６】 前記レジスト液の軟硬化のための加熱が
６０℃で１０分間行われることを特徴とする請求項２記
載の高アスペクト比を有するレジストパターン形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6221595A JPH0888159A (ja) | 1994-09-16 | 1994-09-16 | 高アスペクト比を有するレジストパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6221595A JPH0888159A (ja) | 1994-09-16 | 1994-09-16 | 高アスペクト比を有するレジストパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0888159A true JPH0888159A (ja) | 1996-04-02 |
Family
ID=16769226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6221595A Withdrawn JPH0888159A (ja) | 1994-09-16 | 1994-09-16 | 高アスペクト比を有するレジストパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0888159A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1440787A3 (en) * | 2003-01-22 | 2012-01-25 | Canon Kabushiki Kaisha | Three-dimensional structure forming method |
| US11932713B2 (en) * | 2017-12-31 | 2024-03-19 | Rohm And Haas Electronic Materials Llc | Monomers, polymers and lithographic compositions comprising same |
-
1994
- 1994-09-16 JP JP6221595A patent/JPH0888159A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1440787A3 (en) * | 2003-01-22 | 2012-01-25 | Canon Kabushiki Kaisha | Three-dimensional structure forming method |
| US11932713B2 (en) * | 2017-12-31 | 2024-03-19 | Rohm And Haas Electronic Materials Llc | Monomers, polymers and lithographic compositions comprising same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0661464A (ja) | 半導体イメージセンサの製造方法及びイメージセンサアセンブリ | |
| JPH0729846A (ja) | 半導体装置の電極形成方法 | |
| JPH0888159A (ja) | 高アスペクト比を有するレジストパターン形成方法 | |
| JP2003218009A (ja) | エッチングパターン形成方法、及び微細パターン加工品 | |
| JPH03223810A (ja) | ブラックマトリックス区域を備えた液晶セル用基体プレートの製造方法 | |
| JP2000031025A (ja) | レジストパターンの形成方法 | |
| JP3726578B2 (ja) | 半導体装置の製造方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JP2001228634A (ja) | レジストパターンの形成方法、エッチング方法、マイクロ構造物の製造方法、マイクロ構造物及び液晶表示装置 | |
| JPH0385544A (ja) | レジストパターン形成方法 | |
| JPS60262425A (ja) | 基板の加工方法 | |
| JP2000260765A (ja) | 有機絶縁膜のパターン形成方法 | |
| JPH0777810A (ja) | 感光性ポリマ被膜の現像装置および現像方法 | |
| JPH05315243A (ja) | レジスト膜およびその形成方法 | |
| KR100605311B1 (ko) | 두꺼운 감광막 형성 방법 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| JP2000031448A (ja) | 固体撮像装置の表面地形の平坦化方法 | |
| JP3243904B2 (ja) | レジストパターンの形成方法 | |
| JP5625378B2 (ja) | 樹脂膜パターンの形成方法及び半導体装置の製造方法 | |
| JP2991271B2 (ja) | カラーフィルターの製造方法 | |
| JP2000150502A (ja) | 有機絶縁膜の形成方法 | |
| JPH10282677A (ja) | 光ディスク原盤の作製方法及び光ディスク基板 | |
| JPS63133630A (ja) | 半導体素子の製造方法 | |
| JPS62245250A (ja) | レジストパタ−ン形成方法 | |
| JPS6054439A (ja) | 表面平坦化法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011120 |