JPH0888539A - サンプリングレート変換装置 - Google Patents

Abstract

(57)【要約】 【目的】 画像歪みを招くことなく、内挿用のディジタ
ルフィルタの構成を簡単にすることができるサンプリン
グレート変換装置を提供する。 【構成】 多重信号Ｒ−Ｙ／Ｂ−Ｙは、バッファメモリ
１８によりサンプリングレートを変換される。この変換
により不連続となった多重信号Ｒ−Ｙ／Ｂ−Ｙは、遅延
部２１と、選択部２２と、荷重加算部２３の内挿処理に
より、連続な信号に変換される。これと並行して、１／
２分周部１５，１６と、特定位相検出部１７と、カウン
タ２４により、サンプリングレート変換前のデータ変化
点に対するサンプリングレート変換後のデータ変化点の
位相が検出される。この検出結果に基づいて、読出し制
御部２０により、バッファメモリ１８の読出し動作が制
御され、かつ、選択制御部２５と係数発生部２６によ
り、内挿処理が制御される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば、テレビジョ
ン信号処理装置において、ディジタル化されたコンポー
ネント信号のサンプリングレートをディジタル化された
コンポジット信号のサンプリングレートに変換するサン
プリングレート変換装置に関する。

【０００２】

【従来の技術】近年、テレビジョン信号処理装置におい
ては、処理のディジタル化が進められている。これに伴
い、コンポーネント信号をコンポジット信号に変換する
ためのエンコーダにおいても、処理のディジタル化が図
られている。

【０００３】ここで、コンポーネント信号とは、輝度信
号や色差信号のように、テレビジョン信号を構成する信
号である。これに対し、コンポジット信号とは、色差信
号で色副搬送波を変調し、この被変調波を輝度信号に重
畳することにより得られる信号である。

【０００４】ディジタル処理によって、コンポーネント
信号をＰＡＬ方式のコンポジット信号に変換する方式と
しては、 コンポーネント信号のサンプリングレートのまま変
換する方式 サンプリングレートをコンポジット信号のサンプリ
ングレートに変換してから変換する方式 がある。

【０００５】の変換方式の場合、色副搬送波をディジ
タル化するためのアナログ／ディジタル変換器と、色副
搬送波を２つの色差信号で変調するための２つの乗算器
が必要となり、ハードウェアの規模が大きくなるという
問題を有する。また、この変換方式の場合、コンポジッ
ト信号のディジタル規格に適合した信号を得ることがで
きないという問題を有する。

【０００６】これに対し、の変換方式の場合は、この
ような問題が生じない。このため、小さなハードウェア
規模で、かつ、コンポジット信号のディジタル規格に適
合した信号を得たいというような場合は、の変換方式
が採用される。

【０００７】ところで、の変換方式に基づいて、コン
ポーネント信号をコンポジット信号に変換するために
は、コンポーネント信号のサンプリングレートをコンポ
ジット信号のサンプリングレートに変換するためのサン
プリングレート変換装置が必要になる。

【０００８】このサンプリングレート変換装置において
は、サンプリングレートを変換する機能のほかに、この
変換によって不連続になった信号を連続な信号に変換す
るための内挿機能が必要になる。

【０００９】この内挿機能を実現するために、従来のサ
ンプリングレート変換装置においては、サンプリングレ
ートの変換比に応じた内挿係数を定め、この内挿係数を
使って、内挿処理を行うようになっていた。

【００１０】

【発明が解決しようとする課題】しかしながら、このよ
うな構成では、例えば、コンポーネント信号のサンプリ
ングレートをＰＡＬ方式のコンポジット信号のサンプリ
ングレートに変換する場合、内挿用のディジタルフィル
タの構成が複雑になるという問題があった。

【００１１】これは、ＰＡＬ方式の色副搬送波周波数ｆ
ｓｃとライン周波数ｆ_H との間に、 ４ｆｓｃ＝｛１１３５＋（１／６２５）｝ｆ_H …（１） という関係があるからである。すなわち、このような関
係があるために、サンプリングレートの変換を正確に行
おうとすると、５４００００：７０９３７９の変換を行
わなければならず、内挿係数が多くなるからである。

【００１２】この問題を解決するためには、式（１）の
関係を、 ４ｆｓｃ＝１１３５ｆ_H …（２） と近似することが考えられる。すなわち、オフセット量
（４／６２５）ｆ_H を考慮しないようにすることが考え
られる。

【００１３】このような構成によれば、８６４：１１３
５の変換を行えばよいので、内挿係数の数を少なくする
ことができる。これにより、ディジタルフィルタの構成
を簡単にすることができる。

【００１４】しかしながら、このような構成では、ディ
ジタルフィルタの構成を簡単にすることができる反面、
近似による誤差が画像の歪みとなって現れるという問題
が新たに生じる。

【００１５】以上から、コンポーネント信号のサンプリ
ングレートをＰＡＬ方式のコンポジット信号のサンプリ
ングレートに変換するサンプリングレート変換装置にお
いては、画像歪みを招くことなく、内挿用のディジタル
フィルタの構成を簡単にすることができるサンプリング
レート変換装置が望まれる。

【００１６】

【課題を解決するための手段】上記課題を解決するため
に、この発明は、サンプリングレートを変換する前のデ
ィジタル信号のデータ変化点に対するサンプリングレー
トを変換した後のディジタル信号のデータ変化点の位相
が１サンプルごとに徐々に進み、所定サンプル目で、ほ
ぼ元の位相に戻る点に着目し、上記位相を検出する位相
検出手段と、この位相検出手段の検出結果に基づいて、
サンプリングレート変換動作と内挿動作を制御する制御
手段とを設けるようにしたものである。

【００１７】

【作用】上記構成においては、サンプリングレート変換
前後のデータの変化点に位相に対応した内挿出力を得る
ことができる。

【００１８】また、サンプリングレートを変換した後の
データ変化点の位相が元に戻るのに必要なサンプル数分
の内挿係数を使って内挿処理を行うことができる。これ
により、少ない数の内挿係数を使って内挿処理を行うこ
とができるので、内挿用のディジタルフィルタの構成を
簡単にすることができる。

【００１９】さらに、サンプリングレートを変換する前
のデータ変化点に対するサンプリングレートを変換した
後のデータ変化点の位相に基づいて、内挿係数を設定す
ることができるので、オフセット量を考慮した変換を行
うことができる。これにより、画像歪みが発生しなよう
にすることができる。

【００２０】

【実施例】以下、図面を参照しながら、この発明の実施
例を詳細に説明する。なお、以下の説明では、この発明
を、ＰＡＬ方式のエンコーダのサンプリングレート変換
装置に適用する場合を代表として説明する。

【００２１】図１は、この発明の一実施例の構成を示す
ブロック図である。但し、図１には、この発明の一実施
例のサンプリングレート変換装置を備えたＰＡＬ方式の
エンコーダの色差信号処理部の構成を示す。

【００２２】図において、１１は、２つの色差信号の多
重信号が供給される入力端子である。ここで、各色差信
号のサンプリング周波数は、それぞれ６．７５ＭＨｚに
設定されている。したがって、この入力端子１１から入
力される多重信号のサンプリング周波数は１３．５ＭＨ
ｚに設定されている。なお、以下の説明では、色差信号
として、例えば、Ｒ−Ｙ，Ｂ−Ｙを用いて説明する。

【００２３】１２は、入力端子１１から入力される多重
信号Ｒ−Ｙ／Ｂ−Ｙに同期し、かつ、水平同期周波数ｆ
_H と同じ周波数を有するパルス信号Ｓ１が供給される入
力端子である。

【００２４】１３は、入力端子１１から入力される多重
信号Ｒ−Ｙ／Ｂ−Ｙに同期し、かつ、この多重信号Ｒ−
Ｙ／Ｂ−Ｙのサンプリング周波数１３．５ＭＨｚと同じ
周波数を有するクロック信号Ｓ２が供給される入力端子
である。

【００２５】１４は、入力端子１１から入力される多重
信号Ｒ−Ｙ／Ｂ−Ｙに同期し、かつ、ＰＡＬ方式のコン
ポジット信号のサンプリング周波数４ｆｓｃと同じ周波
数を有するクロック信号Ｓ３が供給される入力端子であ
る。

【００２６】１５は、入力端子１３から入力される１
３．５ＭＨｚのクロック信号Ｓ２を１／２分周し、６．
７５ＭＨｚのクロック信号Ｓ４を出力する１／２分周部
である。 １６は、入力端子１４から入力される４ｆｓ
ｃのクロック信号Ｓ３を１／２分周し、２ｆｓｃのクロ
ック信号Ｓ５を出力する１／２分周部である。

【００２７】１７は、２つのクロック信号Ｓ４，Ｓ５の
位相を比較することにより、サンプリングレートを変換
する前の色差信号Ｒ−Ｙ（あるいはＢ−Ｙ）のデータ変
化点に対して、サンプリングレートを変換した後の色差
信号Ｒ−Ｙ（あるいはＢ−Ｙ）のデータ変化点がとり得
る複数の位相（４つあるいは５つ）のうち、予め定めた
位相（以下、「特定位相」という。）を検出する特定位
相検出部である。

【００２８】なお、特定位相としては、例えば、サンプ
リングレートを変換する前の色差信号Ｒ−Ｙ（あるいは
Ｂ−Ｙ）の１サンプル期間内に、サンプリングレートを
変換した後の色差信号Ｒ−Ｙ（あるいはＢ−Ｙ）のデー
タ変化点が２つ存在するような位相が選択されている。

【００２９】１８は、入力端子１１から入力される多重
信号Ｒ−Ｙ／Ｂ−Ｙのサンプリングレートを、ＰＡＬ方
式のコンポジット信号のサンプリングレートに変換する
ためのバッファメモリである。

【００３０】１９は、バッファメモリ１８に入力端子１
１から入力される多重信号Ｒ−Ｙ／Ｂ−Ｙを書き込むた
めの書込み制御信号や書込みアドレスを出力する書込み
制御部である。

【００３１】この書込み制御部１９は、入力端子１３か
ら入力されるクロック信号Ｓ２に同期して、書込み制御
信号を出力する。また、この書込み制御部１９は、上記
クロック信号Ｓ２に同期して、水平方向の書込みアドレ
スを更新し、入力端子１２から入力されるパルス信号Ｓ
１に同期して、水平方向の書込みアドレスを初期化す
る。

【００３２】２０は、バッファメモリ１８に格納されて
いる多重信号Ｒ−Ｙ／Ｂ−Ｙを読み出すための読出し制
御信号や読出しアドレスを出力する読出し制御部であ
る。

【００３３】この読出し制御部２０は、入力端子１４か
ら入力されるクロック信号Ｓ３に同期して、読出し制御
信号を出力する。また、この読出し制御部２０は、上記
クロック信号Ｓ３に同期して、水平方向の読出しアドレ
スを更新し、入力端子１２から入力されるパルス信号Ｓ
１に同期して、水平方向の読出しアドレスを初期化す
る。さらに、この読出し制御部２０は、特定位相検出部
１７で、特定位相が検出されると、その期間だけ、読出
し制御信号の発生や読出しアドレスの更新を停止する。

【００３４】２１は、例えば、３つのタップを有し、バ
ッファメモリ１８から読み出された多重信号Ｒ−Ｙ／Ｂ
−Ｙを遅延することにより、各色差信号Ｂ−Ｙ，Ｒ−Ｙ
ごとに、連続する３つのサンプルＸ０，Ｘ１，Ｘ２分の
データを同時に出力する遅延部である。

【００３５】この遅延部２１は、直列接続された４つの
シフトレジスタ２１１，２１２，２１３，２１４により
構成されている。各シフトレジスタ２１１，２１２，２
１３，２１４は、入力端子１４から入力される４ｆｓｃ
のクロック信号Ｓ３によって駆動される。

【００３６】このような構成においては、シフトレジス
タ２１１の入力端子に、バッファメモリ１８から読み出
された現サンプルＸ０のデータが現れ、シフトレジスタ
２１２の出力端子に、現サンプルＸ０より１サンプル前
のサンプルＸ１のデータが現れ、シフトレジスタ２１４
の出力端子に、同じく、２サンプル前のサンプルＸ２の
データが現れる。

【００３７】なお、遅延部２１を２つのフトレジスタで
はなく、４つのシフトレジスタで構成するのは、バッフ
ァメモリ１８から読み出された信号が、４ｆｓｃで色差
信号Ｒ−Ｙ，Ｂ−Ｙが多重された信号であるためであ
る。

【００３８】２２は、遅延部２１から同時に出力される
３サンプル分のデータの中から、例えば、内挿用の２サ
ンプル分のデータＤ１，Ｄ２を選択する選択部である。
この選択部２２は、サンプルＸ２のデータとサンプルＸ
１のデータのいずれか一方を選択するスイッチ２２１
と、サンプルＸ１のデータとサンプルＸ２のデータのい
ずれか一方を選択するスイッチ２２２とからなる。

【００３９】２３は、選択部２２で選択された２サンプ
ル分のデータＤ１，Ｄ２を内挿係数ｋ１，ｋ２を使って
荷重加算する荷重加算部である。この荷重加算部２３
は、スイッチ２２１で選択されたデータＤ１に内挿係ｋ
１を乗算する乗算器２３１と、スイッチ２２２で選択さ
れたデータＤ２に内挿係数ｋ２を乗算する乗算器２３２
と、２つの乗算器２３１，２３２の乗算出力を加算する
加算器２３３とからなる。

【００４０】２４は、特定位相検出部１５の検出信号Ｓ
６によってリセットされ、１／２分周回路１６から出力
される２ｆｓｃのクロック信号Ｓ５をカウントすること
により、サンプリングレート変換前のデータ変化点に対
し、サンプリングレート変換後のデータ変化点がとり得
る４つあるいは５つの位相を示す信号を出力するカウン
タである。

【００４１】２５は、このカウンタ２４のカウント値Ｓ
７に基づいて、選択部２２の選択動作を制御する選択制
御部である。

【００４２】２６は、カウンタ２４のカウント値Ｓ７に
基づいて、荷重加算部２３に供給する内挿係数ｋ１，ｋ
２を発生する係数発生部である。

【００４３】２７は、荷重加算部２３から出力される多
重信号Ｒ−Ｙ／Ｂ−Ｙを色差信号Ｒ−Ｙと色差信号Ｂ−
Ｙに分離する分離部である。

【００４４】この分離部２７は、入力端子１４から入力
される４ｆｓｃのクロック信号Ｓ３で駆動されるシフト
レジスタ２７１と、１／２分周部１６から出力される２
ｆｓｃのクロック信号Ｓ５で駆動されるシフトレジスタ
２７２，２７３とからなり、上述した分離を行うように
なっている。なお、図には、シフトレジスタ２７２から
色差信号Ｒ−Ｙが出力され、シフトレジスタ２７３から
色差信号Ｂ−Ｙが出力される場合を示す。

【００４５】２８は、シフトレジスタ２７２から出力さ
れる色差信号Ｒ−Ｙを帯域制限するローパスフィルタで
ある。２９は、シフトレジスタ２７３から出力される色
差信号Ｂ−Ｙを帯域制限するローパスフィルタである。

【００４６】３０は、ロ−パスフィルタ２８により帯域
制限された色差信号Ｒ−Ｙと、ロ−パスフィルタ２９に
より帯域制限された色差信号Ｂ−Ｙを変調する変調部で
ある。 ３１は、変調部３０の変調出力が供給される出
力端子である。

【００４７】上記構成においては、１／２分周部１５，
１６と、特定位相検出部１７と、バッファメモリ１８
と、書込み制御部１９と、読出し制御部２０と、遅延部
２１と、選択部２２と、荷重加算部２３と、カウンタ２
４と、選択制御部２５と、係数制御部２６により、この
実施例のサンプリングレート変換装置が構成される。

【００４８】このサンプリングレート変換装置において
は、１／２分周部１５，１６と、特定位相検出部１７
と、カウンタ２４により、位相検出手段が構成される。
また、バッファメモリ１８と、書込み制御部１９と、読
出し制御部２０により、サンプリングレート変換手段が
構成される。また、遅延部２１と、選択部２２と、荷重
加算部２３により、内挿手段が構成される。また、読出
し制御部２０と、選択制御部２５と、係数発生部２６に
より、制御手段が構成される。

【００４９】上記構成において、図２を参照しながら、
動作を説明する。なお、図２は、図１の動作を示すタイ
ミングチャートである。

【００５０】まず、一実施例の動作の概略を説明する。
図１においては、色差信号Ｒ−Ｙのサンプリングレート
の変換と色差信号Ｂ−Ｙのサンプリングレートの変換が
行われる。しかし、両者の変換動作は同じである。した
がって、以下の説明では、色差信号Ｒ−Ｙの変換動作を
代表として説明する。

【００５１】図２（ａ）は、サンプリングレートを変換
する前の色差信号Ｒ−Ｙのデータ列を示す。すなわち、
６．７５ＭＨｚのデータ列を示す。これに対し、同図
（ｂ）は、サンプリングレートを変換した後の色差信号
Ｒ−Ｙのデータ列を示す。すなわち、２ｆｓｃのデータ
列を示す。

【００５２】図示の如く、２ｆｓｃのデータの変化点の
位相は、６．７５ＭＨｚのデータの変化点の位相に対し
て、１サンプルごとに徐々に進み、４サンプル目で、ほ
ぼ元の位相に戻る。但し、両者のサンプリングレートの
比の関係から、完全には、元の位相に戻らず、さらに、
１回ずつ５サンプル目で元の位相に戻る部分が生じる。

【００５３】しかし、いずれにしろ、２ｆｓｃのデータ
の変化点の位相は、６．７５ＭＨｚのデータの変化点の
位相に対して、所定の繰返しパターンで変化する。

【００５４】この実施例は、この点に着目し、６．７５
ＭＨｚのデータ変化点の位相に対する２ｆｓｃのデータ
変化点の位相を検出し、この検出出力に基づいて、バッ
ファメモリ１８の読出し動作を制御し、この読出しデー
タに応じた内挿係数を割り当てるようにしたものであ
る。

【００５５】すなわち、２ｆｓｃのデータの４サンプル
ごとに、あるいは、５サンプルごとに１サンプル期間だ
けデータの読出しを停止し、この読出しデータに応じた
内挿係数を割り当てるようにしたものである。

【００５６】このような構成によれば、サンプリングレ
ート変換前後のデータ変化点の位相に対応した内挿出力
を得ることができる。

【００５７】また、少なくとも４つあるいは５つの内挿
係数を切り替えるだけで、内挿処理を実行することがで
きる。これにより、ディジタルフィルタの構成を簡単に
することができる。

【００５８】ところで、６．７５ＭＨｚのデータ変化点
に対する２ｆｓｃのデータの変化点の位相を検出する方
法としては、２ｆｓｃのデータの各変化点ごとに、その
実際の位相を検出する方法が考えられる。しかし、この
方法の場合、構成が複雑になる可能性がある。

【００５９】そこで、この実施例では、６．７５ＭＨｚ
のデータ変化点に対して、２ｆｓｃのデータ変化点がと
り得る４つあるいは５つの位相のうち、予め定めた特定
位相を検出し、この検出出力をリセット信号として、２
ｆｓｃのクロック信号Ｓ５をカウントすることにより、
４つあるいは５つの位相すべてを検出するようになって
いる。

【００６０】このような構成によれば、４つあるいは５
つの位相のうち、実質的に１つの位相を検出することに
より、すべての位相の検出出力を得ることができるの
で、すべての位相を実際に検出する構成に比べ、位相検
出構成を簡単にすることができる。

【００６１】ここで、特定位相としては、上記の如く、
６．７５ＭＨｚのデータの１サンプル期間に、２ｆｓｃ
のデータ変化点が２つ存在するような部分の位相が定め
られている。

【００６２】すなわち、２ｆｓｃのデータ変化点に注目
すると、図２（ａ），（ｂ）から明らかなように、この
変化点が、６．７５ＭＨｚのデータの１サンプルの期間
に、２つ存在する場合と１つ存在する場合が生じる。こ
のうち、２つ存在する場合は、２ｆｓｃのデータの４サ
ンプル周期あるいは５サンプル周期に１回だけ現れる。

【００６３】したがって、２ｆｓｃのデータ変化点が２
つ存在する場合を検出し、この検出出力をリセット信号
として、２ｆｓｃのクロック信号をカウントするように
すれば、実質的に、１つの位相を検出することにより、
４つあるいは５つの位相すべてを検出することができ
る。

【００６４】以上が一実施例の動作の概略である。次
に、この動作を図１に従って説明する。 入力端子１１
から入力された多重信号Ｒ−Ｙ／Ｂ−Ｙは、まず、バッ
ファメモリ１８と、書込み制御部１９と、読出し制御部
２０により、サンプリングレートを変換される。

【００６５】次に、この変換出力は、遅延部２１と、選
択部２２と、荷重加算部２３とにより、内挿処理を受け
る。これにより、サンプリングレートの変換によって不
連続となった多重信号Ｒ−Ｙ／Ｂ−Ｙが連続な信号に変
換される。

【００６６】最後に、この変換出力は、分離部２７と、
ローパスフィルタ２８，２９と，変調部３０とにより変
調される。これにより、搬送色信号が得られる。この搬
送色信号は、出力端子３１から出力され、図示しない輝
度信号処理部から与えられる輝度信号と合成される。

【００６７】以上の動作を詳細に説明すると、次のよう
になる。入力端子１１から入力された多重信号Ｒ−Ｙ／
Ｂ−Ｙは、書込み制御部１９により、１３．５ＭＨｚの
クロック信号Ｓ２に同期して、順次バッファメモリ１８
に書き込まれる。

【００６８】バッファメモリ１８に書き込まれたデータ
列は、読出し制御部２０により、４ｆｓｃのクロック信
号Ｓ３に同期して、順次読み出される。これにより、多
重信号Ｒ−Ｙ／Ｂ−Ｙの周波数は、１３．５ＭＨｚから
４ｆｓｃに変換される。

【００６９】この読出し動作と並行して、特定位相検出
部１７は、クロック信号Ｓ４，Ｓ５の位相を比較する。
ここで、クロック信号Ｓ４，Ｓ５の周波数は、それぞれ
６．７５ＭＨｚ、２ｆｓｃであり、かつ、両信号Ｓ４，
Ｓ５は同期している。したがって、この位相比較によ
り、２ｆｓｃのデータ変化点が、６．７５ＭＨｚのデー
タの１サンプルの期間に、２つ存在するような位相（特
定位相）が検出される。

【００７０】特定位相の検出信号Ｓ６は、図２（ｃ）に
示すように、例えば、変化点が１つしか存在しない部分
では、ハイレベルとなり、変化点が２つ存在する部分で
は、ローレベルとなるような信号となる。この検出信号
Ｓ６は、読出し制御部２０とカウンタ２４に供給され
る。

【００７１】読出し制御部２０は、この検出信号Ｓ６が
ハイレベルの場合は、読出し動作を実行し、ローレベル
になると、その期間だけ読出しを停止する。これによ
り、バッファメモリ１８の読出し出力は、図２（ｅ）に
示すように、４サンプルあるいは５サンプルごとに１サ
ンプル分のデータが欠落したようなものとなる。つま
り、４サンプルあるいは５サンプルごとに、１サンプル
分の色差信号Ｒ−Ｙと色差信号Ｂ−Ｙが欠落したものと
なる。

【００７２】一方、カウンタ２４は、検出信号Ｓ６の立
上りタイミングでリセットされ、２ｆｓｃのクロック信
号Ｓ５をカウントする。これにより、図２（ｆ）に示す
ように、４進及び５進のカウンタが構成される。このカ
ウンタ２４のカウント値Ｓ７が、６．７５ＭＨｚのデー
タ変化点に対する２ｆｓｃのデータ変化点の位相を示
す。

【００７３】バッファメモリ１８から読み出されたデー
タ列は、遅延部２１で１サンプル分づつ遅延される。こ
れにより、図２（ｅ），（ｆ），（ｇ）に示すように、
連続する３サンプル（Ｘ０，Ｘ１，Ｘ２）分のデータが
同時に出力される。このとき、色差信号Ｒ−Ｙと色差信
号Ｂ−Ｙのデータは、１／（４ｆｓｃ）周期で、交互に
出力される。

【００７４】遅延部２１から出力された３サンプル分の
データは、選択部２２に供給される。選択部２２は、こ
の３サンプル分のデータから２サンプル分のデータＤ
１，Ｄ２を内挿用のデータとして選択する。

【００７５】この選択動作は、カウンタ２４のカウント
値Ｓ７（図２（ｄ）参照）に基づいて、選択制御部２５
により制御される。この選択制御部２５は、基本的に
は、３サンプル分のデータの中から、欠落したデータを
選択せず、内挿処理により新たに作り出されるデータＤ
３と相関の強い２つのデータＤ１，Ｄ２を選択するよう
に、選択部２２の選択動作を制御する。

【００７６】選択部２２で選択されたデータＤ１，Ｄ２
は、荷重加算部２３に供給され、内挿係数ｋ１，ｋ２に
基づいて、荷重加算される。これにより、サンプリング
レートの変換により不連続となった信号が連続な信号に
変換される。この内挿処理により得られたデータＤ３を
図２（ｈ）に示す。

【００７７】内挿係数ｋ１，ｋ２は、カウンタ２４のカ
ウント値Ｓ７に基づいて、係数発生部２６から出力され
る。この係数発生部２６は、基本的には、予め定めた複
数の係数の中から、データＤ３とデータＤ１，Ｄ２との
相関の強さに応じた内挿係数ｋ１，ｋ２を選択し、これ
を乗算器２３１、２３２に与えるようになっている。

【００７８】図３は、４進カウンタが構成される部分で
の内挿処理の一例を示し、図４は、５進カウンタが構成
される部分での内挿処理の一例を示す。

【００７９】上記の如く、データＤ１，Ｄ２としては、
データＤ３と相関の強いものが選択される。このため、
例えば、データＤ３として、データ(7) ´を作る場合
は、図３に示すように、データＤ１，Ｄ２として、それ
ぞれデータ(5) ，(6) が選択される。なお、図２におい
て、二重括弧は、選択されないデータを示す。

【００８０】また、内挿係数ｋ１，ｋ２としては、２ｆ
ｓｃのデータの変化点の位相がｎサンプル周期で変化す
るものとすると、それぞれ、ｎ個準備される。また、各
内挿係数ｋ１，ｋ２の値は、例えば、１／ｎの自然数倍
に設定されている。

【００８１】この場合、ｋ１＋ｋ２は、当然のことなが
ら１に設定される。したがって、内挿係数ｋ１として、
１／ｎ，２／ｎ，…，（ｎ−１）／ｎ，１のｎ個の係数
が準備される場合は、内挿係数ｋ２としては、（ｎ−
１）／ｎ，（ｎ−２）／ｎ，…，１／ｎ，０のｎ個の係
数が準備される。

【００８２】この実施例の場合、ｎは４及び５である。
したがって、４進カウンタが構成されるところでは、内
挿係数ｋ１，ｋ２として、それぞれ１／４の自然数倍の
４個の係数が準備される。これに対し、５進カウンタが
構成されるところでは、１／５の自然数倍の５個の係数
が準備される。

【００８３】但し、この実施例では、５進カウンタが構
成される部分でも、図４に示すように、ある係数を２回
使用することにより、４進カウンタが構成される部分と
同じ内挿係数ｋ１，ｋ２を使用すようになっている。こ
れは、５進カウンタが構成される部分が４進カウンタが
構成される部分よりはるかに少ないことから、構成の簡
易化を優先させ、それぞれ４種類の係数で対応させるた
めである。

【００８４】図４の例では、５サンプル目で、４サンプ
ル目と同じ内挿係数ｋ１，ｋ２を使用することにより、
５進カウンタが構成される部分で、４進カウンタが構成
される部分と同じ内挿係数ｋ１，ｋ２を使用するように
なっている。

【００８５】なお、５サンプル目で、直前の４サンプル
目の内挿係数ｋ１，ｋ２を使用するのは、自サンプルに
より近いサンプルの内挿係数ｋ１，ｋ２を使用すること
により、信号の品質低下が極力生じないようにするため
である。この意味から言えば、ある周期の５サンプル目
で、次の周期の１サンプル目の内挿係数ｋ１，ｋ２を使
用するようにしてもよい。

【００８６】上述した内挿処理により得られたデータＤ
３は、分離部２７に供給され、色差信号Ｒ−Ｙのデータ
と色差信号Ｂ−Ｙのデータに分離される。各データは、
それぞれ対応するローパスフィルタ２８、２９で帯域制
限された後、変調部３０で変調される。

【００８７】以上詳述したこの実施例によれば、次のよ
うな効果が得られる。

【００８８】（１） まず、この実施例によれば、サン
プリングレート変換前のデータの変化点に対するサンプ
リングレート変換後のデータの変化点の位相を検出し、
この検出出力に基づいて、バッファメモリ１８の読出し
動作を制御するようにし、それに応じた内挿係数ｋ１，
ｋ２を割り当てるようにしたので、サンプリングレート
変換前後のデータの変化点の位相に対応した内挿出力を
得ることができる。

【００８９】また、少なくとも４種類の内挿係数ｋ１，
ｋ２を切り替えるだけで、内挿処理を行うことができる
ので、少ない数の内挿係数を使って内挿処理を行うこと
ができる。これにより、内挿用のディジタルフィルタの
構成を簡単にすることができる。

【００９０】さらに、サンプリングレート変換前のデー
タ変化点に対するサンプリングレート変換後のデータ変
化点の位相に基づいて、内挿係数ｋ１，ｋ２を設定する
ことができるので、オフセット量（１／６２５）ｆ_H を
考慮した変換を行うことができる。これにより、ディジ
タルフィルタの構成を簡単にすることができるにもかか
わらず、画像歪みが発生しないようにすることができ
る。

【００９１】（２） また、この実施例によれば、サン
プリングレート変換前のデータ変化点に対して、サンプ
リングレート変換後のデータ変化点がとり得る４つある
いは５つの位相のうち、特定位相を検出し、この検出結
果をリセット信号として、２ｆｓｃのクロック信号Ｓ５
をカウントすることにより、残りの位相をすべて検出す
るようにしたので、すべての位相を直接検出する場合に
比べ、位相検出構成を簡単にすることができる。

【００９２】（３） また、この実施例によれば、特定
位相として、サンプリングレート変換前のデータの１サ
ンプル期間に、サンプリングレート変換後のデータ変化
点が２つ存在するような位相を検出するようにしたの
で、データ変化点が１つしか存在しないような位相を検
出する場合に比べ、特定位相を検出するための構成を簡
単にすることができる。

【００９３】これは、データ変化点が１つしか存在しな
いような位相を特定位相として検出するようにすると、
このような位相が３つあるいは４つ存在するので、この
複数の位相の中から、予め定めた特定位相を識別しなけ
ればならないからである。

【００９４】（４） また、この実施例によれば、サン
プリングレートを変換する際に、４ｆｓｃに変換するよ
うになっているので、変調部３０の構成を簡単にするこ
とができるとともに、コンポジット信号のディジタル規
格をも満足することができる。

【００９５】以上、この発明の一実施例を詳細に説明し
たが、この発明は、上述したような実施例に限定される
ものではない。

【００９６】（１） 例えば、先の実施例では、この発
明を、コンポーネント信号のサンプリングレートをＰＡ
Ｌ方式のコンポジット信号のサンプリングレートに変換
するサンプリングレート変換装置に適用する場合を説明
した。

【００９７】しかし、この発明は、コンポーネント信号
のサンプリングレートをＮＴＳＣ方式のコンポジット信
号のサンプリングレートに変換するサンプリングレート
変換装置にも適用することができる。

【００９８】なお、コンポーネント信号のサンプリング
レートをＮＴＳＣ方式のコンポジット信号のサンプリン
グレートに変換する場合は、上述したようなカウンタと
して、１６進カウンタが構成される。

【００９９】（２） また、先の実施例では、この発明
を、コンポーネント信号のサンプリングレートをコンポ
ジット信号のサンプリングレートに変換するサンプリン
グレート変換装置に適用する場合を説明した。

【０１００】しかし、この発明は、コンポジット信号の
サンプリングレートをコンポーネント信号のサンプリン
グレートに変換するサンプリングレート変換装置にも適
用することができる。

【０１０１】この場合、サンプリングレートの変換は、
例えば、位相検出結果に基づいて、データを間引くよう
にして行えばよい。但し、この場合、内挿処理は、この
間引いたデータも使用して行う必要がある。

【０１０２】（３） また、この発明は、コンポーネン
ト信号やコンポジット信号などのテレビジョン信号のサ
ンプリングレートを変換するサンプリングレート変換装
置だけでなく、ディジタル信号一般のサンプリングレー
トを変換するサンプリングレート変換装置にも適用する
ことができる。

【０１０３】（４） このほかにも、この発明は、その
要旨を逸脱しない範囲で種々様々変形実施可能なことは
勿論である。

【０１０４】

【発明の効果】以上詳述したように、この発明によれ
ば、画像歪みを招くことなく、内挿用のディジタルフィ
ルタの構成を簡単にすることができるサンプリングレー
ト変換装置を提供することができる。

【図面の簡単な説明】

【図１】この発明の一実施例の構成を示すブロック図で
ある。

【図２】一実施例の動作を示すタイミングチャートであ
る。

【図３】一実施例の４進カウンタ部分での内挿処理の一
例を示す図である。

【図４】一実施例の５進カウンタ部分での内挿処理の一
例を示す図である。

【符号の説明】

１１，１２，１３，１４…入力端子 １５，１６…１／２分周部 １７…特定位相検出部 １８…バッファメモリ １９…書込み制御部 ２０…読出し制御部 ２１…遅延部 ２２…選択部 ２３…荷重加算部 ２４…カウンタ ２５…選択制御部 ２６…係数発生部 ２７…分離部 ２８，２９…ローパスフィルタ ３０…変調部 ３１…出力端子 ２１１，２１２，２１３，２１４，２７１，２７２，２
７３…シフトレジスタ ２３１，２３２…乗算器 ２３３…加算器

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ディジタル信号のサンプリングレートを
   変換するサンプリングレート変換装置において、 前記ディジタル信号のサンプリングレートを変換するサ
   ンプリングレート変換手段と、 このサンプリングレート変換手段のサンプリングレート
   変換動作によって不連続となったディジタル信号を内挿
   処理によって連続なディジタル信号に変換する内挿手段
   と、 サンプリングレートを変換する前のディジタル信号のデ
   ータ変化点に対するサンプリングレートを変換した後の
   ディジタル信号のデータ変化点の位相を検出する位相検
   出手段と、 この位相検出手段の検出出力に基づいて、前記サンプリ
   ングレート変換手段の変換動作と前記内挿手段の内挿動
   作を制御する制御手段とを具備したことを特徴とするサ
   ンプリングレート変換装置。
2. 【請求項２】 前記位相検出手段は、 サンプリングレートを変換する前の前記ディジタル信号
   のデータ変化点に対して、サンプリングレートを変換し
   た後の前記ディジタル信号のデータ変化点がとり得る複
   数の位相の中から、予め定めた位相を検出する特定位相
   検出手段と、 この特定位相検出手段の検出出力に基づいてリセットさ
   れ、変換先のサンプリングレートに対応するクロック信
   号をカウントすることにより、前記複数の位相を示す信
   号を出力するカウント手段と具備したことを特徴する請
   求項１記載のサンプリングレート変換装置。
3. 【請求項３】 前記制御手段は、前記位相検出手段の検
   出出力に基づいて、この位相検出手段で検出される複数
   の位相分の内挿係数を切り替え設定するように、前記内
   挿手段の内挿動作を制御することを特徴とする請求項１
   記載のサンプリングレート変換装置。
4. 【請求項４】 前記ディジタル信号は、テレビジョン信
   号を構成するコンポーネント信号であり、前記サンプリ
   ングレート変換手段は、前記コンポーネント信号のサン
   プリングレートをこのコンポーネント信号を合成するこ
   とにより得られるコンポジット信号のサンプリングレー
   トに変換するように構成されていることを特徴とする請
   求項１記載のサンプリングレート変換装置。