JPH0823334A - 二重化伝送系における無瞬断切替方法および無瞬断切替装置 - Google Patents

Abstract

(57)【要約】 【目的】 現用系と予備系の同期確立を短時間に行な
い、かつ同期確立後にも同期を確実に保持して、予備系
と現用系を無瞬断にて切り替える。 【構成】 ０系と１系の入力に含まれる空セルは空セル
検出部104,105 にて検出される。検出された空セル以外
の信号はメモリ108,120 に蓄積される。蓄積された現用
系のたとえば０系の信号は、順次読み出されてセレクタ
122 を介して出力される。その際に空セル挿入部115 で
検出された空セルを同じ位置に挿入する。この間に、セ
ルバッファ112 とセルバッファ121 のいずれかに１つの
セルがラッチされ、他方の読み出されたセルと比較部11
1 にて一致するセルが検出される。一致が検出される
と、その際のメモリ108,120 の蓄積量の差を求めて、遅
延として空セルカウンタをセットし、空セル挿入部115
にて空セルを挿入する。この後、セレクタ122 にて他方
の系を選択して無瞬断に系を切り替える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、二重化伝送系における
無瞬断切替方法および無瞬断切替装置に係り、特に、た
とえば、B-ISDN（広帯域デジタル通信サービス網）の要
素技術であるATM （非同期転送モード）伝送方式が適用
された伝送系に用いられる二重化伝送系における無瞬断
切替方法および無瞬断切替装置に関するものである。

【０００２】

【従来の技術】公衆通信網などの通信ネットワークにお
いて、その伝送装置は高い信頼性が要求される。このた
め、その主信号系には伝送路の二重化または装置内の主
要部分の二重化が行なわれて、冗長構成をとることによ
り信頼度を上げている。このような伝送装置では、通常
は一方の系を現用系として使用し、たとえば、伝送路の
配線工事あるいは装置の保守などの理由により、他方の
予備系に切り替えて信号が伝送される。この場合、ユー
ザが実際に通信しているために伝送路は運用中であり、
その系の切替は無瞬断で行なうことが望ましい。無瞬断
とは信号の欠落がなく、その順序が保証され、かつ重複
しないということであり、特に、信号を固定長のセルと
呼ばれるパケットにして伝送する非同期転送モード(AT
M) 伝送方式においては、セル順序の損失、逆転および
セルの２度送りなどが発生しないことが望まれる。

【０００３】従来、上記のような二重化伝送装置におけ
る無瞬断切替方法としては、たとえば、電子情報通信学
会、信学技報 (Vol.92、 No.287) に記載された「ATM 網
における無瞬断伝送路切換方式」あるいは電子情報通信
学会秋季大会（1992年）講演論文集「分冊３」の３-192
頁に記載された「ATM 伝送装置における無瞬断二重化切
替え方式の一検討」などにて複数の方法が挙げられてい
る。

【０００４】第１の方法は、系を切り替えるためのスイ
ッチングセルを現用系および予備系の双方の系に同時に
入力して、そのスイッチングセルの到着時に切り替えタ
イミングを図り、無瞬断にて二重化伝送路を切り替える
スイッチングセルタイミング法である。しかし、この場
合、両文献に記載されているように、信号の遅延変動が
系の切替時に集中して発生するため他の装置に比べて無
瞬断切替方法として有利ではなかった。

【０００５】第２の方法は、スイッチングセルを周期的
に両系に入力して、両系の同期を確立した後に、系を無
瞬断にて切り替えるスイッチングセル同期化法である。
この場合、信号の遅延変動を徐々に吸収して切り替えを
行なうため上記の第１の方法より優れている。しかし、
この第２の方法は、第１の方法と同様にスイッチングセ
ルの生成、検出に関して余分なハードウェアが必要であ
った。

【０００６】第３の方法は、両系に入力するユーザセル
をビット比較することにより同期を確立して、常時、同
期を維持して無瞬断に系を切り替えるセル系列同期化法
である。この場合、スイッチングセルを用いていない点
で上記２つの装置に比べて優れており、この点で第２の
文献にはさらに２つの方法が挙げられている。その１つ
は、両系の位相差を検出し、位相差が確定した後に進ん
でいる系に一括して位相差を挿入して同期を確立する一
括挿入方式である。しかし、この方式では空きセル等に
より両系のセル配列、セル流が異なった場合に同期状態
を保持することができなくなる欠点があった。

【０００７】そこで、もう１つの方法として、いずれか
の系が進んでいると仮定してその系に遅延を挿入しつ
つ、両系にて同期するセルを検出し、同期するセルが検
出できない場合には他方にてこれを繰り返して同期を確
立する逐次挿入方式が提案されている。この場合、現用
系と予備系のセル流が異なった場合でも同期状態を保つ
ことができる利点があり、上記一括挿入方式よりも優れ
ていた。

【０００８】

【発明が解決しようとする課題】しかしながら、上述し
た従来の技術では、いずれかの系の位相が進んでいると
仮定して、その系に実際に遅延を挿入しつつ同期するセ
ルを探索するため、同期確立に時間がかかるという問題
があった。

【０００９】すなわち、たとえば現用系が遅れている場
合、現用系が進んでいると仮定して探索を行なうと、探
索は現用系用のメモリがいっぱい(FULL)になるまで続け
られる。しかし、この場合、セルが一致検出されないた
め、もう一度予備系が進んでいると仮定して探索をやり
直すことになる。しかし、すでに現用系に遅延を挿入し
てしまっているため、この遅延を除去できるまで、つま
り現用系用のメモリが空になるまで待たなければならな
い。メモリが空になるためには、メモリ容量分あるいは
それ以上の空セルが現用系に到着しなければならない
が、トラフィックが混んでいる場合など空セルがなかな
か来ない場合にはメモリが空になるまで時間がかかり、
その結果、両系の同期確立も遅れてしまうことになる。
したがって系を無瞬断にて切り替える際に、その切り替
えまでに時間がかかるという問題があった。

【００１０】本発明はこのような従来技術の欠点を解消
し、ユーザセルを用いて同期確立を短時間に行なうこと
ができ、かつ空セルなどの挿入によりセル配列が異なる
場合でも同期状態を保持して系を無瞬断に切り替えるこ
とができる二重化伝送装置における無瞬断切替方法およ
び無瞬断切替装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明は上述の課題を解
決するために、現用系と予備系との少なくとも２系統以
上の伝送系を状況に応じて選択して切り替える際に、そ
の切り替えを無瞬断に切り替える二重化伝送系における
無瞬断切替方法において、それぞれの系にて伝送される
信号のうち情報が含まれない空セルを検出する空セル検
出工程と、空セル検出工程にて検出した空セル以外の信
号をそれぞれの系ごとに蓄積する信号蓄積工程と、蓄積
工程にて蓄積された信号をそれぞれの系にて順次読み出
す信号読出工程と、読み出された信号のいずれかをラッ
チして、その信号に一致する他方の系の信号を検出しつ
つ現用系と予備系との同期をとる同期確立工程と、同期
確立工程にて信号の同期が確立した後に両系の同期を維
持する同期維持工程と、同期維持工程にて同期を維持し
ている際に系切替信号による系切替指示に従って系の切
り替えを実行する信号切替工程と、同期維持工程および
信号切替工程の間に出力される信号に空セル検出工程に
て検出した空セルおよび同期確立工程にて進んでいる系
の分の遅延の空セルを挿入する空セル挿入工程とを含む
ことを特徴とする。

【００１２】この場合、同期確立工程は、現用系が進ん
でいる際に現用系の信号をラッチして、その信号と予備
系からの信号とを比較して一致検出を実行し、予備系が
進んでいる際に予備系の信号をラッチして、その信号と
現用系からの信号とを比較して信号の一致検出を実行す
る同期確立過程にて、いずれかの系が進んでいると仮定
して、両過程を繰り返し実行するとよい。

【００１３】また、空セル挿入工程では、同期確立工程
にて信号の一致検出を実行している際には出力に現用系
での空セル検出工程からの空セルを挿入し、同期確立工
程にて信号一致を検出した際にその時点での信号蓄積量
の差に相当する空セルを出力に挿入するとよい。

【００１４】一方、本発明による無瞬断切替装置は、現
用系と予備系との少なくとも２系統以上の伝送系を有
し、状況に応じていずれかの系の信号を選択して出力す
る際に、その系の切り替えを無瞬断に切り替える無瞬断
切替装置において、それぞれの系にて伝送される信号の
うち情報が含まれない空セルを検出する空セル検出手段
と、空セル検出手段にて検出した空セル以外の信号をそ
れぞれの系ごとに蓄積する信号蓄積手段と、蓄積手段に
て蓄積された信号をそれぞれの系にて順次読み出す信号
読出手段と、読み出された信号のいずれかをラッチし
て、その信号に一致する他方の系の信号を検出しつつ現
用系と予備系との同期をとる同期確立手段と、信号の同
期が確立した後に両系の同期を維持する同期維持手段
と、同期維持時に系切替信号による系切替指示に従って
系の切り替えを実行する信号切替手段と、同期維持手段
と信号切替手段との間に出力される信号に空セル検出手
段にて検出した空セルまたは同期確立手段での進んでい
る系の分の遅延の空セルを挿入する空セル挿入手段とを
含むことを特徴とする。

【００１５】この場合、同期確立手段は、予備系の信号
をラッチする第１のラッチ手段と、現用系の信号をラッ
チする第２のラッチ手段と、これらの信号を比較する比
較手段を含むとよい。

【００１６】また、空セル挿入手段は、同期確立手段に
て信号の一致検出を実行している際には出力に現用系で
の空セル検出手段からの空セルをカウントし、同期確立
手段にて信号一致を検出した際にその時点での信号蓄積
量の差に相当する空セルをさらにカウントして、空セル
挿入量を設定するカウント手段を有するとよい。

【００１７】さらに、信号蓄積手段は、信号の書込みお
よび読出しを同時に行なえるデュアルポートメモリが適
用され、同期確立過程および同期確立後に応じてそれぞ
れ個別に制御される書込アドレス生成手段と、読出アド
レス生成手段とを有するとよい。

【００１８】また、信号蓄積手段は、少なくとも２つ以
上の入力および出力をそれぞれ有するマルチポートメモ
リを適用してもよく、２つ以上の系の信号を同時に蓄積
して、そのうちの１つを現用系として読み出し、他を予
備系として読み出すとよい。

【００１９】

【作用】本発明の二重化伝送系における無瞬断切替方法
および無瞬断切替装置によれば、系を現用系からいずれ
かの予備系に切り替える際に、それぞれの系の信号を情
報がない空セルを除いて信号蓄積手段に蓄積し、その順
序にて読み出される信号のいずれかをラッチして、その
信号と他の系の信号を比較して一致する信号を検出し、
それぞれの系の同期確立を実行し、その後に入力にて検
出した空セルおよび進んでいる系を遅延させた分の空セ
ルを挿入して出力する。その際に、たとえば、現用系が
予備系より進んでいる場合は、現用系の信号を出力しつ
つラッチして、ラッチした信号と予備系の信号とを比較
し、一致する信号を検出する。信号の一致を検出する
と、その時点での信号蓄積量の差により遅延量を求め、
その分の空セルと空セル検出手段にて検出された空セル
数との差分を出力へ与える遅延量として挿入する。予備
系が進んでいる場合は、予備系の信号をラッチして、現
用系の信号を出力しつつラッチした予備系の信号と比較
して一致する信号を検出し、現用系と予備系の同期を確
立する。出力される現用系の信号には、空セル検出手段
にて検出された空セルが挿入されて入力と出力の同期を
保つ。その後、系切替信号による系切替指示に従って、
現用系から予備系に無瞬断に系を切り替える。

【００２０】

【実施例】次に添付図面を参照して本発明による二重化
伝送系における無瞬断切替方法および無瞬断切替装置の
実施例を詳細に説明する。図１には、本発明による無瞬
断切替方法が適用される二重化伝送系における系切替装
置の一実施例が示されている。本実施例による伝送装置
は、たとえば非同期転送モード(ATM) 伝送方式の信号、
いわゆる固定長の信号に形成されたATM セルを伝送する
０系および１系の２つの伝送路を有し、図１に示す系切
替装置にていずれかの系が現用系の出力として選択され
て出力され、たとえば装置の保守や工事の際に他の系に
切り替える場合に、０系と１系の同期をとって信号の伝
送を中断することなく無瞬断に系を切り替える。

【００２１】具体的には本実施例の系切替装置は、系を
切り替える際に伝送装置の主制御部からの強制切替信号
が供給される強制切替信号入力端子101 と、０系の伝送
路を伝送されたATM セルが供給される０系入力端子102
と、１系の伝送路を伝送されたATM セルが供給される１
系入力端子103 とを有する。０系入力端子102 には、AT
M セルに含まれた空セルを検出する空セル検出部104
と、ATM セルを蓄積する０系メモリ108 とが接続されて
いる。同様に、１系入力端子103 には、０系と同様の空
セル検出部105 と、１系メモリ120 とが接続されてい
る。また、切替信号入力端子101 には、各部を制御して
系の同期および切り替えを制御する切替制御部113 が接
続されている。

【００２２】空セル検出部104,105 は、０系または１系
入力端子102,103 からそれぞれ供給されるATM セルをモ
ニタし、空セルが含まれているか否かを検出する空セル
検出回路であり、空セルを検出した際に切替制御部113
に検出信号を送出する。

【００２３】切替制御部113 は、空セル検出部104,105
からの検出信号を受けて、０系および１系のメモリ108,
120 に空セルを除くATM セルをそれぞれ蓄積させ、後述
する同期確立を制御する。

【００２４】つまり、０系および１系のメモリ108 に
は、それぞれ書込アドレス生成部106,107 および読出ア
ドレス生成部109,110 が接続され、これらが切替制御部
113 からの制御に従ってそれぞれのアドレスを生成し、
空セルを除くATM セルの蓄積および読み出しを実行させ
る。書込アドレス生成部106,107 は，アドレス生成のた
めのカウンタを有しており、切替制御部113 からの指示
に従ってカウンタのリセット、スタートおよびストップ
を行なうことにより０系、１系の各入力端子102,103 か
ら供給される空セルを除いた信号をメモリに記録させる
アドレスを生成する。読出アドレス生成部109,110 は、
同様にアドレス生成のためのカウンタを有しており、切
替制御部113 の指示に応動してカウンタのリセット、ス
タートおよびストップおよびカウンタ値を指定値分だけ
戻すなどの操作を行なうことにより０系、１系の各メモ
リ108,120 に記録された目的セルを読み出すためのアド
レスを生成する。

【００２５】０系および１系メモリ108,120 は、それぞ
れ書き込みと読み出しを同時に行なうことができるデュ
アルポートメモリにて形成された記憶回路であり、それ
ぞれ入力ポートP1,P2 に与えられたアドレスに従いその
とき入力されているセルが書き込まれ、出力ポートP3,P
4 に与えられたアドレスに従い、そのアドレスに該当す
るセルが読み出される。これら０系および１系メモリ10
8,120 の出力は、それぞれセレクタ122 に接続され、さ
らに、０系メモリ108 はその出力をラッチするセルバッ
ファ112 が接続され、同様に、１系メモリ120 の出力に
はセルバッファ121 が接続されている。

【００２６】セルバッファ112,121 は、ラッチしたATM
セルをセル一致比較部111 に出力するラッチ回路であ
る。つまり、セルバッファ112,121 は、切替制御部113
からのモード指示に従って０系あるいは１系メモリ108,
120 からの出力をそのままの順序にてラッチして順次出
力するか、または０系または１系メモリ108,120 からの
出力のうち１つのセルをラッチして繰り返し出力するか
のモード切替を行ない、セル一致比較部111 にてそれら
のセルが比較される。詳細には、同期探索過程におい
て、まず１系の位相が進んでいると仮定した場合、セル
バッファ121 では１系メモリ120 から出力される信号う
ち、最初に通過したセルをラッチし、１系が進んでいる
と仮定して探索している間はこの最初にラッチしたセル
をセル一致比較部111 へ出力し続け、他のセルは記録し
ない。このとき、セルバッファ112 は０系メモリ108 か
ら出力されるセルを順次ラッチしてそのまま通過させ、
セレクタ122 に与えられる信号とまったく同じ信号をセ
ル一致比較部111 へ与える。また、０系の位相が進んで
いると仮定して同期探索を開始した場合は、上記手順と
逆のことを行えばよい。つまり、セルバッファ112 では
０系メモリ108 から出力される信号のうち最初に通過し
たセルを記録し、０系が進んでいると仮定して探索して
いる間はこの最初に記録したセルをセル一致比較部111
へ出力し続け、他のセルは記録しない。このとき、セル
バッファ121 は１系メモリ120 から出力されるセルをそ
のまま通過させ、セレクタ122 に与えられる信号とまっ
たく同じ信号をセル一致比較部111 へ与える。

【００２７】セル一致比較部111 は、セルバッファ112
とセルバッファ121 の出力つまり０系のデータ（セル）
と１系のデータ（セル）を比較し、一致を検出した際に
一致検出信号を切替制御部113 に送出する同期検出回路
である。このとき、一致しているかどうかの判断は、次
のような方法がある。 (1) ATM セルの全ビットを比較してすべてが一致してい
るとき。 (2) 全ビットを比較してあらかじめ設定していた数以上
一致しているとき。 (3) 比較するビットを少なくし、それがすべて一致して
いるとき これら判断方法としてはいずれの場合も対応できる。

【００２８】セレクタ122 は、２入力１出力の選択回路
であり、切替制御部113 からの指示に従って０系メモリ
108 からの出力と１系メモリ120 からの出力とを切り替
える切替回路である。つまり、現用系が０系であるか１
系であるかによって切替制御部113 から系選択信号が供
給され、０系が現用系である場合は０系メモリ108 の出
力信号を選択し、１系が現用系であるときは１系メモリ
120 の出力信号を選択し、その出力とする。系を切り替
える場合も系選択信号により指示され、系選択信号が現
在選択している系と別の系を選択すると指示してきた場
合、セルの切れ目において、瞬時に出力を切り替えるこ
とができる。

【００２９】このセレクタ122 の出力は、空セル挿入部
115 を介して出力端子116 から出力される。空セル挿入
部115 は、空セルカウンタ114 から指示があったときに
は空セルを挿入し、指示のないときはセレクタ122 の出
力信号を現用系出力端子116への出力とする。

【００３０】空セルカウンタ114 は現用系出力端子116
への出力に空セル挿入部115 によっていくつの空セルを
挿入するか、その空セルの個数をカウントするカウンタ
であり、基本的にはダウンカウンタにて形成され、切替
制御部113 から指示された空セル挿入数を１つづつ減算
していき、その数が０になるまで空セル挿入部115 へ空
セル挿入の指示を出し続ける。通常、空セルカウンタ11
4 のカウント値は０であり、空セル挿入部115 への空セ
ル挿入指示は出していない。これが切替制御部113 から
空セル挿入の指示があった場合に、その指示された量だ
けカウント値を加算し、空セル挿入部115 へ指示を出す
ごとに１つづつカウント値を減算していく。カウント値
が０以外のときは必ず空セル挿入部115 にて空セルが挿
入され、カウント値が０に戻ると空セル挿入部115 は空
セルの挿入をやめ、セレクタ112の出力をそのまま通す
ようになる。

【００３１】切替制御部113 は、強制切替信号入力端子
101 から供給される強制切替信号と空セル検出部104,10
5 での０系、１系入力信号の空セル検出結果とセル一致
比較部111 での０系、１系セルの比較結果を受け取り、
これらの情報に基づいて０系書込アドレス生成部106 、
１系書込アドレス生成部107 の書き込みアドレス生成制
御、および０系読出アドレス生成部109 、１系読出アド
レス生成部110 の読み出しアドレス生成の制御、および
セルバッファ112,121 のモード制御、およびセレクタ12
2 の系選択制御、および空セルカウンタ114 への空セル
挿入数の指示等を行なう。

【００３２】以下、本実施例における無瞬断切替方法を
上記切替制御部113 の制御に基づいて説明する。 (1) 空セル制御 現用系の位相が遅れている（予備系が進んでいる）場合
は、同期確立がされているかされていないかにかかわら
ず、常に現用系入力信号がそのまま現用系出力となる。
ただし、メモリには空セルが記録されないため、出力時
には入力時の空セル位置と同じ場所に空セルを挿入する
必要がある。そのため、現用系入力を空セル検出部104,
105 によって監視し、空セルが入力された場合は空セル
カウンタ114 を１つカウントアップすることにより、同
じ位置に空セルを挿入することができる。現用系の位相
が進んでいる場合は、同期が確立するまでは現用系入力
信号をそのまま現用系出力信号としているので、位相が
遅れているときと同じように空セル処理を行うが同期確
立後は遅れている予備系の信号の入力パターンに合わせ
て現用系の信号が出力されるため、現用系に空セルが入
力されても空セルカウンタ114 のカウントアップは行わ
ない。 (2) 位相同期確立制御 図２および図６に位相同期確立方法のフローチャートを
示す。この図において前提条件として０系が現用系、１
系が予備系であるとする。最初にセルバッファ121 にお
いて１系メモリ（予備系メモリ）120 の出力信号からセ
ルを１つラッチする（ステップS101) 。次いで、ラッチ
されたセルをセルバッファ121 から読み出して（ステッ
プS102) 、セル一致比較部111 へ供給する。次に、セル
バッファ112 では０系（現用系）メモリ108 の出力信号
をその読み出し順序にてラッチして、順次セル一致比較
部111 へ供給する。これにより、セル一致比較部111 に
て両系のセルを比較する（ステップS103) 。

【００３３】ステップS103において一致が検出された場
合は図６に進み、１系（予備系）読出アドレス生成部11
0 で生成されるアドレスを予備系メモリ120 内に格納さ
れているセル数−１だけ戻す（ステップS104) 、つま
り、比較対象としたセルの格納されているアドレスを示
すようにアドレスを変更する。これによって、両系の出
力の位相は確立されるので、この後は切替指示があれば
いつでも現用系と予備系の切り替えが無瞬断で行なえ
る。

【００３４】また、ステップS103において一致が検出さ
れたということは予備系が現用系より進んでいたことに
なり、ステップS101〜S104までの同期が確立するまでの
間、つまり、同期探索過程の間も、同期が確立した後も
出力端子116 へは０系（現用系）入力端子102 から供給
された信号がそのまま出力される。さらにこの後、位相
同期状態を維持するために以下の制御を行う。

【００３５】同期が確立した次のセルから０系（現用
系）の入力信号に空セルが入って来るか否かを空セル検
出部104 で監視し（ステップS105) 、空セルが入ってき
た場合は１系（予備系）読出アドレス生成部110 によっ
て生成されるアドレス用のカウンタのカウントアップを
停止し、空セルカウンタを１つカウントアップし（ステ
ップS106) 、ステップS105へ戻る。これにより、位相の
遅れている現用系に空セルが入ったことによる位相の変
動（この場合、位相差が増加する）を吸収する。

【００３６】次いで、ステップS105において０系（現用
系）入力に空セルが挿入されていないときは１系（予備
系）読出カウンタをスタートさせ、順次１系（予備系）
メモリ120 から１系（予備系）の信号を読み出していく
（ステップS107) 。ただし、すでにカウンタ動作状態の
ときはそのままカウントアップを続ける。

【００３７】この読み出された１系信号と、同時に読み
出されている０系信号をセル一致比較部111 で比較し、
同期がはずれていないか確認する（ステップS117) 。こ
のとき、セルバッファ112 および121 では０系出力信号
および１系出力信号をそのまま通している。そして、ス
テップS117にて同期がはずれていない（同期状態であ
る）と判断された場合はステップS105まで戻り、上記位
相同期を維持するための操作を繰り返す。ステップS117
で同期がはずれたと判断された場合は再び同期をとり直
すために図２のステップS101へ戻る。ここで、同期はず
れの判断とはセル一致比較部111 において連続してＮ回
不一致検出がなされた場合のことをいい、Ｎの値は装置
に要求される信頼度などによって決められる。

【００３８】ステップS103において一致が検出されなか
った場合、１系（予備系）メモリがFULLであるかどうか
確認し（ステップS108) 、FULLでない場合はステップS1
02に戻り、FULLであった場合は予備系が進んでいるので
はなく、現用系が進んでいると判断し、予備系メモリの
内容はすべて廃棄する。

【００３９】そして、セルバッファ112 において０系メ
モリ108 の出力信号から、セルを１つラッチする（ステ
ップS109) 。次いで、ラッチしたセルをセルバッファ11
2 から読み出し（ステップS110) 、セル一致比較部111
へ供給するとともにセルバッファ121 では１系メモリ12
0 の出力信号をそのままセル一致比較部111 への入力信
号とし、セル一致比較部111 にて両系のセルを比較する
（ステップS111) 。

【００４０】ステップS111において一致が検出されなか
った場合、現用系メモリがFULLかどうか確認し（ステッ
プS112) 、FULLでない場合はステップS110に戻り、Full
であった場合は現用系が進んでいるのではなく予備系が
進んでいると判断し、現用系メモリの内容をすべて廃棄
するとともにもう一度ステップS101に戻り最初からやり
直す。

【００４１】ステップS111において一致が検出された場
合は図６に進んで、０系（現用系）読出アドレス生成部
109 にて生成されるアドレスを現用系メモリ内に格納さ
れているセル数−１だけ戻す、つまり、比較対象とした
セルの格納されているアドレスを示すようにアドレスを
変更し、さらに空セルカウンタ114 へ両系のメモリに格
納されているセル数の差分だけカウントアップするよう
に指示する（ステップS113) 。

【００４２】これによって、両系の出力の同期は確立さ
れるので、この後は切り替え指示があればいつでも現用
系と予備系の切り替えが無瞬断で行える。

【００４３】また、ステップS111において一致が検出さ
れたということは現用系が予備系より進んでいたことに
なるので、出力端子116 への出力はステップS101〜S111
までの同期が確立するまでの間（同期探索過程）は０系
（現用系）入力端子102 から入力された信号がそのまま
出力され、同期が確立したあとは確立した瞬間に空セル
カウンタ114 に指示された量だけ空セルが出力され、空
セルカウンタの値が０、つまり、空セルを挿入し終わっ
た後は、順次遅延された０系（現用系）信号が出力され
る。

【００４４】さらにこのあと、位相同期状態を維持する
ために以下の動作を行う。同期が確立した次のセルから
１系（予備系）の入力信号に空セルが入っているくるか
否か空セル検出部105 で監視し（ステップS114) 、空セ
ルが入ってきた場合は０系（現用系）読出アドレス生成
部109 にて生成されるアドレス用のカウンタのカウント
アップを停止するとともに空セルカウンタ114 へカウン
ト値を１つカウントアップするように指示し（ステップ
S115) 、ステップS114へ戻る。これにより、出力端子11
6 へは空セルが出力され、位相の遅れている予備系に空
セルが入ったことによる位相の変動（この場合、位相差
が増加する）を吸収する。

【００４５】そして、ステップS114において１系（予備
系）入力に空セルが挿入されていないときは０系（現用
系）読出アドレス生成部109 のカウンタをスタートさせ
て、順次、０系（現用系）メモリ108 から０系の信号を
読み出していく（S116) 。ただし、すでにカウンタが動
作状態のときはそのままカウントアップを続ける。

【００４６】この読み出された０系信号と同時に読み出
されている１系信号をセル一致比較部111 で比較し、同
期がはずれていないか確認する（ステップS118) 。この
ときセルバッファ112 および121 では、０系出力信号お
よび１系出力信号をそのまま通している。そして、ステ
ップS118で同期がはずれていない（同期状態である）と
判断された場合はステップS114まで戻り、上記位相同期
を維持するための操作を繰り返す。ステップS118で同期
がはずれたと判断された場合は再び同期をとり直すため
にステップS101に戻る。

【００４７】図３および図４には、実際に現用系と予備
系に入力される信号を想定して動作させた場合の例が示
されている。これらの図において、縦方向は時刻ｔを表
わしており、横方法はその時刻ｔでの状態を示してい
る。現用系を０系、予備系を１系とすると、各要素の意
味は次のようになる。 現用系入力・・・・・・０系入力端子102 からの時刻ｔ
での入力セル 予備系入力・・・・・・１系入力端子103 からの時刻ｔ
での入力セル 現用系メモリ内容・・・０系メモリ108 に格納されてい
るセルの内容 予備系メモリ内容・・・１系メモリ120 に格納されてい
るセルの内容 現用系出力・・・・・・０系メモリ108 の０系出力 予備系出力・・・・・・１系メモリ120 の１系出力 現用系バッファ・・・・０系のセルバッファ112 の出力 予備系バッファ・・・・１系のセルバッファ121 の出力 最終出力・・・・・・・現用系出力端子116 への出力 現用系メモリ内セル数・０系メモリ108 に格納されてい
るセルの数 予備系メモリ内セル数・１系メモリ120 に格納されてい
るセルの数 空セルカウント数・・・空セルカウンタ114 のカウント
値（空セル挿入数） まず、予備系の位相が進んでいる場合の動作例を図３を
参照して説明すると、いずれの系が進んでいる場合も、
まずはじめは予備系が進んでいると仮定して位相同期探
索を開始する。時刻t=0 において、現用系入力セルＹお
よび予備系入力セルＡはそれぞれ現用系メモリおよび予
備系メモリに書き込まれ、すぐに現用系出力および予備
系出力として読み出される。ここで、予備系が進んでい
るとして探索するため予備系出力をセルバッファに記録
し（ステップS101) 、現用系のセルバッファの出力Ｙと
この予備系のセルバッファの出力Ａを比較する（ステッ
プS103) 。このとき、現用系メモリ内セル数は１、予備
系メモリ内セル数は１となり、空セルカウント値は０で
ある。また、この場合、最終出力としてはＹを出力し、
セルは一致していないので次に移る。

【００４８】時刻t=1 において、現用系入力が空セル、
予備系入力が空セルであり、両系ともメモリには何も書
き込まれない。このとき、予備系のメモリではt=0 で入
力されたセルＡは削除せず、また現用系メモリは空とな
る。よって、現用系メモリ内セル数は１になるととも
に、現用系入力が空セルなので空セルカウンタを１つカ
ウントアップし（空セルカウント値が１）、最終出力と
して空セルを出力する。

【００４９】時刻t=2 において、現用系入力がセルＺ、
予備系入力がセルＢであり、それぞれ現用系、予備系の
メモリに書き込まれ、すぐに現用系、予備系出力として
読み出される。このとき、予備系のメモリはすでに書き
込まれているセルＡに続けて入力セルＢを格納する。次
に、予備系のセルバッファにt=0 で記録されたセルＡ
と、現用系の出力Ｚを比較する（ステップS103) 。この
とき、現用系メモリ内セル数１、予備系メモリ内セル数
は２となり、空セルカウント値は０である。そして、最
終出力としてはＺを出力し、セルが一致しないため次に
移る。

【００５０】時刻t=3 において、現用系入力が空セル、
予備系入力が空セルであり、t=1 のときと同じ動作にな
る。よって、現用系メモリ内セル数は０、予備系メモリ
内セル数は２（セルA,B ）になるとともに現用系入力が
空セルなので空セルカウンタを１つカウントアップし
（空セルカウント値が１）、最終出力として空セルを出
力する。

【００５１】時刻t=4 において、現用系入力がセルＡ、
予備系入力が空セルであり、セルＡは現用系メモリに格
納されるとともにすぐに読み出され、予備系の空セルは
格納されない。次に予備系のセルバッファにt=0 で記録
されたセルＡと、現用系の出力Ａを比較する（ステップ
S103) 。このとき、現用系メモリ内セル数は０、予備系
メモリ内セル数は２となり、空セルカウント値は０であ
る。そして、最終出力としてはＡを出力し、セルが一致
するため、予備系読出アドレスカウンタを予備系メモリ
内のセル数−１だけ戻す（ステップS104) 。つまり、予
備系の比較対象としたセルの格納されているアドレスを
示すように変更して、これにより、現用系読出アドレス
が示すセルの内容(A) と、予備系読出アドレスが示すセ
ルの内容(A) が同じになり、セルの位相同期が確立した
ことになる。

【００５２】時刻t=5 において、現用系入力が空セル、
予備系入力がセルＣであり、現用系の空セルは格納され
ず、セルＣは予備系メモリの最後部、つまりセルＢの後
に格納される。このとき、予備系メモリはすでに同期が
確立されているためセルＡは読み出され、セルＢが先頭
になっている。したがって、このときの現用系メモリ内
セル数は０、予備系メモリ内セル数は２となり、さらに
現用系入力が空セルであるので予備系読出アドレスカウ
ンタをストップするとともに空セルカウンタを１つカウ
ントアップし（ステップS106) 空セルカウント値を１と
することにより最終出力としては空セルを出力する。こ
れにより、現用系に空セルが入力されたことによる位相
の揺らぎが吸収される。

【００５３】時刻t=6 において、現用系入力がセルＢ、
予備系入力が空セルであり、セルＢは現用系メモリに書
き込まれ、直に現用系出力として読み出されるととも
に、空セルは予備系メモリには書き込まれない。そし
て、現用系入力が空セルではないので（ステップS105)
、予備系読み出しアドレスカウンタを再度スタートさ
せて（ステップS107) 、最終出力としてセルＢを出力す
る。

【００５４】時刻t=7 〜10については同様の動作を繰り
返すため、その説明は省略する。このように、予備系が
進んでいる場合は、現用系に入ってくる空セルに対応し
て予備系メモリを利用して位相調整を行うとともに最終
出力は現用系入力がそのまま出力されることになる。

【００５５】次に、現用系が進んでいる場合の動作例が
図４に示されている。この図において、はじめは予備系
が進んでいると仮定して位相同期探索を開始するが、予
備系のメモリがFULLになるまで行っても同一セルは検出
できないため、現用系が進んでいると仮定し直して探索
を始める（ステップS108) 。

【００５６】時刻t=0 において、現用系入力セルＡおよ
び予備系入力セルＹはそれぞれ現用系メモリおよび予備
系メモリに書き込まれ、すぐに現用系出力および予備系
出力として読み出される。ここで、現用系が進んでいる
として探索するため現用系出力をセルバッファに記録し
（ステップS109) 、予備系のセルバッファの出力Ｙとこ
の現用系のセルバッファの出力Ａを比較する（ステップ
S111) 。このとき、現用系メモリ内セル数は１、予備系
メモリ内セル数は１となり、空セルカウント値は０であ
る。またこの場合、最終出力としてはＡを出力し、セル
は一致していないので次に移る。

【００５７】時刻t=1 において、現用系入力が空セル、
予備系入力が空セルであり、両系ともメモリには何も書
き込まれない。このとき、現用系のメモリではt=0 で入
力されたセルＡは削除せず、また予備系メモリは空とな
る。よって、現用系メモリ内セル数は１、予備系メモリ
内セル数は０になるとともに、現用系入力が空セルなの
で空セルカウンタを１つカウントアップし（空セルカウ
ント値が１）、最終出力として空セルを出力する。

【００５８】時刻t=2 において、現用系入力がセルＢ、
予備系入力がセルＺであり、それぞれ現用系、予備系の
メモリに書き込まれ、すぐに現用系、予備系出力として
読み出される。このとき、現用系のメモリはすでに書き
込まれているセルＡに続けて入力セルＢを格納する。次
に、現用系のセルバッファにt=0 で記録されたセルＡ
と、予備系の出力Ｚを比較する（ステップS111) 。この
とき、現用系メモリ内セル数２、予備系メモリ内セル数
は１となり、空セルカウント値は０である。そして、最
終出力としてはＢを出力し、セルが一致しないため次に
移る。

【００５９】時刻t=3 において、現用系入力が空セル、
予備系入力が空セルであり、時刻t=１のときと同じ動作
になる。よって、現用系メモリ内セル数は２（セルA,B
）、予備系メモリ内セル数は１になるとともに現用系
入力が空セルなので空セルカウンタを１つカウントアッ
プし（空セルカウント値が１）、最終出力として空セル
を出力する。

【００６０】時刻t=4 において、現用系入力が空セル、
予備系入力がセルＡであり、現用系の空セルは格納され
ず、セルＡは予備系メモリに格納されるとともにすぐに
読み出される。次に、現用系のセルバッファに時刻t=0
で記録されたセルＡと、予備系の出力Ａを比較する（ス
テップS111) 。ここでセルは一致するため、現用系読出
アドレスカウンタを現用系メモリ内のセル数−１分だけ
戻すとともに、このとき、現用系メモリ内セル数が２、
予備系メモリ内セル数が０であることから、空セルカウ
ンタを両系のメモリ内セル数の差分１(2-1) だけカウン
トアップし（ステップS113) 、空セルカウント値を１と
する。また、現用系入力が空セルであるため、さらに空
セルカウント値を１つカウントアップする。結局、ここ
での空セルカウント値は２となる。ここで、現用系読出
アドレスカウンタ値を戻すことにより、現用系の比較対
象としたセルの格納されているアドレスを示すようにな
り、これにより、現用系読み出しアドレスが示すセルの
内容(A) と、予備系読み出しアドレスが示すセルの内容
(A) が同じになり、セルの位相同期が確立したことにな
る。そして、最終出力として空セルカウント値が２であ
るため空セルを出力する。

【００６１】時刻t=5 において、現用系入力がセルＣ、
予備系入力が空セルであり、セルＣは現用系メモリの最
後部、つまりセルＢの後に格納されるとともに、空セル
は予備系メモリには格納されない。このとき、現用系メ
モリはすでに同期が確立されているためセルＡは読み出
され、セルＢが先頭になっている。したがって、このと
きの現用系メモリ内セル数は２、予備系メモリ内セル数
は０となり、さらに予備系入力が空セルであるので現用
系読み出しアドレスカウンタをストップするとともに空
セルカウンタを１つカウントアップし（ステップS115)
、空セルカウント値を２（時刻t=4 の時２であったも
のが、時刻t=5 になったときに１つ減算（カウントダウ
ン）されて１になっているため、ここでカウントアップ
されると２になる）とすることにより、最終出力として
は空セルを出力する。これにより、予備系に空セルが入
力されたことによる位相の揺らぎが吸収される。

【００６２】時刻t=6 において、現用系入力が空セル、
予備系入力がセルＢであり、空セルは現用系メモリには
書き込まれないとともにセルＢは予備系メモリに書き込
まれて、すぐに予備系出力として読み出される。そし
て、予備系入力が空セルではないので（ステップS114)
、現用系読み出しアドレスカウンタを再度スタートす
る（ステップS116) 。ここで、現用系に空セルが入力さ
れているが、現用系が進んでいて、しかも同期状態であ
るので、空セルカウンタのカウントアップは行わない。

【００６３】時刻t=7 〜10については同様の動作を繰り
返すため、その説明は省略する。このように、現用系が
進んでいる場合は、予備系に入ってくる空セルに対応し
て予備系メモリを利用して位相調整を行うとともに最終
出力は現用系入力が予備系の入力にタイミングに合わせ
て出力されることになる。

【００６４】上述した位相同期確立方法を用い、常時同
期状態を保っている場合、つまりセル一致比較部111 よ
りセル一致信号が与えられているときは、強制切替信号
入力端子101 から供給される切替信号により、セレクタ
122 に系選択信号を出力し、セレクタ122 では２系統の
入力のうち現用系としていた系から予備系としていた系
へ選択を変更する。これにより、瞬時に無瞬断で系を切
り替えることができる。また、上述した位相同期確立方
法により同期が確立する以前はセル一致比較部111 より
セル不一致信号が与えられており、この間は切り替えを
行うことができない。したがって、このときに切替信号
が入力された場合は切り替え要求があったことを記憶し
ておき、同期確立後、つまりセル一致比較部111 よりセ
ル一致信号が与えられた後にセレクタ122 に系選択信号
を与え切り替えを行う。

【００６５】以上説明したように本実施例によれば、切
替制御部113 において、現用系が進んでいる場合に、同
期探索過程（位相差を探索している過程）では空セルを
挿入するなど現用系に遅延を挿入しながら探索を行うよ
うなことはせず、同期探索過程が終了した後に位相差分
の遅延を空セルを挿入することにより与えて同期を確立
するようにしたため、現用系の位相が進んでいると仮定
して同期探索している間でも現用系の入力はそのまま最
終出力として出力される。そのため、もし一致するセル
がなく、もう一度予備系が進んでいると仮定して探索を
やり直す場合でも現用系メモリが空になるのを待たずに
すぐに探索を始めることができ、かつ現用系の出力（最
終出力）には何の影響も与えない。つまり、同期が確立
するまでは入力された信号がそのままスルーで出力され
るため、現用系出力には何ら影響を及ぼさない。また、
空セルカウンタ114 を設けたことにより、同期探索過程
時、同期探索終了後の遅延挿入時および同期確立後にお
いて、空セルが入力された場合でも位相差に矛盾が生じ
ることなく同期状態を保つことができる。

【００６６】次に図５には、本発明による無瞬断切替方
法が適用される二重化系における系切替装置の他の実施
例が示されている。上記実施例では０系および１系のセ
ルをそれぞれデュアルポートメモリ108,120 に蓄積し、
セレクタ122 にて選択して最終出力とするように構成し
たが、本実施例では、０系および１系のセルを共通に蓄
積するメモリとしてマルチポートメモリ208 が適用され
て、その読み出しを現用系および予備系のアドレス生成
部209,210 にて制御することにより最終出力とするよう
に構成されている点が上記実施例と異なる点である。

【００６７】詳しくは、本実施例におけるマルチポート
メモリ208 は、２入力２出力のマルチポートメモリであ
り、２系統の書き込みと２系統の読み出しそれぞれを同
時に行なうことができる。メモリの内部アドレス空間は
たとえば０系用と１系用に２分割されている。したがっ
て、０系入力端子202 から入力された信号は、０系書込
アドレス生成部206 によって生成されたアドレス信号に
従って０系ポートP1からマルチポートメモリ208 に記録
される。この際、０系入力は、空セル検出部204 にて空
セルが含まれているか否かがモニタされて、その空セル
はメモリ208 に記録されない。

【００６８】同様に、１系入力端子203 から入力された
信号は１系書込アドレス生成部207によって生成された
アドレス信号に従って１系入力ポートP2からマルチポー
トメモリ208 に記録される。この際に、１系入力の空セ
ルは空セル検出部205 にて検出されて、その空セルは０
系と同様にメモリ208 に記録されない。

【００６９】マルチポートメモリ208 に記録されたATM
セルの一方の系の信号は、現用系読出アドレス生成部20
9 によって生成されたアドレスに従って現用系出力ポー
トP3から読み出され、空セル挿入部215 およびセルバッ
ファ212 に供給される。また他方の系のATM セルは、予
備系読出アドレス生成部210 よって生成されたアドレス
に従って予備系出力ポートP4から読み出されて、セルバ
ッファ221 に供給される。

【００７０】本実施例における読出アドレス生成部209,
210 は、それぞれ０系の読出アドレス生成のためのカウ
ンタと１系の読出アドレス生成のためのカウンタとのそ
れぞれ計２つのカウンタを有しており、切替制御部213
の指示に応動してそれぞれの０系、１系用カウンタのリ
セット、スタート、ストップおよびカウンタ値を指定値
分だけ戻すなどの操作を行うことによりマルチポートメ
モリ208 に記録された目的セルを読み出すためのアドレ
スを生成する。この場合、０系が現用系のときは現用系
読出アドレス生成部209 は２つのカウンタのうち０系の
カウンタ値をアドレスとしてマルチポートメモリ208 に
与え、予備系読出アドレス生成部210 は２つのカウンタ
のうち１系用のカウンタ値をアドレスとしてマルチポー
トメモリ208 に与える。１系が現用系のときは逆に現用
系読出アドレス生成部209 は１系用のカウンタの値を、
予備系読み出しアドレス生成部210 は０系用のカウンタ
の値をアドレスとしてマルチポートメモリ208 に与え
る。

【００７１】セルバッファ212,221 は、上記実施例と同
様に、切替制御部213 からのモード指示に従ってマルチ
ポートメモリ208 の現用系、予備系出力をそのままの順
序にてラッチし出力するか、マルチポートメモリ208 か
らの出力のうち１つのセルをラッチして繰り返し出力す
るかモード設定されて、それぞれセル一致比較部211へ
出力する。つまり、切替制御部113 から指示されたモー
ドによって動作が異なり、同期探索過程においては、ま
ず予備系が進んでいると仮定した場合、セルバッファ22
1 にてマルチポートメモリ208 の予備系出力ポートP4か
ら出力される信号のうち、最初に出力されたセルを記録
し、予備系が進んでいると仮定して探索している間はこ
の最初に記録したセルをセル一致比較部211 へ出力し続
け、他のセルは記録しない。このとき、セルバッファ21
2 はマルチポートメモリ208 の現用系出力ポートP3から
出力されるセルをそのまま通過させ、空セル挿入部215
に与えられる信号とまったく同じ信号をセル一致比較部
211 へ与える。次に現用系が進んでいると仮定して同期
探索を開始した場合は前記手順と逆のことを行なえばよ
い。つまり、セルバッファ212 ではマルチポートメモリ
208 の現用系出力ポートP3から出力される信号のうち、
最初に通過したセルを記録し、現用系が進んでいると仮
定して探索している間は、この最初に記録したセルをセ
ル一致比較部211 へ出力し続け、他のセルは記録しな
い。このとき、セルバッファ221 はマルチポートメモリ
208 の予備系出力ポートP4から出力されるセルをそのま
ま通過させ、セル一致比較部211 へ与える。そして、位
相同期状態のときは、セルバッファ212,221 はそれぞれ
マルチポートメモリ208 の出力信号をそのまま通し、セ
ル一致比較部211 へ与える。したがって、本実施例にて
上記実施例と異なる点は、セルバッファ212,221 には、
０系入力および１系入力に従った一定の入力が与えられ
ず、０系および１系にかかわらず、その時の現用系出
力、予備系出力がそれぞれラッチされる点である。

【００７２】セル一致比較部211 は、上記実施例と同様
にセルバッファ212,221 の出力、つまり現用系のデータ
と予備系のデータを比較し、その比較結果を切替制御部
213へ与える。空セル挿入部215 は、上記実施例と同様
に空セルカウンタ214 から指示があったときには空セル
を挿入し、指示がないときはマルチポートメモリ208の
現用系出力信号を出力端子216 へ出力とする。

【００７３】切替制御部213 は、上記実施例と同様に強
制切替信号入力端子201 から供給される強制切替信号
と、空セル検出部204,205 での０系、１系の入力信号の
空セル検出結果と、セル一致比較部211 での現用系、予
備系のセルの比較結果を受け取り、これらの情報を元に
０系書込アドレス生成部206 、１系書込アドレス生成部
207 の書き込みアドレス生成の制御および現用系読出ア
ドレス生成部209 、予備系読出アドレス生成部210 の読
み出しアドレス生成の制御、およびセルバッファ212,22
1 のモード制御、さらに空セルカウンタ214 への空セル
挿入数の指示等を行なう。本実施例における切替制御部
213 では、空セル制御および位相同期確立の制御は、上
記実施例と同様に図２〜図４に示すように行なわれ、切
替制御は、以下のようにして実施される。

【００７４】図２の位相同期確立方法にて常時、同期状
態を保っている場合、つまりセル一致比較部211 からセ
ル一致信号が与えられているときは、強制切替信号入力
端子201 から入力される切替信号に従って現用系、予備
系アドレス生成部209,210 へ系選択信号を出力し、それ
ぞれの出力アドレスを入れ替えさせることによりマルチ
ポートメモリ208 の出力ポートP3,P4 の出力を瞬時に入
れ替え、現用系出力端子216 へ出力する系を無瞬断で切
り替える。

【００７５】また、位相同期確立方法により同期が確立
する以前は、セル一致比較部211 から切替制御部113 に
セル不一致信号が与えられており、この間は切り替えを
行うことができない。したがって、このときに端子201
に切替信号が入力された場合は切り替え要求があったこ
とを記録しておき、同期確立後、つまりセル一致比較部
211 よりセル一致信号が与えられた後に各読出アドレス
生成部209,210 に系選択信号を与え、切り替えを行な
う。

【００７６】以上説明したように本実施例によれば、上
記実施例と同様な効果が得られるとともに、セレクタを
使用しなくなったので、装置の小型化および信頼度の向
上が期待できる。

【００７７】なお、上記各実施例では入力を０系と１系
の２系統としているが、本発明では入力を複数系統有し
てもよく、そのうちの１つを現用系とし、そのほかを予
備系とするような構成でもよい。

【００７８】また、本発明は装置間の伝送路の切り替え
にも、装置内の冗長構成部の切り替えにも適用可能であ
る。さらに、物理的な伝送路の切り替えだけでなく、論
理的なバスの切り替えにも適用可能である。

【００７９】また、上記各実施例では最初に予備系が進
んでいると仮定して同期探索を始めているが、先に現用
系が進んでいると仮定して始めてもよい。

【００８０】さらに、上記第２の実施例では予備系出力
側にセルバッファ221 を設けているが、本発明ではこれ
を省略し予備系読出アドレス生成部210 の制御によりマ
ルチポートメモリ208 から予備系のセルを読み出して、
直接セル一致比較部211 へ供給するようにしてもよい。

【００８１】また、上記各実施例はATM 伝送方式のセル
を用いた方法として説明したが、本発明では固定長のパ
ケットを使用するパケット通信であれば同様に適用可能
である。

【００８２】さらに、上記各実施例は伝送装置として説
明したが、本発明では二重化などにより冗長構成をもっ
た交換装置やそのほかの通信装置、あるいは情報処理装
置などにも適用可能である。

【００８３】

【発明の効果】このように本発明の伝送系における無瞬
断切替方法および無瞬断切替装置によれば、現用系およ
び予備系の入力側にて空セルを検出し、その空セルを除
く信号を蓄積して、蓄積した信号を順次読み出す際に進
んでいる系に遅延を挿入することなく同期探索を行な
い、系を選択して出力する際に入力側にて検出した空セ
ルおよび同期確立の際の遅延分の空セルを挿入するよう
に構成したので、いずれかの系が進んでいると仮定して
同期探索を行ない、その仮定をやり直す場合でも即時に
逆の同期探索を行なうことが可能であり、さらにその
時、現用系出力には影響を与えない。したがって、両系
の同期確立までを短時間に行なうことができる。また、
同期確立後に位相の揺らぎが生じた場合でも出力側にて
空セルを挿入することにより、その位相の揺らぎに関係
なく同期状態を保持することができる優れた効果を奏す
る。

【図面の簡単な説明】

【図１】本発明による無瞬断切替方法が適用される二重
化伝送装置における系切替装置の一実施例を示すブロッ
ク図である。

【図２】図１の実施例による無瞬断切替方法に適用され
る位相同期確立方法を示すフローチャートである。

【図３】図１の実施例による無瞬断切替方法が適用され
た場合の各部の信号の状態を示す表であり、予備系の位
相が進んでいる場合の例を示す図である。

【図４】図１の実施例による無瞬断切替方法が適用され
た場合の各部の信号の状態を示す表であり、現用系の位
相が進んでいる場合の例を示す図である。

【図５】本発明による無瞬断切替方法が適用される二重
化伝送装置における系切替装置の他の実施例を示すブロ
ック図である。

【図６】図２の位相同期確立方法を示すフローチャート
の続きのフローを示すフローチャートである。

【符号の説明】

104,105,204,205 空セル検出部 106,107,206,207 書込アドレス生成部 108,120,200 メモリ 109,110,209,210 読出アドレス生成部 112,121,212,221 セルバッファ 111,211 セル一致比較部 113,213 切替制御部 122 セレクタ 114,214 空セルカウンタ 115,215 空セル挿入部

Claims (8)

【特許請求の範囲】
1. 【請求項１】 現用系と予備系との少なくとも２系統以
   上の伝送系を状況に応じて選択して切り替える際に、そ
   の切り替えを無瞬断に切り替える二重化伝送系における
   無瞬断切替方法において、該方法は、 それぞれの系にて伝送される信号のうち情報が含まれな
   い空セルを検出する空セル検出工程と、 該空セル検出工程にて検出した空セルを除く信号をそれ
   ぞれの系ごとに蓄積する信号蓄積工程と、 該蓄積工程にて蓄積された信号をそれぞれの系にて順次
   読み出す信号読出工程と、 読み出された信号のいずれかをラッチして、その信号に
   一致する他方の系の信号を検出しつつ現用系と予備系と
   の同期をとる同期確立工程と、 該同期確立工程にて信号の同期が確立した後に、その同
   期を維持する同期維持工程と、 該同期維持工程にて同期を維持している際に系切替信号
   による系切替指示に従って系の切り替えを実行する信号
   切替工程と、 前記同期維持工程および前記信号切替工程の間に出力さ
   れる信号に前記空セル検出工程にて検出した空セルおよ
   び前記同期確立工程にて進んでいる系の分の遅延の空セ
   ルを挿入する空セル挿入工程とを含むことを特徴とする
   二重化伝送系における無瞬断切替方法。
2. 【請求項２】 請求項１に記載の二重化伝送系における
   無瞬断切替方法において、前記同期確立工程は、現用系
   が進んでいる際に現用系の信号をラッチして、その信号
   と予備系からの信号とを比較して一致検出を実行し、予
   備系が進んでいる際に予備系の信号をラッチして、その
   信号と現用系からの信号とを比較して信号の一致検出を
   実行する同期確立過程にて、いずれかの系が進んでいる
   と仮定して、両過程を繰り返し実行することを特徴とす
   る二重化伝送系における無瞬断切替方法。
3. 【請求項３】 請求項１に記載の二重化伝送系における
   無瞬断切替方法において、前記空セル挿入工程は、前記
   同期確立工程にて信号の一致検出を実行している際には
   出力に現用系での空セル検出工程からの空セルを挿入
   し、前記同期確立工程にて信号一致を検出した際にその
   時点での信号蓄積量の差に相当する空セルを出力に挿入
   することを特徴とする二重化伝送系における無瞬断切替
   方法。
4. 【請求項４】 現用系と予備系との少なくとも２系統以
   上の伝送系を有し、状況に応じていずれかの系の信号を
   選択して出力する際に、その系の切り替えを無瞬断に切
   り替える無瞬断切替装置において、該装置は、 それぞれの系にて伝送される信号のうち情報が含まれな
   い空セルを検出する空セル検出手段と、 該空セル検出手段にて検出した空セル以外の信号をそれ
   ぞれの系ごとに蓄積する信号蓄積手段と、 該蓄積手段にて蓄積された信号をそれぞれの系にて順次
   読み出す信号読出手段と、 読み出された信号のいずれかをラッチして、その信号に
   一致する他方の系の信号を検出しつつ現用系と予備系と
   の同期をとる同期確立手段と、 信号の同期が確立した後に同期を維持する同期維持手段
   と、 該同期維持手段にて同期を維持している状態にて系切替
   信号による系切替指示に従って系の切り替えを実行する
   信号切替手段と、 前記同期維持手段と信号切替手段との間に出力される信
   号に前記空セル検出手段にて検出した空セルまたは前記
   同期確立手段での進んでいる系の分の遅延の空セルを挿
   入する空セル挿入手段とを含むことを特徴とする無瞬断
   切替装置。
5. 【請求項５】 請求項４に記載の無瞬断切替装置におい
   て、前記同期確立手段は、予備系の信号をラッチする第
   １のラッチ手段と、現用系の信号をラッチする第２のラ
   ッチ手段と、これらの信号を比較する比較手段を有する
   ことを特徴とする無瞬断切替装置。
6. 【請求項６】 請求項４に記載の無瞬断切替装置におい
   て、前記空セル挿入手段は、前記同期確立手段にて信号
   の一致検出を実行している際には出力に現用系での空セ
   ル検出手段からの空セルをカウントし、前記同期確立手
   段にて信号一致を検出した際にその時点での信号蓄積量
   の差に相当する空セルをさらにカウントして、空セル挿
   入量を設定するカウント手段を有することを特徴とする
   無瞬断切替装置。
7. 【請求項７】 請求項４に記載の無瞬断切替装置におい
   て、前記信号蓄積手段は、信号の書込みおよび読出しを
   同時に行なえるデュアルポートメモリであり、同期確立
   過程および同期確立後に応じてそれぞれ個別に制御され
   る書込アドレス生成手段と、読出アドレス生成手段とを
   有することを特徴とする無瞬断切替装置。
8. 【請求項８】 請求項４に記載の無瞬断切替装置におい
   て、前記信号蓄積手段は、少なくとも２つ以上の入力お
   よび出力をそれぞれ有するマルチポートメモリであり、
   ２つ以上の系の信号を同時に蓄積して、そのうちの１つ
   を現用系として読み出し、他を予備系として読み出すこ
   とを特徴とする無瞬断切替装置。