JPH0896587A - メモリ制御装置およびメモリ制御方法 - Google Patents

Abstract

(57)【要約】 【目的】予め指示されているフラッシュメモリの書き込
み制限回数を気にすることなく、フラッシュメモリが寿
命に達するまで使用することが可能なメモリ制御装置お
よびメモリ制御方法を提供する。 【構成】少なくとも一個のフラッシュメモリと、フラッ
シュメモリの不良ブロックを検出する手段と、不良ブロ
ックの位置情報を記憶する手段と、これらの手段を制御
する手段とを含む。さらに、アクセスした任意のメモリ
ブロックの不良診断を実施し、不良を検出した場合は、
メモリブロックのブロック番号を不良ブロックの位置情
報を記憶する手段に格納する制御手段を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、書き込み回数に制限の
あるフラッシュメモリの制御装置およびそのメモリ制御
方法に関する。

【０００２】

【従来の技術】フラッシュメモリは電源を切った状態で
も記憶内容が保持されるという利点があるため、外部記
憶装置として利用するなど需要が高まっている。しか
し、書き込み回数に限度があるという欠点があり、書き
込み回数をカウントしてアクセスエラーを事前に回避す
るなどの手段によって信頼性を確保している例がある。

【０００３】従来の技術の一例として特開平2−27596号
公報には、書き込み対象のチップとは別に予備のｎ個の
チップを用意し、書き込み対象のチップの書き込み回数
が制限値を超えた時点で、予備のチップに切り換える方
法が示されている。

【０００４】また、別の一例として特開平6−36579号公
報には、一個のチップを所定のアドレス範囲毎に区分
し、ある区分に対する書き込み回数が制限値に達した
時、それ以後のアクセス対象を他の区分に切り換える方
法が示されている。

【０００５】

【発明が解決しようとする課題】前記したような従来技
術による方法は、アクセスするフラッシュメモリの書き
込み回数を、予め設定する所定の制限値により強制的に
切り換える方法であるため、使用の条件によっては引き
続き使用可能な状態にあるチップであっても、使用でき
ないチップと断定してしまうという問題がある。さらに
万一、予め設定した制限値に達しないうちにチップの寿
命がきた場合には、それを検出してアクセスするチップ
を切り換える等の制御ができないという問題がある。

【０００６】

【課題を解決するための手段】本発明は上記した課題を
解決するために、一個以上の前記のフラッシュメモリ
と、フラッシュメモリの不良ブロックを検出する手段
と、前記不良ブロックの位置情報を記憶する手段と、こ
れらの手段を制御する手段とを含む。

【０００７】さらに、フラッシュメモリを使用している
途中で不良メモリブロックが発生した時、それ以後その
メモリブロックを使用禁止とするために、任意のメモリ
ブロックをアクセスした後に、メモリブロックの不良診
断を実施し、不良を検出した場合は、不良メモリブロッ
クのブロック番号を前記不良ブロックの位置情報を記憶
する手段に格納する制御手段を備える。

【０００８】

【作用】本発明は、任意のメモリブロックをアクセスし
た後に、メモリブロックの不良診断を実施する制御方法
であるため、フラッシュメモリのアクセス回数を予め指
示されているフラッシュメモリの書き込み制限回数とす
る必要がなく、フラッシュメモリが寿命に達するまで使
用でき、一個のメモリチップを最大限に有効活用するこ
とができる。

【０００９】また、フラッシュメモリの不良ブロック番
号を別に用意するＲＡＭ上に不良ブロック情報として備
え、フラッシュメモリをアクセスする時に前記情報を参
照することで事前に不良ブロックを無視することがで
き、フラッシュメモリに不良ブロックが散在する場合で
も、見かけ上、連続したメモリ空間として扱うことがで
きる。

【００１０】

【実施例】図１に示した例は、本発明によるフラッシュ
メモリ制御装置回路の一実施例である。フラッシュメモ
リ１０３〜１０６は、予めｎ個のメモリブロックに区分
されており、メモリへのアクセスは各メモリブロック毎
に実施される。また、任意のメモリブロックをアクセス
することによって、成功または失敗などのステイタス信
号を出力する機能をもち、メモリブロックの不良診断が
可能なメモリである。

【００１１】不良検出部１０２は、フラッシュメモリ１
０３〜１０６の任意のメモリブロックをアクセスした時
に出力されるステイタスを解読し、メモリブロックが使
用可能なブロックであるかどうかの判断結果を制御部１
００に知らせる。RAM101は、フラッシュメモリ１０３〜
１０６に散在する全ての不良ブロックのシーケンシャル
番号を各チップ毎に区別して記憶する部分である。また
使用途中で、不良検出部１０２が使用不可能なメモリブ
ロックと判断した時にも、メモリブロックのシーケンシ
ャル番号がＲＡＭ１０１に追加記憶される。制御部１０
０は、フラッシュメモリ１０３〜１０６に対して書き込
み，読み込み，消去を実行する部分であり、不良検出部
１０２およびＲＡＭ１０１に対する情報の入出力を制御
する。

【００１２】なお、本実施例で用意するフラッシュメモ
リ１０３〜１０６の個数は任意である。

【００１３】図２は、不良ブロックのシーケンシャル番
号をＲＡＭ１０１に格納する状態を示す一実施例であ
る。フラッシュメモリ１０３〜１０６は前述のように、
所定の個数のメモリブロックに分割されており、フラッ
シュメモリ１０３の先頭ブロック（図中の三角マーク２
２６で示したメモリブロック）から順番に１，２，３と
いうようなシーケンシャルな番号で識別する。ＲＡＭ１
０１には、各フラッシュメモリ１０３〜１０６に対応し
て不良ブロックの情報を格納するエリアを区分してお
り、各区分の境界（先頭）にはそれぞれを識別するため
の情報としてメモリＩＤを配置する。

【００１４】例えば、第一番目のフラッシュメモリ１０
３に対応する情報エリアの先頭にメモリＩＤ１（２０
１）を配置し、第二番目のフラッシュメモリ１０４に対
応する情報エリアの先頭にメモリＩＤ２（２０６）を配
置する。以下同様に、第三番目のフラッシュメモリ１０
５にはメモリＩＤ３（２１０）、第ｎ番目のフラッシュ
メモリ１０６にはメモリＩＤｎ（２１３）と全てのフラ
ッシュメモリに対応する区分を設ける。

【００１５】また各メモリＩＤの後には、フラッシュメ
モリ１０３〜１０６の不良ブロック数２０２，２０７，
２１１，２１４を格納する。例えば、第一番目のフラッ
シュメモリ１０３の不良ブロック数２０２が「３」なら
ば、それ以後の三個の記憶情報２０３〜２０５がフラッ
シュメモリ１０３に存在する不良ブロックのシーケンシ
ャル番号であり、それぞれは斜線で示したメモリブロッ
ク２１８〜２２０が使用不可能なメモリブロックである
ことを表す。第三番目のフラッシュメモリ105のように
不良ブロックが存在しない場合、メモリＩＤ３（２１
０）の区分の不良ブロック数には「０」が格納され、次
のメモリＩＤが表れるまでの記憶情報（例えば、記憶情
報２１２）は無意味な情報として扱われる。

【００１６】さらに、仮に第三番目のフラッシュメモリ
１０５において新たな不良ブロックが発生した場合は、
記憶情報２１２の部分に不良ブロックのシーケンシャル
番号を格納し、不良ブロック数２１１に格納されている
数値に１を加算する。RAM101の容量は、最大で用意する
フラッシュメモリ１０３〜１０６の全てのメモリブロッ
クのシーケンシャル番号が記憶できる容量とするが、記
憶できる数を任意の個数、例えば、全メモリブロックの
半分程度のシーケンシャル番号が記憶できる容量とし、
それ以上の不良ブロックが生じた場合は装置の使用を中
断するようにしてもよく、これによってＲＡＭ１０１の
容量を少なくすることができる。

【００１７】フラッシュメモリ１０３〜１０６のアクセ
ス時は、前述のＲＡＭ１０１に記憶されている不良ブロ
ック情報を参照しながら行うことにより、散在する不良
ブロックを無視することができ、見かけ上、連続したメ
モリ空間として扱うことが可能になる。なお図示してい
ないが、ＲＡＭ１０１は電源が遮断されるとその情報が
失われるため、ＲＡＭ１０１のみ電池等でバックアップ
する手段を設けてもよい。また、フラッシュメモリの特
定のメモリブロックをＲＡＭ１０１に格納されている情
報を一時退避する専用のエリアとし、電源を切る毎にＲ
ＡＭ１０１の情報を退避するようにしてもよい。

【００１８】図３は、ＲＡＭの情報を参照しながらフラ
ッシュメモリをアクセスする手順を示すフローチャート
の一実施例である。まずアクセスしようとするフラッシ
ュメモリのチップ番号をＡｃｎ（３０１），アクセスす
るメモリブロックの番号をＡｂｎとし（３０２），ＲＡ
Ｍ１０１からチップ番号Ａｃｎの不良ブロック数を読み
込み、これをＦｎとする(３０３)。この時、不良ブロッ
ク数が０以外（Ｆｎ≠０）ならば以下に示す不良ブロッ
ク調査手順（３０５〜３１０）を実施し、不良ブロック
数が０（Ｆｎ＝０）ならば直ちにフラッシュメモリをア
クセスする（３１１）。

【００１９】仮にＡｃｎ番目のチップに不良ブロックが
存在したとすると、ＲＡＭ１０１に格納されているＡｃ
ｎ番目のメモリＩＤエリアから不良ブロックのシーケン
シャル番号を一個読み込んでこれをＦｂｎとし（３０
５）、現在アクセスしようとしているチップのブロック
番号Ａｂｎと比較する（３０６）。比較の結果が異なっ
た場合（Ａｂｎ≠Ｆｂｎ）は、不良ブロック数Ｆｎから
１を減算する（３０９）。一方、比較の結果が一致した
場合（Ａｂｎ＝Ｆｂｎ）、Ａｂｎは不良ブロックである
のでアクセスするメモリブロックを（Ａｂｎ＋１）に変
更し、これを新たにＡｂｎと定義する（３０７）。

【００２０】この時、Ａｂｎがアクセスしようとするチ
ップＡｃｎの最終メモリブロックを超えた場合（３０
８）は、これまでの処理を中断し、メモリアクセスにエ
ラーが生じたことを外部に表示するなどのエラー処理を
実行する（３１６）。

【００２１】図示していないが、別のエラー処理とし
て、アクセスしようとするチップ番号を別のチップ番号
に変更するなどして、本フローチャートの先頭から再度
実行してもよい。また、本実施例ではエラー処理を実施
するきっかけとして一個のフラッシュメモリの全てのメ
モリエリアが使用不可能になった場合としたが、使用不
可能となったメモリエリアの個数を任意の個数としても
よい。

【００２２】処理操作３０８において、仮にＡｂｎが最
終メモリブロックを超えない場合は、Ｆｎが０になるま
で不良ブロック調査手順（３０５〜３１０）を実施す
る。Ａｂｎが不良メモリブロックでないと判明した後、
フラッシュメモリＡｃｎのメモリブロックＡｂｎをアク
セスする(３１１)。このあと、フラッシュメモリより出
力される成功、または失敗等を表すステイタス信号を解
析し(３１２，３１３)、成功ならばそのまま終了する。
仮にステイタス信号が失敗ならば、メモリブロックＡｂ
ｎは不良ブロックであると判断して、ＲＡＭ１０１上の
Ａｃｎ番目のメモリＩＤエリアにＡｂｎを追加記憶し
（３１４）、さらにＡｃｎ番目の不良ブロック数に１を
加算して終了する（３１５）。

【００２３】なお、メモリブロックが寿命に至ったこと
を検出するための処理操作を、装置の電源が入った時に
用意している全てのフラッシュメモリに対して実施して
もよい。これによって、通常のフラッシュメモリをアク
セスする際、不良メモリブロック検出に関する処理操作
を軽減することができる。

【００２４】図４は、装置の電源を入れた時に全てのフ
ラッシュメモリの不良メモリブロックを検出する手順を
示すフローチャートの一実施例である。まず装置の電源
が入った後（４０１）、装置に用意されているフラッシ
ュメモリのチップ数をＣｎとし（４０２）、一個のチッ
プのメモリブロック数をＢｎとする（４０３）。次にフ
ラッシュメモリＣｎのメモリブロックＢｎをアクセスし
（４０４）、その結果出力されるステイタス信号が仮に
失敗ならばメモリブロックＢｎを不良ブロックと判断し
てＲＡＭ１０１にＢｎを格納し、さらに不良ブロック数
に１を加算する（４０５〜４０８）。なお、この部分の
処理操作（４０４〜４０８）は、図３で示した処理操作
(３１１〜３１５)と同じであるため詳細な説明は省略す
る。以後、メモリブロック数Ｂｎを、順次、１ずつ減算
しながら１チップの終わり（Ｂｎ＝０）まで処理操作
（４０４〜４０８）を実行し（４０９，４１０）、さら
にこれまでの処理操作（４０３〜４１０）を用意されて
いるフラッシュメモリの全チップが終わる（Ｃｎ＝０）
まで繰り返す（４１１，４１２）。

【００２５】

【発明の効果】本発明は、任意のメモリブロックをアク
セスした後に、メモリブロックの不良診断を実施する制
御方法であるため、フラッシュメモリのアクセス回数を
予め指示されているフラッシュメモリの書き込み制限回
数とする必要がなく、フラッシュメモリが寿命に達する
まで使用でき、一個のメモリチップを最大限に有効活用
することができる。

【００２６】また、フラッシュメモリの不良ブロック番
号を別に用意するＲＡＭ上にテーブルとして備え、フラ
ッシュメモリをアクセスする時に情報を参照することで
事前に不良ブロックを無視することができ、フラッシュ
メモリに不良ブロックが散在する場合でも、見かけ上、
連続したメモリ空間として扱うことができる。

【図面の簡単な説明】

【図１】本発明によるフラッシュメモリ制御装置回路構
成の一実施例を示すブロック図。

【図２】不良ブロック番号をＲＡＭに格納する状態を示
す一実施例を示す説明図。

【図３】フラッシュメモリをアクセスする手順の一実施
例を示すフロー図。

【図４】全ての不良メモリブロックを検出する手順の一
実施例を示すフロー図。

【符号の説明】

１００…制御部、１０１…ＲＡＭ、１０２…不良検出
部、１０３…第一番目のフラッシュメモリ、１０４…第
二番目のフラッシュメモリ、１０５…第三番目のフラッ
シュメモリ、１０６…第ｎ番目のフラッシュメモリ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】任意のメモリブロックをアクセスすること
   によって前記メモリブロックの不良診断が可能なフラッ
   シュメモリのメモリ管理を行うための制御装置におい
   て、一個以上の前記フラッシュメモリと、前記フラッシ
   ュメモリの不良ブロックを検出する手段と、前記不良ブ
   ロックの位置情報を記憶する手段と、これらの手段を制
   御する手段とを含むことを特徴とするメモリ制御装置。
2. 【請求項２】任意のメモリブロックをアクセスした後に
   前記メモリブロックの不良診断を実施し、不良を検出し
   た場合は、前記メモリブロックのブロック番号を前記不
   良ブロックの位置情報を記憶する手段に格納し、それ以
   後、前記メモリブロックを使用禁止にすることを特徴と
   するメモリ制御方法。