JPH0897331A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH0897331A JPH0897331A JP6235578A JP23557894A JPH0897331A JP H0897331 A JPH0897331 A JP H0897331A JP 6235578 A JP6235578 A JP 6235578A JP 23557894 A JP23557894 A JP 23557894A JP H0897331 A JPH0897331 A JP H0897331A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- pin
- semiconductor package
- shaped conductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 電気特性に優れると共に、高放熱性を満足す
る半導体パッケージを提供する。 【構成】 窒化アルミニウム基板等のセラミックス基板
の一方の面２ａに半導体素子３が搭載され、セラミック
ス基板２の他方の面２ｂには、入出力端子例えば半田バ
ンプ５が形成される。セラミックス基板２の半導体素子
搭載面２ａ側の表面配線層４と入出力端子５とは、セラ
ミックス基板２に設けられた貫通孔６内に挿入配置した
ピン状導体７、例えば銅製の釘ねじ型ピンや皿ねじ型ピ
ンにより電気的に接続される。
る半導体パッケージを提供する。 【構成】 窒化アルミニウム基板等のセラミックス基板
の一方の面２ａに半導体素子３が搭載され、セラミック
ス基板２の他方の面２ｂには、入出力端子例えば半田バ
ンプ５が形成される。セラミックス基板２の半導体素子
搭載面２ａ側の表面配線層４と入出力端子５とは、セラ
ミックス基板２に設けられた貫通孔６内に挿入配置した
ピン状導体７、例えば銅製の釘ねじ型ピンや皿ねじ型ピ
ンにより電気的に接続される。
Description
【０００１】
【産業上の利用分野】本発明は、高周波・高出力の半導
体素子用として好適な半導体パッケージに関する。
体素子用として好適な半導体パッケージに関する。
【０００２】
【従来の技術】ＬＳＩ等の半導体素子が搭載されるセラ
ミックス、樹脂、金属等からなる各種のパッケージに
は、ＬＳＩの高集積化、高周波化、高速化、高出力化、
大型チップ化等に対応させるために、高密度化、高周波
対応化、高速対応化、高放熱化等が求められている。
ミックス、樹脂、金属等からなる各種のパッケージに
は、ＬＳＩの高集積化、高周波化、高速化、高出力化、
大型チップ化等に対応させるために、高密度化、高周波
対応化、高速対応化、高放熱化等が求められている。
【０００３】従来、高周波・高出力の半導体素子用のパ
ッケージとしては、一般にＱＦＰ(Quad Flat Package)
構造のパッケージが多用されてきたが、高速信号を扱う
場合にはリード部分でのインダクタンスの効果が大きく
なり、高周波特性による信号の反射や、インダクタンス
成分による信号の遅延増加等が生じてしまう。また、Ｑ
ＦＰパッケージでは、リード間隔の狭ピッチ化に限界が
生じており、パッケージの多端子、狭ピッチ化を図るこ
とが望まれている。
ッケージとしては、一般にＱＦＰ(Quad Flat Package)
構造のパッケージが多用されてきたが、高速信号を扱う
場合にはリード部分でのインダクタンスの効果が大きく
なり、高周波特性による信号の反射や、インダクタンス
成分による信号の遅延増加等が生じてしまう。また、Ｑ
ＦＰパッケージでは、リード間隔の狭ピッチ化に限界が
生じており、パッケージの多端子、狭ピッチ化を図るこ
とが望まれている。
【０００４】上述したようなパッケージに対する要望を
満足させるために、最近ではＢＧＡ（Ball Grid Array)
構造のパッケージが提案されている。ＢＧＡパッケージ
は、当初はスーパーコンピュータや大型コンピュータ等
の用途に使用され、最近ではパーソナルコンピュータや
携帯機器等の民生品へと使用用途が広がってきている。
ＢＧＡは、パッケージの入出力端子として半田からなる
接続用突起（バンプ）を用いたパッケージ構造であり、
上述したようなリードに起因するインダクタンスによる
高速信号の反射や遅延等を改善することを可能にしたも
のである。
満足させるために、最近ではＢＧＡ（Ball Grid Array)
構造のパッケージが提案されている。ＢＧＡパッケージ
は、当初はスーパーコンピュータや大型コンピュータ等
の用途に使用され、最近ではパーソナルコンピュータや
携帯機器等の民生品へと使用用途が広がってきている。
ＢＧＡは、パッケージの入出力端子として半田からなる
接続用突起（バンプ）を用いたパッケージ構造であり、
上述したようなリードに起因するインダクタンスによる
高速信号の反射や遅延等を改善することを可能にしたも
のである。
【０００５】ＢＧＡパッケージの構成材料としては、従
来のパッケージと同様に、樹脂やセラミックスが利用さ
れている。ここで、セラミックス基板を使用したＢＧＡ
パッケージは、気密性を重視して用いられることが一般
的である。セラミックス製ＢＧＡパッケージの内部配線
層には、タングステンやモリブデン等の高融点金属が一
般に用いられている。これは、セラミックス基板の焼成
と同時に配線層を形成するためであり、セラミックス基
板の焼成温度に耐え得る高融点金属が用いられている。
しかし、これら高融点金属の焼成層からなる配線層は、
配線抵抗が高い等、電気的特性が低いことから、ＢＧＡ
パッケージの構造的特性を十分に活かすことができない
という問題を有している。
来のパッケージと同様に、樹脂やセラミックスが利用さ
れている。ここで、セラミックス基板を使用したＢＧＡ
パッケージは、気密性を重視して用いられることが一般
的である。セラミックス製ＢＧＡパッケージの内部配線
層には、タングステンやモリブデン等の高融点金属が一
般に用いられている。これは、セラミックス基板の焼成
と同時に配線層を形成するためであり、セラミックス基
板の焼成温度に耐え得る高融点金属が用いられている。
しかし、これら高融点金属の焼成層からなる配線層は、
配線抵抗が高い等、電気的特性が低いことから、ＢＧＡ
パッケージの構造的特性を十分に活かすことができない
という問題を有している。
【０００６】一方、ガラスエポキシ基板等の樹脂基板を
用いたＢＧＡパッケージでは、配線材料に電気伝導度の
高い銅を用いることができる反面、パッケージ自体の放
熱性が低いという問題を有している。上述したように、
半導体素子の高集積化、高周波化化、高出力化等に伴っ
て、半導体素子からの発熱量は増加する傾向にあり、樹
脂製ＢＧＡパッケージでは半導体素子からの熱を十分に
放散させることができず、半導体素子の誤動作や、さら
には半導体素子の熱的破壊等を招くおそれがある。
用いたＢＧＡパッケージでは、配線材料に電気伝導度の
高い銅を用いることができる反面、パッケージ自体の放
熱性が低いという問題を有している。上述したように、
半導体素子の高集積化、高周波化化、高出力化等に伴っ
て、半導体素子からの発熱量は増加する傾向にあり、樹
脂製ＢＧＡパッケージでは半導体素子からの熱を十分に
放散させることができず、半導体素子の誤動作や、さら
には半導体素子の熱的破壊等を招くおそれがある。
【０００７】樹脂製パッケージに比べてセラミックス製
パッケージの方が一般的に放熱性に優れるものの、セラ
ミックス製のＢＧＡパッケージについても、より一層高
放熱化することが求められている。
パッケージの方が一般的に放熱性に優れるものの、セラ
ミックス製のＢＧＡパッケージについても、より一層高
放熱化することが求められている。
【０００８】
【発明が解決しようとする課題】上述したように、従来
のＢＧＡパッケージにおいて、セラミックス製ＢＧＡは
高融点金属の焼成層からなる配線層を用いているため、
配線層の電気的特性が低いという問題を有しており、一
方樹脂基板製ＢＧＡはパッケージ自体の放熱性が低いと
いう問題を有している。また、これらの問題点は、ＢＧ
Ａに限らずＰＧＡパッケージ等においても生じている問
題である。
のＢＧＡパッケージにおいて、セラミックス製ＢＧＡは
高融点金属の焼成層からなる配線層を用いているため、
配線層の電気的特性が低いという問題を有しており、一
方樹脂基板製ＢＧＡはパッケージ自体の放熱性が低いと
いう問題を有している。また、これらの問題点は、ＢＧ
Ａに限らずＰＧＡパッケージ等においても生じている問
題である。
【０００９】本発明は、このような課題に対処するため
になされたもので、電気特性に優れると共に、高放熱性
を満足する半導体パッケージを提供することを目的とし
ている。
になされたもので、電気特性に優れると共に、高放熱性
を満足する半導体パッケージを提供することを目的とし
ている。
【００１０】
【課題を解決するための手段】本発明の半導体パッケー
ジにおいて、請求項１記載の半導体パッケージは、一方
の面に半導体素子が搭載されるセラミックス基板と、前
記セラミックス基板の他方の面に設けられた入出力端子
と、前記セラミックス基板内に配置され、前記セラミッ
クス基板の半導体素子搭載面側の表面配線層と前記入出
力端子とを電気的に接続する銅製配線部材とを具備する
ことを特徴としている。
ジにおいて、請求項１記載の半導体パッケージは、一方
の面に半導体素子が搭載されるセラミックス基板と、前
記セラミックス基板の他方の面に設けられた入出力端子
と、前記セラミックス基板内に配置され、前記セラミッ
クス基板の半導体素子搭載面側の表面配線層と前記入出
力端子とを電気的に接続する銅製配線部材とを具備する
ことを特徴としている。
【００１１】請求項２記載の半導体パッケージは、請求
項１記載の半導体パッケージにおいて、前記銅製配線部
材は、活性金属法、銅直接接合法または樹脂接合法によ
り前記セラミックス基板に接合されていることを特徴と
している。
項１記載の半導体パッケージにおいて、前記銅製配線部
材は、活性金属法、銅直接接合法または樹脂接合法によ
り前記セラミックス基板に接合されていることを特徴と
している。
【００１２】また、請求項３記載の半導体パッケージ
は、一方の面に半導体素子が搭載されるセラミックス基
板と、前記セラミックス基板の他方の面に設けられた入
出力端子と、前記セラミックス基板に設けられた貫通孔
内に挿入配置され、前記セラミックス基板の半導体素子
搭載面側の表面配線層と前記入出力端子とを電気的に接
続するピン状導体とを具備することを特徴としている。
は、一方の面に半導体素子が搭載されるセラミックス基
板と、前記セラミックス基板の他方の面に設けられた入
出力端子と、前記セラミックス基板に設けられた貫通孔
内に挿入配置され、前記セラミックス基板の半導体素子
搭載面側の表面配線層と前記入出力端子とを電気的に接
続するピン状導体とを具備することを特徴としている。
【００１３】請求項４記載の半導体パッケージは、請求
項３記載の半導体パッケージにおいて、前記貫通孔は段
差部を有し、かつ前記ピン状導体は接合用頭部を有する
と共に、前記接合用頭部が前記貫通孔の段差部に接合さ
れていることを、請求項５記載の半導体パッケージは、
請求項４記載の半導体パッケージにおいて、前記ピン状
導体の前記入出力端子側端部は、前記ピン状導体の変形
により前記セラミックス基板に接合されていることを、
請求項６記載の半導体パッケージは、請求項４または請
求項５記載の半導体パッケージにおいて、前記ピン状導
体と前記貫通孔の段差部下部の内壁面との間に空間が形
成されていることを特徴としている。
項３記載の半導体パッケージにおいて、前記貫通孔は段
差部を有し、かつ前記ピン状導体は接合用頭部を有する
と共に、前記接合用頭部が前記貫通孔の段差部に接合さ
れていることを、請求項５記載の半導体パッケージは、
請求項４記載の半導体パッケージにおいて、前記ピン状
導体の前記入出力端子側端部は、前記ピン状導体の変形
により前記セラミックス基板に接合されていることを、
請求項６記載の半導体パッケージは、請求項４または請
求項５記載の半導体パッケージにおいて、前記ピン状導
体と前記貫通孔の段差部下部の内壁面との間に空間が形
成されていることを特徴としている。
【００１４】さらに、請求項８記載の半導体パッケージ
は、請求項１または請求項３記載の半導体パッケージに
おいて、前記セラミックス基板は、窒化アルミニウム基
板または低誘電率のガラス・セラミックス基板からなる
ことを特徴としている。
は、請求項１または請求項３記載の半導体パッケージに
おいて、前記セラミックス基板は、窒化アルミニウム基
板または低誘電率のガラス・セラミックス基板からなる
ことを特徴としている。
【００１５】
【作用】請求項１記載の半導体パッケージにおいては、
放熱性に優れるセラミックス基板を用いたパッケージの
半導体素子搭載面側の表面配線層と入出力端子とを銅製
配線部材により電気的に接続しているため、パッケージ
の電気特性を材質的に向上させることができる。これに
よって、パッケージによる高周波信号等の遅延を防止す
ることが可能となる。また、銅製配線部材とセラミック
ス基板との接合に活性金属法、銅直接接合法、樹脂接合
法等を適用（請求項２記載の半導体パッケージ）するこ
とによって、銅製配線部材を容易にかつ安定してセラミ
ックス基板に接合することができ、パッケージの気密性
を確保することができる。
放熱性に優れるセラミックス基板を用いたパッケージの
半導体素子搭載面側の表面配線層と入出力端子とを銅製
配線部材により電気的に接続しているため、パッケージ
の電気特性を材質的に向上させることができる。これに
よって、パッケージによる高周波信号等の遅延を防止す
ることが可能となる。また、銅製配線部材とセラミック
ス基板との接合に活性金属法、銅直接接合法、樹脂接合
法等を適用（請求項２記載の半導体パッケージ）するこ
とによって、銅製配線部材を容易にかつ安定してセラミ
ックス基板に接合することができ、パッケージの気密性
を確保することができる。
【００１６】請求項３記載の半導体パッケージにおいて
は、放熱性に優れるセラミックス基板を用いたパッケー
ジの半導体素子搭載面側の表面配線層と入出力端子と
を、セラミックス基板に設けた貫通孔内に挿入配置した
ピン状導体により電気的に接続しているため、パッケー
ジの電気特性を配線構造的に向上させることができる。
すなわち、従来の高融点金属の焼成層等に比べて、ピン
状導体は当然高密度であるめため、その分だけ電気特性
の向上を図ることができ、パッケージによる高周波信号
等の遅延を防止することが可能となる。また、ピン状導
体の適用により、セラミックス基板の焼成温度等によら
ずに、種々の良導電性金属例えば銅を用いることが可能
となり、材質的にも電気特性の向上を図ることができ
る。
は、放熱性に優れるセラミックス基板を用いたパッケー
ジの半導体素子搭載面側の表面配線層と入出力端子と
を、セラミックス基板に設けた貫通孔内に挿入配置した
ピン状導体により電気的に接続しているため、パッケー
ジの電気特性を配線構造的に向上させることができる。
すなわち、従来の高融点金属の焼成層等に比べて、ピン
状導体は当然高密度であるめため、その分だけ電気特性
の向上を図ることができ、パッケージによる高周波信号
等の遅延を防止することが可能となる。また、ピン状導
体の適用により、セラミックス基板の焼成温度等によら
ずに、種々の良導電性金属例えば銅を用いることが可能
となり、材質的にも電気特性の向上を図ることができ
る。
【００１７】請求項４記載の半導体パッケージにおいて
は、接合用頭部を有するピン状導体、例えば釘ねじ型ピ
ンや皿ねじ型ピンを用い、その接合用頭部を貫通孔に設
けた段差部に接合している。貫通孔の段差部は、接合用
頭部の収容部となり、パッケージの平坦性の向上に寄与
するだけでなく、ピン状導体の確実な接合を可能にす
る。例えば、ピン状導体をろう材等で接合する場合、ろ
う材の流れの防止や封止特性の向上が図れる。
は、接合用頭部を有するピン状導体、例えば釘ねじ型ピ
ンや皿ねじ型ピンを用い、その接合用頭部を貫通孔に設
けた段差部に接合している。貫通孔の段差部は、接合用
頭部の収容部となり、パッケージの平坦性の向上に寄与
するだけでなく、ピン状導体の確実な接合を可能にす
る。例えば、ピン状導体をろう材等で接合する場合、ろ
う材の流れの防止や封止特性の向上が図れる。
【００１８】請求項５記載の半導体パッケージにおいて
は、ピン状導体の入出力端子側端部を変形させてセラミ
ックス基板に接合しているため、貫通孔の入出力端子側
端部を容易に埋めることができる。また、請求項６記載
の半導体パッケージにおいては、ピン状導体と貫通孔の
段差部下部の内壁面との間に空間を形成しているため、
ピン状導体の主要部が空気によりシールされる。これに
より、高周波信号の通過特性を向上させることができ
る。
は、ピン状導体の入出力端子側端部を変形させてセラミ
ックス基板に接合しているため、貫通孔の入出力端子側
端部を容易に埋めることができる。また、請求項６記載
の半導体パッケージにおいては、ピン状導体と貫通孔の
段差部下部の内壁面との間に空間を形成しているため、
ピン状導体の主要部が空気によりシールされる。これに
より、高周波信号の通過特性を向上させることができ
る。
【００１９】さらに、請求項８記載の半導体パッケージ
においては、セラミックス基板として窒化アルミニウム
基板や低誘電率のガラス・セラミックス基板を用いてい
るため、パッケージのより一層の高放熱化や電気特性の
向上を図ることができる。
においては、セラミックス基板として窒化アルミニウム
基板や低誘電率のガラス・セラミックス基板を用いてい
るため、パッケージのより一層の高放熱化や電気特性の
向上を図ることができる。
【００２０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００２１】図１は、本発明をＢＧＡ構造に適用した一
実施例の半導体パッケージの構成を示す断面図である。
同図に示す半導体パッケージ１は、セラミックス基板２
の上面２ａに、ＬＳＩやパワーＩＣ等の半導体素子３が
搭載されていると共に、表面配線層４が形成されてお
り、かつセラミックス基板２の下面２ｂには、入出力端
子として半田バンプ５が接合形成されている。
実施例の半導体パッケージの構成を示す断面図である。
同図に示す半導体パッケージ１は、セラミックス基板２
の上面２ａに、ＬＳＩやパワーＩＣ等の半導体素子３が
搭載されていると共に、表面配線層４が形成されてお
り、かつセラミックス基板２の下面２ｂには、入出力端
子として半田バンプ５が接合形成されている。
【００２２】ここで、セラミックス基板２としては、種
々のセラミックス材料からなるものを用いることが可能
であるが、特に高放熱性の窒化アルミニウム基板や低誘
電率のガラス・セラミックス基板等を用いることが好ま
しい。低誘電率のガラス・セラミックス基板としては、
例えば MgO・ SiO2 ・Al2 O 3 を主成分とするもの等が
例示される。高放熱性の窒化アルミニウム基板等を用い
ることによって、半導体素子３からの熱を速やかに放熱
することができ、半導体素子３の熱的安定性を確実に保
つことが可能となる。また、低誘電率のガラス・セラミ
ックス基板等を用いることにより、高周波信号の通過特
性をより一層向上させることができる。セラミックス基
板２には、図２に拡大して示すように、内部配線用の貫
通孔６がセラミックス基板２の上面２ａと下面２ｂとを
繋ぐように多数形成されている。これら貫通孔６は、配
線パターンに応じて設けられているものであり、これら
貫通孔６内にはピン状導体７、例えば銅製ピンが挿入配
置されている。セラミックス基板２に設けられた表面配
線層４と半田バンプ５とは、貫通孔６内に挿入配置され
たピン状導体７により電気的に接続されている。なお、
ピン状導体７の構成材料としては銅以外に、例えば42ア
ロイやコバール等を用いることも可能である。
々のセラミックス材料からなるものを用いることが可能
であるが、特に高放熱性の窒化アルミニウム基板や低誘
電率のガラス・セラミックス基板等を用いることが好ま
しい。低誘電率のガラス・セラミックス基板としては、
例えば MgO・ SiO2 ・Al2 O 3 を主成分とするもの等が
例示される。高放熱性の窒化アルミニウム基板等を用い
ることによって、半導体素子３からの熱を速やかに放熱
することができ、半導体素子３の熱的安定性を確実に保
つことが可能となる。また、低誘電率のガラス・セラミ
ックス基板等を用いることにより、高周波信号の通過特
性をより一層向上させることができる。セラミックス基
板２には、図２に拡大して示すように、内部配線用の貫
通孔６がセラミックス基板２の上面２ａと下面２ｂとを
繋ぐように多数形成されている。これら貫通孔６は、配
線パターンに応じて設けられているものであり、これら
貫通孔６内にはピン状導体７、例えば銅製ピンが挿入配
置されている。セラミックス基板２に設けられた表面配
線層４と半田バンプ５とは、貫通孔６内に挿入配置され
たピン状導体７により電気的に接続されている。なお、
ピン状導体７の構成材料としては銅以外に、例えば42ア
ロイやコバール等を用いることも可能である。
【００２３】このように、表面配線層４と半田バンプ５
とをピン状導体７により電気的に接続することによっ
て、従来のセラミックス基板との同時焼成による高融点
金属層に比べて、高密度の配線部材を用いることができ
る。また、ピン状導体７を用いることにより、セラミッ
クス基板２の焼成温度等を考慮する必要がなくなるた
め、種々の良導電性金属部材（低抵抗導体金属）、例え
ば銅製配線部材を適用することが可能となる。このよう
に、内部配線の電気特性を構造および材質の双方から向
上させることによって、パッケージによる高周波信号の
遅延等を有効に防止することが可能となる。
とをピン状導体７により電気的に接続することによっ
て、従来のセラミックス基板との同時焼成による高融点
金属層に比べて、高密度の配線部材を用いることができ
る。また、ピン状導体７を用いることにより、セラミッ
クス基板２の焼成温度等を考慮する必要がなくなるた
め、種々の良導電性金属部材（低抵抗導体金属）、例え
ば銅製配線部材を適用することが可能となる。このよう
に、内部配線の電気特性を構造および材質の双方から向
上させることによって、パッケージによる高周波信号の
遅延等を有効に防止することが可能となる。
【００２４】上述した貫通孔６の形状としては、セラミ
ックス基板２の上面２ａ側に段差部６ａが設けられた形
状が好ましく、またピン状導体７としては、接合用頭部
７ａを有する釘ねじ型ピン（図２に示す）や皿ねじ型ピ
ンを用いることが好ましい。ピン状導体７は、貫通孔６
の段差部６ａに収容された接合用頭部７ａが、例えば活
性金属ろう材８を介してセラミックス基板２に接合され
ている。このピン状導体７とセラミックス基板２との接
合には、銅直接接合法いわゆるＤＢＣ法を適用してもよ
い。活性金属法やＤＢＣ法によれば、特に気密性に優れ
た接合を行うことができるが、半導体パッケージの用途
によっては樹脂接合法を適用することも可能である。
ックス基板２の上面２ａ側に段差部６ａが設けられた形
状が好ましく、またピン状導体７としては、接合用頭部
７ａを有する釘ねじ型ピン（図２に示す）や皿ねじ型ピ
ンを用いることが好ましい。ピン状導体７は、貫通孔６
の段差部６ａに収容された接合用頭部７ａが、例えば活
性金属ろう材８を介してセラミックス基板２に接合され
ている。このピン状導体７とセラミックス基板２との接
合には、銅直接接合法いわゆるＤＢＣ法を適用してもよ
い。活性金属法やＤＢＣ法によれば、特に気密性に優れ
た接合を行うことができるが、半導体パッケージの用途
によっては樹脂接合法を適用することも可能である。
【００２５】段差部６ａを有する貫通孔６を使用するこ
とによって、ピン状導体７の確実な接合を確保した上
で、その接合用頭部７ａをセラミックス基板２内に配置
することができる。すなわち、セラミックス基板２の上
面２ａの平坦性を容易に確保することができる。また、
活性金属ろう材８等でセラミックス基板２にピン状導体
７を接合する場合、段差部６ａによりろう材８の流れ等
を防止することができると共に、気密性の向上を図るこ
とができる。
とによって、ピン状導体７の確実な接合を確保した上
で、その接合用頭部７ａをセラミックス基板２内に配置
することができる。すなわち、セラミックス基板２の上
面２ａの平坦性を容易に確保することができる。また、
活性金属ろう材８等でセラミックス基板２にピン状導体
７を接合する場合、段差部６ａによりろう材８の流れ等
を防止することができると共に、気密性の向上を図るこ
とができる。
【００２６】また、貫通孔６のセラミックス基板２の下
面２ｂ側は、ピン状導体７の下面２ｂ側（半田バンプ５
側）端部７ｂを変形させることにより埋められている。
この際、予め貫通孔６の長さより長いピン状導体７を用
い、貫通孔６から突出した部分を変形させることによ
り、容易に貫通孔６のセラミックス基板２の下面２ｂ側
を埋めることができる。また、貫通孔６の下部をピン状
導体７で埋めるために、予め貫通孔６の下部には傾斜部
６ｂを設けておくことが好ましい。なお、貫通孔６から
突出したピン状導体７の下端部を、半田バンプ５の高さ
調節用としてそのまま突出させておいてもよい。
面２ｂ側は、ピン状導体７の下面２ｂ側（半田バンプ５
側）端部７ｂを変形させることにより埋められている。
この際、予め貫通孔６の長さより長いピン状導体７を用
い、貫通孔６から突出した部分を変形させることによ
り、容易に貫通孔６のセラミックス基板２の下面２ｂ側
を埋めることができる。また、貫通孔６の下部をピン状
導体７で埋めるために、予め貫通孔６の下部には傾斜部
６ｂを設けておくことが好ましい。なお、貫通孔６から
突出したピン状導体７の下端部を、半田バンプ５の高さ
調節用としてそのまま突出させておいてもよい。
【００２７】セラミックス基板２の上面２ａおよび下面
２ｂは、ピン状導体７を貫通孔６に挿入配置した後に平
坦であることが好ましいため、ピン状導体７の配置後の
状態によってはセラミックス基板２の両面に研磨を施し
て平坦化してもよい。ピン状導体７の下端部７ｂは、こ
の平坦化のための研磨時に変形させることができる。セ
ラミックス基板２の下面２ｂが平坦であると、半田バン
プ５の形成が容易となる。また、セラミックス基板２の
上面２ａが平坦であると、例えば WやMo-TiN等を含む高
融点金属ペーストの印刷、焼成による表面配線層４の形
成が容易になり、さらには表面配線層４としてTi/Ni/Au
や Al/Cuの積層薄膜等からなる薄膜配線層（厚さは例え
ば50nm/500nm/200nm）を適用することが可能となる。な
お、表面配線層４は、予めセラミックス基板２の上面２
ａに形成しておいてもよい。
２ｂは、ピン状導体７を貫通孔６に挿入配置した後に平
坦であることが好ましいため、ピン状導体７の配置後の
状態によってはセラミックス基板２の両面に研磨を施し
て平坦化してもよい。ピン状導体７の下端部７ｂは、こ
の平坦化のための研磨時に変形させることができる。セ
ラミックス基板２の下面２ｂが平坦であると、半田バン
プ５の形成が容易となる。また、セラミックス基板２の
上面２ａが平坦であると、例えば WやMo-TiN等を含む高
融点金属ペーストの印刷、焼成による表面配線層４の形
成が容易になり、さらには表面配線層４としてTi/Ni/Au
や Al/Cuの積層薄膜等からなる薄膜配線層（厚さは例え
ば50nm/500nm/200nm）を適用することが可能となる。な
お、表面配線層４は、予めセラミックス基板２の上面２
ａに形成しておいてもよい。
【００２８】上述したように、セラミックス基板２とピ
ン状導体７との接合および気密封止をピン状導体７の両
端部のみで行っているため、ピン状導体７と貫通孔６の
段差部６ａから下部の傾斜部６ｂまでの内壁面との間に
は空間９が形成されている。これにより、ピン状導体７
の主要部は空気によりシールされることになるため、高
周波信号の通過特性を向上させることができる。このよ
うに、ピン状導体７と貫通孔６の内壁面との間に空間９
を形成するために、貫通孔６の孔径よりピン状導体７の
径を20μm 以上細くすることが好ましく、さらに好まし
くは 100μm 以上細くすることである。
ン状導体７との接合および気密封止をピン状導体７の両
端部のみで行っているため、ピン状導体７と貫通孔６の
段差部６ａから下部の傾斜部６ｂまでの内壁面との間に
は空間９が形成されている。これにより、ピン状導体７
の主要部は空気によりシールされることになるため、高
周波信号の通過特性を向上させることができる。このよ
うに、ピン状導体７と貫通孔６の内壁面との間に空間９
を形成するために、貫通孔６の孔径よりピン状導体７の
径を20μm 以上細くすることが好ましく、さらに好まし
くは 100μm 以上細くすることである。
【００２９】なお、セラミックス基板２の半導体素子３
が搭載されている上面２ａは、放熱部材を兼ねる断面コ
字状の封止部材１０、例えば窒化アルミニウム製封止部
材によって覆われており、搭載された半導体素子３は、
封止部材１０によって気密封止されている。封止部材１
０は、コ字状断面の凸状外縁部１０ａの端面がセラミッ
クス基板２の半導体素子搭載面２ａに当接され、かつ凹
状部１０ｂ内に半導体素子３が収容されるように接合さ
れており、この凹状部１０ｂが半導体パッケージのキャ
ビティの役割を果たしている。セラミックス基板２と封
止部材１０との接合は、 Au-Sn半田、 Pb-Sn半田、封止
ガラス１１等により行われる。
が搭載されている上面２ａは、放熱部材を兼ねる断面コ
字状の封止部材１０、例えば窒化アルミニウム製封止部
材によって覆われており、搭載された半導体素子３は、
封止部材１０によって気密封止されている。封止部材１
０は、コ字状断面の凸状外縁部１０ａの端面がセラミッ
クス基板２の半導体素子搭載面２ａに当接され、かつ凹
状部１０ｂ内に半導体素子３が収容されるように接合さ
れており、この凹状部１０ｂが半導体パッケージのキャ
ビティの役割を果たしている。セラミックス基板２と封
止部材１０との接合は、 Au-Sn半田、 Pb-Sn半田、封止
ガラス１１等により行われる。
【００３０】上述したような半導体パッケージ１は、例
えば以下のようにして作製される。まず、セラミックス
グリーンシート（例えば窒化アルミニウムグリーンシー
ト）に、段差型のパンチングダイス等を用いて貫通孔６
を形成する。この孔開きグリーンシートを脱脂後、所定
の条件下で、例えば窒化アルミニウムグリーンシートで
あれば窒素雰囲気中で 2123Kで焼成する。なお、このグ
リーンシートの焼成と共に表面配線層４を Wペーストの
印刷、焼成により同時に形成してもよい。
えば以下のようにして作製される。まず、セラミックス
グリーンシート（例えば窒化アルミニウムグリーンシー
ト）に、段差型のパンチングダイス等を用いて貫通孔６
を形成する。この孔開きグリーンシートを脱脂後、所定
の条件下で、例えば窒化アルミニウムグリーンシートで
あれば窒素雰囲気中で 2123Kで焼成する。なお、このグ
リーンシートの焼成と共に表面配線層４を Wペーストの
印刷、焼成により同時に形成してもよい。
【００３１】次に、セラミックス基板２の貫通孔６内に
それぞれピン状導体７を挿入する。この際、ピン状導体
７の接合用頭部７ａに活性金属ろう材８や樹脂接合剤等
をプリフォームしておいてもよいし、また貫通孔６の段
差部６ａに活性金属ろう材８や樹脂接合剤等を落とし込
んでおいてもよい。ピン状導体７を挿入した後、所定の
条件下で熱処理、例えば活性金属ろう材８を用いた場合
には真空中で 1173Kまで昇温して、ピン状導体７をセラ
ミックス基板２に接合する。なお、ピン状導体７をＤＢ
Ｃ法で接合する場合には、ピン状導体７をそのまま貫通
孔６に挿入した後、所定の条件下で熱処理する。
それぞれピン状導体７を挿入する。この際、ピン状導体
７の接合用頭部７ａに活性金属ろう材８や樹脂接合剤等
をプリフォームしておいてもよいし、また貫通孔６の段
差部６ａに活性金属ろう材８や樹脂接合剤等を落とし込
んでおいてもよい。ピン状導体７を挿入した後、所定の
条件下で熱処理、例えば活性金属ろう材８を用いた場合
には真空中で 1173Kまで昇温して、ピン状導体７をセラ
ミックス基板２に接合する。なお、ピン状導体７をＤＢ
Ｃ法で接合する場合には、ピン状導体７をそのまま貫通
孔６に挿入した後、所定の条件下で熱処理する。
【００３２】次いで、ピン状導体７を挿入配置（接合）
した後のセラミックス基板２の表面状態に応じて、セラ
ミックス基板２の両面に研磨処理を施す。この研磨処理
は、必ずしも行わなければならないものではないが、研
磨処理を施すことにより半田バンプ５の形成等が容易に
なる。また、研磨処理を施してピン状導体７の下端部７
ｂを変形させることにより、貫通孔６のセラミックス基
板２の下面２ｂ側を埋めることができる。
した後のセラミックス基板２の表面状態に応じて、セラ
ミックス基板２の両面に研磨処理を施す。この研磨処理
は、必ずしも行わなければならないものではないが、研
磨処理を施すことにより半田バンプ５の形成等が容易に
なる。また、研磨処理を施してピン状導体７の下端部７
ｂを変形させることにより、貫通孔６のセラミックス基
板２の下面２ｂ側を埋めることができる。
【００３３】この後、予め表面配線層４を形成していな
い場合には、例えば薄膜形成法やMo-TiNペーストの塗
布、焼成等により、表面配線層４を形成する。この表面
配線層４の形成は、ピン状導体７の挿入配置前に行って
もよい。そして、セラミックス基板２の下面２ａ側に半
田バンプ５を、ピン状導体７と接続するように、通常の
方法で形成することによりパッケージが得られる。半導
体パッケージ１は、このパッケージに半導体素子３を搭
載した後、半導体素子３と表面配線層４とをボンディン
グワイヤ１２で接続し、さらに封止部材１０で機密封止
したものである。なお、上記実施例においては、本発明
の半導体パッケージをＢＧＡパッケージに適用した例に
ついて説明したが、本発明はこれに限定されるものでは
なく、ＰＧＡパッケージ等に適用することも可能であ
る。ただし、高周波信号の遅延防止の観点からはＢＧＡ
パッケージの方がより効果的である。
い場合には、例えば薄膜形成法やMo-TiNペーストの塗
布、焼成等により、表面配線層４を形成する。この表面
配線層４の形成は、ピン状導体７の挿入配置前に行って
もよい。そして、セラミックス基板２の下面２ａ側に半
田バンプ５を、ピン状導体７と接続するように、通常の
方法で形成することによりパッケージが得られる。半導
体パッケージ１は、このパッケージに半導体素子３を搭
載した後、半導体素子３と表面配線層４とをボンディン
グワイヤ１２で接続し、さらに封止部材１０で機密封止
したものである。なお、上記実施例においては、本発明
の半導体パッケージをＢＧＡパッケージに適用した例に
ついて説明したが、本発明はこれに限定されるものでは
なく、ＰＧＡパッケージ等に適用することも可能であ
る。ただし、高周波信号の遅延防止の観点からはＢＧＡ
パッケージの方がより効果的である。
【００３４】
【発明の効果】以上説明したように、請求項１または請
求項３記載の半導体パッケージによれば、放熱製に優れ
るセラミックス製パッケージの電気特性を向上させるこ
とができるため、半導体チップの高周波化や高出力化に
対応可能な半導体パッケージの提供が可能となる。
求項３記載の半導体パッケージによれば、放熱製に優れ
るセラミックス製パッケージの電気特性を向上させるこ
とができるため、半導体チップの高周波化や高出力化に
対応可能な半導体パッケージの提供が可能となる。
【図１】 本発明の一実施例の半導体パッケージの構成
を示す断面図である。
を示す断面図である。
【図２】 図１に示す半導体パッケージの要部を拡大し
て示す断面図である。
て示す断面図である。
１……半導体パッケージ ２……セラミックス基板 ３……半導体素子 ４……表面配線層 ５……半田バンプ ６……貫通孔 ６ａ…段差部 ７……ピン状導体 ８……活性金属ろう材 ９……空間
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｊ (72)発明者 高橋 孝 神奈川県横浜市鶴見区末広町２の４ 株式 会社東芝京浜事業所内
Claims (8)
- 【請求項１】 一方の面に半導体素子が搭載されるセラ
ミックス基板と、 前記セラミックス基板の他方の面に設けられた入出力端
子と、 前記セラミックス基板内に配置され、前記セラミックス
基板の半導体素子搭載面側の表面配線層と前記入出力端
子とを電気的に接続する銅製配線部材とを具備すること
を特徴とする半導体パッケージ。 - 【請求項２】 請求項１記載の半導体パッケージにおい
て、 前記銅製配線部材は、活性金属法、銅直接接合法または
樹脂接合法により前記セラミックス基板に接合されてい
ることを特徴とする半導体パッケージ。 - 【請求項３】 一方の面に半導体素子が搭載されるセラ
ミックス基板と、 前記セラミックス基板の他方の面に設けられた入出力端
子と、 前記セラミックス基板に設けられた貫通孔内に挿入配置
され、前記セラミックス基板の半導体素子搭載面側の表
面配線層と前記入出力端子とを電気的に接続するピン状
導体とを具備することを特徴とする半導体パッケージ。 - 【請求項４】 請求項３記載の半導体パッケージにおい
て、 前記貫通孔は段差部を有し、かつ前記ピン状導体は接合
用頭部を有すると共に、前記接合用頭部が前記貫通孔の
段差部に接合されていることを特徴とする半導体パッケ
ージ。 - 【請求項５】 請求項４記載の半導体パッケージにおい
て、 前記ピン状導体の前記入出力端子側端部は、前記ピン状
導体の変形により前記セラミックス基板に接合されてい
ることを特徴とする半導体パッケージ。 - 【請求項６】 請求項４または請求項５記載の半導体パ
ッケージにおいて、 前記ピン状導体と前記貫通孔の段差部下部の内壁面との
間に空間が形成されていることを特徴とする半導体パッ
ケージ。 - 【請求項７】 請求項３、請求項４、請求項５または請
求項６記載の半導体パッケージにおいて、 前記ピン状導体は、銅からなることを特徴とする半導体
パッケージ。 - 【請求項８】 請求項１または請求項３記載の半導体パ
ッケージにおいて、 前記セラミックス基板は、窒化アルミニウム基板または
低誘電率のガラス・セラミックス基板からなることを特
徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6235578A JPH0897331A (ja) | 1994-09-29 | 1994-09-29 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6235578A JPH0897331A (ja) | 1994-09-29 | 1994-09-29 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897331A true JPH0897331A (ja) | 1996-04-12 |
Family
ID=16988073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6235578A Withdrawn JPH0897331A (ja) | 1994-09-29 | 1994-09-29 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897331A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012503865A (ja) * | 2008-09-28 | 2012-02-09 | 張義▲輝▼ | 交流駆動型発光ダイオードモジュール |
| KR101483033B1 (ko) * | 2013-11-19 | 2015-01-15 | 엘에스파워세미텍 주식회사 | 반도체 패키지 및 그 실장방법 |
-
1994
- 1994-09-29 JP JP6235578A patent/JPH0897331A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012503865A (ja) * | 2008-09-28 | 2012-02-09 | 張義▲輝▼ | 交流駆動型発光ダイオードモジュール |
| KR101483033B1 (ko) * | 2013-11-19 | 2015-01-15 | 엘에스파워세미텍 주식회사 | 반도체 패키지 및 그 실장방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5578869A (en) | Components for housing an integrated circuit device | |
| US5006922A (en) | Packaged semiconductor device having a low cost ceramic PGA package | |
| US5506446A (en) | Electronic package having improved wire bonding capability | |
| US5235212A (en) | Semiconductor device having a mechanical buffer | |
| US5199164A (en) | Method of manufacturing semiconductor package | |
| WO1996030942A1 (en) | Components for housing an integrated circuit device | |
| JPH0897331A (ja) | 半導体パッケージ | |
| US6528347B2 (en) | Manufacturing method for making a microwave semiconductor device with improved heat discharge and electric properties | |
| JPH0645504A (ja) | 半導体装置 | |
| US6429517B1 (en) | Semiconductor device and fabrication method thereof | |
| JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
| JPH0897319A (ja) | 電子部品用パッケージ | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JP2501279B2 (ja) | 半導体パッケ―ジ | |
| US20250071893A1 (en) | Ceramic substrate unit and manufacturing method thereof | |
| JP2501278B2 (ja) | 半導体パッケ―ジ | |
| JPH10275878A (ja) | 半導体パッケージ | |
| JPS6334962A (ja) | パツケ−ジ構造体 | |
| JPH1154532A (ja) | 半導体素子用パッケージ | |
| JPH10275879A (ja) | 半導体パッケージ | |
| US6084298A (en) | Manufacturing of semiconductor device | |
| JP3335657B2 (ja) | 半導体パッケージ | |
| JP2665203B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09266265A (ja) | 半導体パッケージ | |
| JPH098169A (ja) | 半導体素子搭載用セラミックパッケージ基体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |