JPH0897422A - Ｍｏｓ型半導体装置の製造方法及びｍｏｓ型半導体装置 - Google Patents

Ｍｏｓ型半導体装置の製造方法及びｍｏｓ型半導体装置

Info

Publication number
JPH0897422A
JPH0897422A JP6234979A JP23497994A JPH0897422A JP H0897422 A JPH0897422 A JP H0897422A JP 6234979 A JP6234979 A JP 6234979A JP 23497994 A JP23497994 A JP 23497994A JP H0897422 A JPH0897422 A JP H0897422A
Authority
JP
Japan
Prior art keywords
mos
impurity
semiconductor device
forming
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6234979A
Other languages
English (en)
Inventor
Keiichi Ono
圭一 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6234979A priority Critical patent/JPH0897422A/ja
Priority to KR1019950031139A priority patent/KR960012567A/ko
Publication of JPH0897422A publication Critical patent/JPH0897422A/ja
Priority to US08/863,868 priority patent/US5858827A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 イオン注入が及ぼすしきい値電圧に対する影
響に着目し、しきい値電圧の適正な設定・制御を可能と
し、特に逆短チャネル効果の問題を解消し、またしきい
値の値を異ならせたＭＯＳ部をつくりわけることを可能
としたＭＯＳ型半導体装置の製造方法及びＭＯＳ型半導
体装置を提供する。 【構成】 ＭＯＳ型半導体装置のソース／ドレイン領域
をなす高濃度不純物領域形成用のイオン注入による不純
物量を、不純物の変化に対してしきい値電圧がほぼ一定
となる臨界値（ｎ型不純物領域について、不純物量１０
15（／ｃｍ2 ））以下の不純物量としたＭＯＳ型半導体
装置の製造方法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ型半導体装置の
製造方法及びＭＯＳ型半導体装置に関する。
【０００２】
【従来の技術及びその問題点】従来、ＭＯＳ型半導体装
置の製造においては、拡散層の形成工程は、その抵抗を
下げることと、接合を浅くすることに主眼が置かれてい
た。特に前者に対しては、シリサイドの形成なども含め
て、多くの技術が開発されている。また接合の形成は、
浅い接合を作るために、イオン注入が用いられる場合が
殆どであるが、この場合のイオン・ソースのドーズ量
は、抵抗を低く抑えるために３〜５×１０15／ｃｍ2 で
行われるのが普通である。この理由は、あくまでも低抵
抗を実現するためにであり、それがトランジスタに与え
る影響については特に論じられていない。唯一考えられ
ているとすれば、短チャネル効果を抑えるために接合を
浅くすることだけである。
【０００３】しかし、拡散層を形成するためのイオン注
入のドーズ量が、トランジスタに影響を与えることが明
らかになった。これは最近話題になっている“逆短チャ
ネル効果”である。この現象は、ゲート長が短くなると
しきい値Ｖｔｈが上昇するという現象で、多くの研究報
告がされている（Ｈ．Ｉ．Ｈａｎａｆｉ，ｅｔ．ａｌ，
“Ａ Ｍｏｄｅｌ ｆｏｒ Ａｎｏｍａｌｏｕｓ Ｓｈ
ｏｒｔ−Ｃｈａｎｎｅｌ Ｂｅｈａｖｉｏｒ ｉｎ Ｓ
ｕｂｍｉｃｒｏｎ ＭＯＳＦＥＴ’ｓ”ＩＥＥＥ ＥＬ
ＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ．ＶＯ
Ｌ．１４ ＮＯ．１２，１９９３，５７５〜）。しかし
そのメカニズムは必ずしも明らかでなく、人により様々
に説明されている。
【０００４】この現象は、重要な開発ツールであるシミ
ュレーション装置によっても再現困難である。よってこ
のため、開発ツールとして用をなさなくなってきてい
る。しかししきい値Ｖｔｈの制御は、低電圧動作時の最
重要課題であり、このためにも逆短チャネル効果を抑え
る必要がある（例えばこれについては、日経マイクロデ
バイス１９９４年２月号、７５頁参照。）
【０００５】
【発明の目的】本発明は、イオン注入が及ぼすしきい値
電圧に対する影響に着目し、しきい値電圧の適正な設定
・制御を可能とし、特に逆短チャネル効果の問題を解消
し、またしきい値の値を異ならせたＭＯＳ部をつくりわ
けることを可能としたＭＯＳ型半導体装置の製造方法及
びＭＯＳ型半導体装置を提供することを目的とする。
【０００６】
【目的を達成するための手段】本出願の請求項１の発明
は、ＭＯＳ型半導体装置のソース／ドレイン領域をなす
高濃度不純物領域形成用のイオン注入による不純物量
を、不純物の変化に対してしきい値電圧がほぼ一定とな
る臨界値以下の不純物量としたことを特徴とするＭＯＳ
型半導体装置の製造方法であって、これにより上記目的
を達成するものである。
【０００７】本出願の請求項２の発明は、ｎ型不純物領
域について、不純物量を１０15（／ｃｍ2 ）以下の不純
物量としたことを特徴とする請求項１に記載のＭＯＳ型
半導体装置の製造方法であって、これにより上記目的を
達成するものである。
【０００８】本出願の請求項３の発明は、ＭＯＳ型半導
体装置のソース／ドレイン領域をなす高濃度不純物領域
形成用のイオン注入による不純物量を変えることによっ
て、しきい値電圧の異なるＭＯＳ型半導体装置を形成す
ることを特徴とするＭＯＳ型半導体装置の製造方法であ
って、これにより上記目的を達成するものである。
【０００９】本出願の請求項４の発明は、ＰチャネルＭ
ＯＳ部と、ＮチャネルＭＯＳ部とを備えるＭＯＳ型半導
体装置の製造方法であって、ＰチャネルＭＯＳ部のソー
ス／ドレイン領域をなす高濃度不純物領域形成時に、ｐ
型不純物領域を形成する不純物とｎ型不純物領域を形成
する不純物とを、ｐ型不純物領域を形成する不純物の方
を高濃度にしてイオン注入するとともに、このイオン注
入をＮチャネルＭＯＳ部のソース／ドレイン領域形成用
領域にも行い、その後、ＰチャネルＭＯＳ部をマスクし
て、ＮチャネルＭＯＳ部のソース／ドレイン領域形成用
領域にのみｎ型不純物領域を形成する不純物をイオン注
入することを特徴とするＭＯＳ型半導体装置の製造方法
であって、これにより上記目的を達成するものである。
【００１０】本出願の請求項５の発明は、２以上のＭＯ
Ｓ部を備えるＭＯＳ型半導体装置であって、各ＭＯＳ部
のソース／ドレイン領域を形成する不純物領域は、各々
イオン注入による不純物量を異ならせることにより、互
いに異なるしきい値電圧を有する構成としたことを特徴
とするＭＯＳ型半導体装置であって、これにより上記目
的を達成するものである。
【００１１】本出願の請求項６の発明は、ＰチャネルＭ
ＯＳ部と、ＮチャネルＭＯＳ部とを備えるＭＯＳ型半導
体装置であって、ＰチャネルＭＯＳ部のソース／ドレイ
ン不純物領域は、ｐ型不純物領域を与える不純物とｎ型
不純物領域を与える不純物とが、ｐ型不純物領域を与え
る不純物の方を高濃度にして同時にイオン注入されて形
成されたものであり、ＮチャネルＭＯＳ部のソース／ド
レイン不純物領域は、上記ｐチャネルＭＯＳ部のソース
／ドレイン不純物領域形成のためにイオン注入された不
純物に、更にｎ型不純物領域を形成する不純物がイオン
注入されて形成されたのものであることを特徴とするＭ
ＯＳ型半導体装置であって、これにより上記目的を達成
するものである。
【００１２】
【作用】本発明によれば、ＭＯＳ型半導体装置のソース
／ドレイン領域をなす高濃度不純物領域形成用のイオン
注入による不純物量を、不純物の変化に対してしきい値
電圧がほぼ一定となる臨界値以下の不純物量とした（例
えばｎ型不純物領域について、不純物量を１０15（／ｃ
ｍ2 ）以下の不純物量とした）ので、しきい値電圧の適
正な設定・制御が可能であり、ＭＯＳ型半導体装置につ
いて逆短チャネル効果の問題を解消することができる。
【００１３】また本発明によれば、しきい値電圧の異な
るＭＯＳ型半導体装置をつくりわけることが可能であ
り、例えば、ＰチャネルＭＯＳ部と、ＮチャネルＭＯＳ
部とを備えるＭＯＳ型半導体装置の製造について、各Ｍ
ＯＳ部のしきい値を異ならせることができ、あるいは２
以上の例えばＮチャネルＭＯＳ部について、各ＭＯＳ部
のしきい値を異ならせる構成にすることができる。
【００１４】
【実施例】以下本発明の一実施例について、図面を参照
して説明する。但し当然のことではあるが、本発明は図
示の実施例により限定を受けるものではない。
【００１５】実施例１ この実施例は、拡散層形成時のイオン注入と、逆短チャ
ネル効果現象とに相関関係があるという本発明者の発見
に係る知見に基づいて、ＭＯＳトランジスタを形成した
ものである。
【００１６】図１を参照する。図１は、ソース／ドレイ
ンイオン注入のドーズ量と、逆短チャネル効果の関係を
示すものである。同図は、横軸にドーズ量、たて軸にし
きい値Ｖｔｈをとって、ゲート長が４．０５μｍである
場合Ｉと、０．６４μｍである場合ＩＩについて、両者
の関係をプロットした。
【００１７】図１に示すように、ＭＯＳ型半導体装置の
ソース／ドレイン領域をなす高濃度不純物領域形成用の
イオン注入による不純物量の変化に対して、しきい値電
圧がほぼ一定となる臨界値がある。図１によりこれは、
ｎ型不純物領域について、不純物量が１０15（／ｃ
ｍ2 ）以下のときである。よって本実施例では、不純物
濃度をこの量以下としてＭＯＳトランジスタを形成する
ことにより、しきい値電圧の適正な設定・制御を可能と
し、ＭＯＳ型半導体装置について逆短チャネル効果の問
題を解消した。
【００１８】即ち、図２には、図１のしきい値Ｖｔｈ差
（逆短チャネル効果の度合い）を示すが、この図２よ
り、符号で示す本実施例のようにドーズ量を１０15／
ｃｍ2にした場合、符号で示す従来の場合に比して逆
短チャネル効果が約半分に抑えられることが分かる。
【００１９】図３に、チャネル長Ｌｇ（μｍ）と、しき
い値Ｖｔｈ（Ｖ）との関係を示す。符号ＩＩＩでしめす
グラフが本実施例、ＩＶで示すグラフが従来例である。
このように、拡散層形成時のイオン注入（ソース／ドレ
イン領域形成イオン注入）と、逆短チャネル効果現象の
関係において、イオン注入の量が２Ｅ１３／ｃｍ2 であ
る本実施例のものの方が、イオン注入量が５Ｅ１５／ｃ
ｍ2 の従来のものより、チャネル長の変化に対するしき
い値の変化が小さく、よって、短チャネル効果が抑制さ
れていることがわかる。即ち、一般的な方法により製造
されたトランジスタのしきい値Ｖｔｈは、ゲート長が１
μｍから４μｍになった場合に、５０ｍＶ程度減少す
る。これは、プロセスに起因し、しきい値Ｖｔｈばらつ
きの原因となるものである。これに対し、本実施例に基
づいて作成したトランジスタは、グラフＩＩＩに示すよ
うに、逆短チャネル効果が殆どなくなることが分かる。
【００２０】本実施例のトランジスタ作製プロセスを、
下記に示す。
【００２１】即ち本実施例は、以下の（１）〜（１８）
のプロセスで本実施例のＭＯＳトランジスタを製造し
た。 （１）素子分離領域を形成する。 （２）Ｐウエルを形成する。 （３）半導体基板（ここではシリコン基板）に不純物を
ドーピングする（ここではボロンを、〜１０17／ｃｍ3
で注入）。 （４）ゲート酸化膜を形成する（ここでは、〜１０ｎｍ
膜厚で形成）。 （５）ゲート電極を形成する。ここでは、ＷＳｉｘ１０
０ｎｍ／ｐｈｏｓ−ｄｏｐｅｄ−ＰｏｌｙＳｉ １００
ｎｍの構造とした。 （６）ＬＤＤ領域形成用イオン注入を行う。ここでは、
Ａｓ+ を３０ｋｅＶ、３×１０13／ｃｍ2 で注入した。
注入は、＜３０°ｏｆｆ、即ち３０°斜めイオン注入と
した。 （７）サイドウォールを形成する（１００ｎｍ）。 （８）ソース／ドレインイオン注入を行う。ここでは、
Ａｓ+ を３５ｋｅＶで注入、もしくはｐｈｏｓ+ を２５
ｋｅＶイオン注入した。ここで、注入量を、１０13〜１
０15／ｃｍ2 とした。 （９）アニールを行う（８００℃，Ｎ2 ，１０分）。 （１０）層間膜を形成する。 （１１）コンタクトホールを形成する。 （１２）フォーミング・アニールを行う（４００℃，Ｆ
ｏ，６０分）。 （１３）コンタクト補償イオン注入を行う。 （１４）アニールを行う（９００℃，Ｎ2 ，１０分）。 （１５）配線を形成する。 （１６）フォーミング・アニールを行う（４００℃，Ｆ
ｏ，６０分）。 （１７）パッシベーション膜を形成する。ここではｐ−
ＳｉＮを７５０ｎｍ厚で形成した。 （１８）パッド開孔を行う。
【００２２】なお上記工程で、ＬＤＤ領域は必ずしも形
成しなくてもよい場合もある。
【００２３】本実施例によれば、ソース／ドレインイオ
ン注入時に拡散層に注入される不純物を１０15／ｃｍ2
以下にすることにより、逆短チャネル効果を抑え、しき
い値Ｖｔｈの制御性を良くするこができた。
【００２４】実施例２ この実施例は、前記説明した現象を、逆にしきい値Ｖｔ
ｈの制御に用いる方法である。即ち、所望のＭＯＳＦＥ
Ｔに対してソース／ドレインイオン注入のドーズ量を変
えることによって、しきい値Ｖｔｈを変えて、所望のト
ランジスタを製造した。
【００２５】製造方法の手順は実施例１と同様としたの
で、詳しい説明は省略する。
【００２６】実施例３ この実施例では、実施例２の手法を用いることに加え、
２以上のＭＯＳ部を有する半導体装置について、互いに
しきい値Ｖｔｈの異なるＭＯＳトランジスタを２種類形
成して、所望の半導体装置を得るようにした。
【００２７】図４及び図５を参照する。図４は、Ｐチャ
ネルソース／ドレイン領域形成用イオン注入の工程を示
し、図５はその後のＮチャネルソース／ドレイン領域形
成用イオン注入の工程を示す。
【００２８】図４及び図５において、符号１はＰチャネ
ルＭＯＳ部、２，３はＮチャネルＭＯＳ部を示し、特
に、２は低しきい値のＮチャネルＭＯＳ部、３は高しき
い値のＮチャネルＭＯＳ部である。
【００２９】本実施例は、ＰチャネルＭＯＳ部１と、Ｎ
チャネルＭＯＳ部２，３とを備えるＭＯＳ型半導体装置
であって、ＰチャネルＭＯＳ部１のソース／ドレイン不
純物領域は、ｐ型不純物領域を与える不純物とｎ型不純
物領域を与える不純物とが、ｐ型不純物領域を与える不
純物の方を高濃度にして同時にイオン注入されて形成さ
れたものであり、ＮチャネルＭＯＳ部２のソース／ドレ
イン不純物領域は、上記ＰチャネルＭＯＳ部のソース／
ドレイン不純物領域形成のためにイオン注入された不純
物に、更にｎ型不純物領域を形成する不純物がイオン注
入されて形成されたのものである。
【００３０】更に詳しくは、ＰチャネルＭＯＳ部１のソ
ース／ドレイン領域１Ｓ，１Ｄをなす高濃度不純物領域
形成時に、ｐ型不純物領域を形成する不純物とｎ型不純
物領域を形成する不純物とを、ｐ型不純物領域を形成す
る不純物の方を高濃度にしてイオン注入するとともに、
このイオン注入をＮチャネルＭＯＳ部のソース／ドレイ
ン領域２Ｓ，２Ｄ形成用領域にも行い、その後、Ｐチャ
ネルＭＯＳ部１をマスクして、ＮチャネルＭＯＳ部２の
ソース／ドレイン領域形成用領域２Ｓ，２Ｄ，３Ｓ，３
Ｇにのみｎ型不純物領域を形成する不純物をイオン注入
して、この半導体装置を形成したものである。
【００３１】かつ、ＮチャネルＭＯＳ部２，３に着目す
れば、このＮチャネルＭＯＳ部２，３は２以上のＭＯＳ
部２，３を備えるＭＯＳ方半導体装置であって、各ＭＯ
Ｓ部のソース／ドレイン領域を形成する不純物（領域２
Ｓ，２Ｄと領域３Ｓ，３Ｄ）は、各々イオン注入による
不純物量を異ならせることにより、互いに異なるしきい
値電圧を有する構成としたものである。
【００３２】本実施例では、マスク工程は、フォトレジ
スト３ａ，３ｂ，３ｃを使う工程（図４）と、フォトレ
ジスト４ａ，４ｂ，４ｃを使う工程（図５）の２工程
で、フォトレジスト数を増やさなくても良い。
【００３３】更に詳しくは、本実施例においては、図４
に示すＰチャネルソース／ドレイン領域形成用イオン注
入の工程において、Ｐ型の不純物とＮ型の不純物を注入
する。ただし、Ｐ型不純物の量を、Ｎ型不純物の量より
多くして、全体としてＰ型となるようにする。具体的に
は、ＢＦ2 + を３×１０15／ｃｍ2 、及びＡｓ+ を２×
１０15／ｃｍ2 の各ドーズ量で同時にイオン注入した。
【００３４】次に図５に示すＮチャネルソース／ドレイ
ンイオン注入時に、Ｎ型不純物を注入する。具体的に
は、Ａｓ+ を、２×１０15／ｃｍ2 のドーズ量でイオン
注入した。
【００３５】本実施例におけるドーズ量の場合、電気的
には、Ｐチャネル部は、Ｐ型１×１０15、Ｎチャネル部
（低しきい値）部２には、Ｎ型１×１０15、Ｎチャネル
（高しきい値）部３には、Ｎ型２×１０15というよう
に、それぞれの拡散層が形成される。物理的には、Ｎチ
ャネル（低しきい値）には、正味７×１０15、Ｎチャネ
ル（高しきい値）部には２×１０15の不純物で注入され
たことになり、これにより、しきい値Ｖｔｈを互いに変
えることができる。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
しきい値電圧の適正な設定・制御を可能とし、特に逆短
チャネル効果の問題を解消し、またしきい値の値を異な
らせたＭＯＳ部をつくりわけることを可能としたＭＯＳ
型半導体装置の製造方法及びＭＯＳ型半導体装置を提供
することができた。
【図面の簡単な説明】
【図１】実施例１の説明図である。
【図２】実施例１の作用説明図である。
【図３】実施例１の説明図である。
【図４】実施例３の工程を示す説明図である（１）。
【図５】実施例３の工程を示す説明図である（２）。
【符号の説明】
Ｉ ゲート長４．０５μｍの場合のイオン注入ドー
ズ量としきい値との関係を示すグラフ ＩＩ ゲート長０．６４μｍの場合のイオン注入ドー
ズ量としきい値との関係を示すグ フ １ ＰチャネルＭＯＳ部 ２ ＮチャネルＭＯＳ部 ３ ＮチャネルＭＯＳ部２とはしきい値の異な
るＮチャネルＭＯＳ部 １Ｓ，１Ｄ ＰチャネルＭＯＳ部１のソース／ドレイン
領域 ２Ｓ，２Ｄ ＮチャネルＭＯＳ部２のソース／ドレイン
領域 ３Ｓ，３Ｄ ＮチャネルＭＯＳ部３のソース／ドレイン
領域 ３ａ〜３ｃ マスク（フォトレジスト） ４ａ〜４ｃ マスク（フォトレジスト）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8238 27/092 Ｈ０１Ｌ 27/08 ３２１ Ｄ ３２１ Ｅ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】ＭＯＳ型半導体装置のソース／ドレイン領
    域をなす高濃度不純物領域形成用のイオン注入による不
    純物量を、不純物の変化に対してしきい値電圧がほぼ一
    定となる臨界値以下の不純物量としたことを特徴とする
    ＭＯＳ型半導体装置の製造方法。
  2. 【請求項２】ｎ型不純物領域について、不純物量を１０
    15（／ｃｍ2 ）以下の不純物量としたことを特徴とする
    請求項１に記載のＭＯＳ型半導体装置の製造方法。
  3. 【請求項３】ＭＯＳ型半導体装置のソース／ドレイン領
    域をなす高濃度不純物領域形成用のイオン注入による不
    純物量を変えることによって、しきい値電圧の異なるＭ
    ＯＳ型半導体装置を形成することを特徴とするＭＯＳ型
    半導体装置の製造方法。
  4. 【請求項４】ＰチャネルＭＯＳ部と、ＮチャネルＭＯＳ
    部とを備えるＭＯＳ型半導体装置の製造方法であって、 ＰチャネルＭＯＳ部のソース／ドレイン領域をなす高濃
    度不純物領域形成時に、ｐ型不純物領域を形成する不純
    物とｎ型不純物領域を形成する不純物とを、ｐ型不純物
    領域を形成する不純物の方を高濃度にしてイオン注入す
    るとともに、このイオン注入をＮチャネルＭＯＳ部のソ
    ース／ドレイン領域形成用領域にも行い、 その後、ＰチャネルＭＯＳ部をマスクして、Ｎチャネル
    ＭＯＳ部のソース／ドレイン領域形成用領域にのみｎ型
    不純物領域を形成する不純物をイオン注入することを特
    徴とするＭＯＳ型半導体装置の製造方法。
  5. 【請求項５】２以上のＭＯＳ部を備えるＭＯＳ型半導体
    装置であって、 各ＭＯＳ部のソース／ドレイン領域を形成する不純物領
    域は、各々イオン注入による不純物量を異ならせること
    により、互いに異なるしきい値電圧を有する構成とした
    ことを特徴とするＭＯＳ型半導体装置。
  6. 【請求項６】ＰチャネルＭＯＳ部と、ＮチャネルＭＯＳ
    部とを備えるＭＯＳ型半導体装置であって、 ＰチャネルＭＯＳ部のソース／ドレイン不純物領域は、
    ｐ型不純物領域を与える不純物とｎ型不純物領域を与え
    る不純物とが、ｐ型不純物領域を与える不純物の方を高
    濃度にして同時にイオン注入されて形成されたものであ
    り、 ＮチャネルＭＯＳ部のソース／ドレイン不純物領域は、
    上記ＰチャネルＭＯＳ部のソース／ドレイン不純物領域
    形成のためにイオン注入された不純物に、更にｎ型不純
    物領域を形成する不純物がイオン注入されて形成された
    のものであることを特徴とするＭＯＳ型半導体装置。
JP6234979A 1994-09-29 1994-09-29 Ｍｏｓ型半導体装置の製造方法及びｍｏｓ型半導体装置 Pending JPH0897422A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6234979A JPH0897422A (ja) 1994-09-29 1994-09-29 Ｍｏｓ型半導体装置の製造方法及びｍｏｓ型半導体装置
KR1019950031139A KR960012567A (ko) 1994-09-29 1995-09-21 Mos형 반도체장치의 제조방법 및 mos형 반도체장치
US08/863,868 US5858827A (en) 1994-09-29 1997-05-27 Method of manufacturing MOS transistor device with improved threshold value control and reduced reverse short channel effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6234979A JPH0897422A (ja) 1994-09-29 1994-09-29 Ｍｏｓ型半導体装置の製造方法及びｍｏｓ型半導体装置

Publications (1)

Publication Number Publication Date
JPH0897422A true JPH0897422A (ja) 1996-04-12

Family

ID=16979250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6234979A Pending JPH0897422A (ja) 1994-09-29 1994-09-29 Ｍｏｓ型半導体装置の製造方法及びｍｏｓ型半導体装置

Country Status (3)

Country Link
US (1) US5858827A (ja)
JP (1) JPH0897422A (ja)
KR (1) KR960012567A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223771A (ja) * 1997-02-12 1998-08-21 Yamaha Corp 半導体装置とその製造方法
JP2000068389A (ja) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6238982B1 (en) * 1999-04-13 2001-05-29 Advanced Micro Devices Multiple threshold voltage semiconductor device fabrication technology
FR2794898B1 (fr) 1999-06-11 2001-09-14 France Telecom Dispositif semi-conducteur a tension de seuil compensee et procede de fabrication
TW466704B (en) * 1999-09-10 2001-12-01 Koninkl Philips Electronics Nv Integrated circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4928156A (en) * 1987-07-13 1990-05-22 Motorola, Inc. N-channel MOS transistors having source/drain regions with germanium
US5320974A (en) * 1991-07-25 1994-06-14 Matsushita Electric Industrial Co., Ltd. Method for making semiconductor transistor device by implanting punch through stoppers
US5308780A (en) * 1993-07-22 1994-05-03 United Microelectronics Corporation Surface counter-doped N-LDD for high hot carrier reliability
US5372957A (en) * 1993-07-22 1994-12-13 Taiwan Semiconductor Manufacturing Company Multiple tilted angle ion implantation MOSFET method
US5472887A (en) * 1993-11-09 1995-12-05 Texas Instruments Incorporated Method of fabricating semiconductor device having high-and low-voltage MOS transistors
US5432114A (en) * 1994-10-24 1995-07-11 Analog Devices, Inc. Process for integration of gate dielectric layers having different parameters in an IGFET integrated circuit

Also Published As

Publication number Publication date
KR960012567A (ko) 1996-04-20
US5858827A (en) 1999-01-12

Similar Documents

Publication Publication Date Title
JP3164076B2 (ja) 半導体装置の製造方法
US5736440A (en) Semiconductor processing method of forming complementary NMOS and PMOS field effect transistors on a substrate
JPS6318867B2 (ja)
JPH0536917A (ja) 相補型半導体装置の製造方法
JP2004508717A (ja) 薄いゲート酸化物ＭＯＳＦＥＴｓでのゲート誘起ドレイン漏洩（ＧＩＤＬ）電流を減らす方法およびデバイス
US6451676B2 (en) Method for setting the threshold voltage of a MOS transistor
JPH0897422A (ja) Ｍｏｓ型半導体装置の製造方法及びｍｏｓ型半導体装置
JPH02191341A (ja) Ｍｏｓ形電界効果トランジスタの製造方法
JPH0346238A (ja) 半導体装置の製造方法
JP3425883B2 (ja) 半導体装置の製造方法
KR960043050A (ko) 반도체 소자의 트랜지스터 제조방법
JP2993784B2 (ja) 半導体装置及びその製造方法
JPH02306663A (ja) 半導体装置の製造方法
JPS62265765A (ja) 半導体装置の製造方法
JPH04158529A (ja) 半導体素子の製造方法
JPH04263468A (ja) 半導体装置の製造方法
JP3277912B2 (ja) 半導体装置の製造方法
JPH04209524A (ja) 半導体装置の製造方法
JP3120428B2 (ja) Ｍｏｓ型半導体装置の製造方法
JPH11204783A (ja) 半導体装置およびその製造方法
JPH03155156A (ja) 半導体装置の製造方法
KR970008340B1 (ko) 반도체장치의 제조방법
JPH06204419A (ja) 半導体装置の製造方法
JP3008579B2 (ja) 半導体装置の製造方法
JPH05283424A (ja) 半導体装置の製造方法