JPH09101892A - 情報処理装置及び例外処理用シーケンサ - Google Patents
情報処理装置及び例外処理用シーケンサInfo
- Publication number
- JPH09101892A JPH09101892A JP26041395A JP26041395A JPH09101892A JP H09101892 A JPH09101892 A JP H09101892A JP 26041395 A JP26041395 A JP 26041395A JP 26041395 A JP26041395 A JP 26041395A JP H09101892 A JPH09101892 A JP H09101892A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- processing
- exception processing
- program
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 12
- 238000007562 laser obscuration time method Methods 0.000 claims 1
- 238000007796 conventional method Methods 0.000 abstract 1
- 102220029906 rs907610 Human genes 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 238000003672 processing method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】
【課題】 メモリ間接アドレツシングによる例外処理の
ためのシーケンサの小型化を目的とする。 【解決手段】 割り込みが発生した場合には（Ｓ２０＝
ＹＥＳ）、例外処理用シーケンサが動作開始し、割り込
まれたプログラムのプログラム状態ＰＳＲのスタック退
避、プログラムカウンタＰＣのスタック退避を実行する
（Ｓ３０，Ｓ４０）。ここまでは従来と同様であるが、
次に、ジャンプ命令のプログラムアドレスを記憶装置か
らロードし（Ｓ５０）、この通常命令のプログラムアド
レスをＰＣにセットする（Ｓ６０）。後は、ジャンプ命
令による処理として、例外処理ベクタのアドレス計算
（Ｓ７０）〜例外処理ベクタのＰＣセット（Ｓ９０）が
実行され、例外処理ルーチンへ分岐する（Ｓ１００）。
例外処理用シーケンサを、Ｓ３０〜Ｓ６０の処理を実行
するための命令群だけで構成でき、小型化できる。
ためのシーケンサの小型化を目的とする。 【解決手段】 割り込みが発生した場合には（Ｓ２０＝
ＹＥＳ）、例外処理用シーケンサが動作開始し、割り込
まれたプログラムのプログラム状態ＰＳＲのスタック退
避、プログラムカウンタＰＣのスタック退避を実行する
（Ｓ３０，Ｓ４０）。ここまでは従来と同様であるが、
次に、ジャンプ命令のプログラムアドレスを記憶装置か
らロードし（Ｓ５０）、この通常命令のプログラムアド
レスをＰＣにセットする（Ｓ６０）。後は、ジャンプ命
令による処理として、例外処理ベクタのアドレス計算
（Ｓ７０）〜例外処理ベクタのＰＣセット（Ｓ９０）が
実行され、例外処理ルーチンへ分岐する（Ｓ１００）。
例外処理用シーケンサを、Ｓ３０〜Ｓ６０の処理を実行
するための命令群だけで構成でき、小型化できる。
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置にお
ける例外処理制御部の小型化に関するものである。
ける例外処理制御部の小型化に関するものである。
【０００２】
【従来の技術】従来、演算機能をＩＦ（命令読み出
し），ＩＤ（命令解読），ＥＸ（演算），ＭＡ（メモリ
アクセス），ＷＢ（ライトバツク）の５つのステージに
分け、各ステージを並列して実行することにより、図３
に示すようなパイプライン処理を実行するマイクロプロ
セッサが知られている。
し），ＩＤ（命令解読），ＥＸ（演算），ＭＡ（メモリ
アクセス），ＷＢ（ライトバツク）の５つのステージに
分け、各ステージを並列して実行することにより、図３
に示すようなパイプライン処理を実行するマイクロプロ
セッサが知られている。
【０００３】図４はこうしたマイクロプロセッサのブロ
ック図である。この種のマイクロプロセッサは、デコー
ダ１とデータパス２とから構成される。デコーダ１は、
アドレスバス４のデータに従つてメモリ（図示せず）か
らデータバス３を経由して命令を読み込み解読する。そ
して、この解読結果に応じて制御バス５を介してデータ
パス２を制御する。データパス２は、論理，算術，シフ
ト演算等を行う演算部２−１と、演算結果を格納するレ
ジスタファイル２−２と、現在のプログラムのアドレス
をカウントするプログラムカウンタ２−３と、演算部２
−１またはプログラムカウンタ２−３からアドレスバス
４への出力切り替えを行うアドレスユニット２−４とを
備える。プログラムカウンタ２−３は、ＰＣレジスタ２
−３−１及びＰＳＲレジスタ２−３−２の２本の３２ｂ
ｉｔレジスタを備えている。
ック図である。この種のマイクロプロセッサは、デコー
ダ１とデータパス２とから構成される。デコーダ１は、
アドレスバス４のデータに従つてメモリ（図示せず）か
らデータバス３を経由して命令を読み込み解読する。そ
して、この解読結果に応じて制御バス５を介してデータ
パス２を制御する。データパス２は、論理，算術，シフ
ト演算等を行う演算部２−１と、演算結果を格納するレ
ジスタファイル２−２と、現在のプログラムのアドレス
をカウントするプログラムカウンタ２−３と、演算部２
−１またはプログラムカウンタ２−３からアドレスバス
４への出力切り替えを行うアドレスユニット２−４とを
備える。プログラムカウンタ２−３は、ＰＣレジスタ２
−３−１及びＰＳＲレジスタ２−３−２の２本の３２ｂ
ｉｔレジスタを備えている。
【０００４】パイプライン処理の各ステージとブロック
図との時間的対応についていうと、ＩＦステージ時はプ
ログラムカウンタ２−３が、ＩＤステージ時はデコーダ
１とレジスタファイル２−２が、ＥＸステージ時は演算
部２−１が、ＭＡステージ時はアドレスユニツト２−４
が、ＷＢステージ時はレジスタフアイル２−２が、それ
ぞれ動作する関係にある。
図との時間的対応についていうと、ＩＦステージ時はプ
ログラムカウンタ２−３が、ＩＤステージ時はデコーダ
１とレジスタファイル２−２が、ＥＸステージ時は演算
部２−１が、ＭＡステージ時はアドレスユニツト２−４
が、ＷＢステージ時はレジスタフアイル２−２が、それ
ぞれ動作する関係にある。
【０００５】このようなマイクロプロセッサにおいて、
通常状態から例外処理状態に状態遷移するとき、（１）
割り込まれたプログラム状態の退避と、（２）例外処理
ルーチンへの分岐の２つの処理が行われる。（１）のプ
ログラム状態とは割り込まれた命令の状態レジスタとそ
の命令のアドレスであり、退避先には記憶装置またはマ
イクロプロセッサの内部レジスタを用いる。
通常状態から例外処理状態に状態遷移するとき、（１）
割り込まれたプログラム状態の退避と、（２）例外処理
ルーチンへの分岐の２つの処理が行われる。（１）のプ
ログラム状態とは割り込まれた命令の状態レジスタとそ
の命令のアドレスであり、退避先には記憶装置またはマ
イクロプロセッサの内部レジスタを用いる。
【０００６】（２）の分岐アドレスのセット方法には２
通りあり、１つは例外処理発生源自体がマイクロプロセ
ッサにアドレスを転送するベクトル割り込み方式で、も
う１つは、あらかじめ記憶装置に分岐情報が格納されて
いて、それを取り込む非ベクトル割り込み方式である。
通りあり、１つは例外処理発生源自体がマイクロプロセ
ッサにアドレスを転送するベクトル割り込み方式で、も
う１つは、あらかじめ記憶装置に分岐情報が格納されて
いて、それを取り込む非ベクトル割り込み方式である。
【０００７】ベクトル割り込み方式には、例外処理発生
源自体がマイクロプロセッサに分岐先アドレスを転送す
る「メモリ直接アドレツシング」と、記憶装置に分岐先
アドレスを記憶しておき、例外処理発生源は当該分岐先
アドレスの記憶されているアドレス又はベースアドレス
からのオフセット値をマイクロプロセッサに転送する
「メモリ間接アドレッシング」の２通りがある（「コン
ピュータアーキテクチヤ：オーム社」）。
源自体がマイクロプロセッサに分岐先アドレスを転送す
る「メモリ直接アドレツシング」と、記憶装置に分岐先
アドレスを記憶しておき、例外処理発生源は当該分岐先
アドレスの記憶されているアドレス又はベースアドレス
からのオフセット値をマイクロプロセッサに転送する
「メモリ間接アドレッシング」の２通りがある（「コン
ピュータアーキテクチヤ：オーム社」）。
【０００８】従来のマイクロプロセッサのメモリ間接ア
ドレッシングにおける例外処理状態への状態遷移処理の
流れは、図５に示すように構成されている。あるプログ
ラムを実行している状態（Ｓ１１０）において、割り込
みが発生した場合には（Ｓ１２０＝ＹＥＳ）、最初に、
割り込まれたプログラムのプログラム状態ＰＳＲのスタ
ックを退避し（Ｓ１３０）、次に、プログラムカウンタ
ＰＣのスタックを退避し（Ｓ１４０）、例外処理ベクタ
を特定するためのオフセット値を記憶装置からロードし
（Ｓ１５０）、当該オフセット値とベースアドレスとか
ら例外処理ベクタのアドレスを計算し（Ｓ１６０）、当
該アドレスに基づいて例外処理ベクタを記憶装置からロ
ードし（Ｓ１７０）、例外処理ベクタのプログラムカウ
ンタをセットし（Ｓ１８０）、例外処理ルーチンへ分岐
する（Ｓ１９０）という手順が採用されていた。
ドレッシングにおける例外処理状態への状態遷移処理の
流れは、図５に示すように構成されている。あるプログ
ラムを実行している状態（Ｓ１１０）において、割り込
みが発生した場合には（Ｓ１２０＝ＹＥＳ）、最初に、
割り込まれたプログラムのプログラム状態ＰＳＲのスタ
ックを退避し（Ｓ１３０）、次に、プログラムカウンタ
ＰＣのスタックを退避し（Ｓ１４０）、例外処理ベクタ
を特定するためのオフセット値を記憶装置からロードし
（Ｓ１５０）、当該オフセット値とベースアドレスとか
ら例外処理ベクタのアドレスを計算し（Ｓ１６０）、当
該アドレスに基づいて例外処理ベクタを記憶装置からロ
ードし（Ｓ１７０）、例外処理ベクタのプログラムカウ
ンタをセットし（Ｓ１８０）、例外処理ルーチンへ分岐
する（Ｓ１９０）という手順が採用されていた。
【０００９】これをパイプラインの流れにて示すと、図
６に示すようになる。この図において、命令４００の実
行中のＩＤステージ４０１で割り込み信号が入力された
とき、例外処理用シーケンサが動作開始する（命令４０
０’）。そして、まず、第１ＭＡステージ４０２でＰＳ
Ｒレジスタ２−３−２の内容を記憶装置へ退避し、第２
ＭＡステージ４０３でＰＣレジスタ２−３−１の内容を
記憶装置に退避する。そして、第３ＭＡステージ４０４
では、分岐先アドレス値の格納箇所のアドレス又はベー
スアドレスからのオフセット値を例外処理発生源よりロ
ードする。続く第２ＥＸステージ４０５では、第３ＭＡ
ステージ４０４でアドレス値をロードした場合にはその
値を、第３ＭＡステージ４０４でオフセット値をロード
した場合はベースアドレスとオフセット値とから演算し
た絶対アドレスの値を、ＰＣレジスタ２−３−１にセッ
トする。そして、続く第４ＭＡステージ４０６で、ＰＣ
レジスタ２−３−１にセットされたアドレスのデータを
記憶装置からロードし、第３ＥＸステージ４０７でロー
ドデータをＰＣレジスタ２−３−１にセットする。こう
して命令４９０より例外処理ルーチンが開始される。こ
のときの割込み応答は１０サイクルであり、第３ＥＸス
テージ４０７の制御をするために、制御部は４００’〜
４８０の９サイクルをデコードしなければならないこと
になる。
６に示すようになる。この図において、命令４００の実
行中のＩＤステージ４０１で割り込み信号が入力された
とき、例外処理用シーケンサが動作開始する（命令４０
０’）。そして、まず、第１ＭＡステージ４０２でＰＳ
Ｒレジスタ２−３−２の内容を記憶装置へ退避し、第２
ＭＡステージ４０３でＰＣレジスタ２−３−１の内容を
記憶装置に退避する。そして、第３ＭＡステージ４０４
では、分岐先アドレス値の格納箇所のアドレス又はベー
スアドレスからのオフセット値を例外処理発生源よりロ
ードする。続く第２ＥＸステージ４０５では、第３ＭＡ
ステージ４０４でアドレス値をロードした場合にはその
値を、第３ＭＡステージ４０４でオフセット値をロード
した場合はベースアドレスとオフセット値とから演算し
た絶対アドレスの値を、ＰＣレジスタ２−３−１にセッ
トする。そして、続く第４ＭＡステージ４０６で、ＰＣ
レジスタ２−３−１にセットされたアドレスのデータを
記憶装置からロードし、第３ＥＸステージ４０７でロー
ドデータをＰＣレジスタ２−３−１にセットする。こう
して命令４９０より例外処理ルーチンが開始される。こ
のときの割込み応答は１０サイクルであり、第３ＥＸス
テージ４０７の制御をするために、制御部は４００’〜
４８０の９サイクルをデコードしなければならないこと
になる。
【００１０】
【発明が解決しようとする課題】この様に、従来のメモ
リ間接アドレツシングによる例外処理状態への遷移は、
プログラム状態退避と分岐先アドレスセットの２種類の
処理を１個のシーケンサで行うので制御部が大きくなる
という問題があった。
リ間接アドレツシングによる例外処理状態への遷移は、
プログラム状態退避と分岐先アドレスセットの２種類の
処理を１個のシーケンサで行うので制御部が大きくなる
という問題があった。
【００１１】そこで、本発明は、メモリ間接アドレツシ
ングによる例外処理のためのシーケンサの小型化を目的
とする。
ングによる例外処理のためのシーケンサの小型化を目的
とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
になされた本発明の情報処理装置は、メモリ間接アドレ
ッシングにあたって、例外処理の分岐先アドレスを通常
命令によりセットすることとした。より具体的には、例
外処理の割り込みがなされたとき、実行中のプログラム
のプログラムカウンタ及びプログラム状態を退避させた
後で通常命令をセットし、例外処理発生源からのアドレ
ス値又はアドレスオフセット値に基づいて前記通常命令
を実行することで分岐先アドレスをセットする。これに
は、プログラム状態及びプログラムカウンタの退避命令
の後に、分岐処理に用いることのできる通常命令をロー
ドしてプログラムカウンタにセットする命令が設定され
ている例外処理用シーケンサを用いるとよい。この様な
通常命令としては、ジャンプ命令、プログラムカウンタ
相対分岐命令、ロード命令、転送命令などが利用でき
る。ジャンプ命令は、多くの情報処理装置に元々備えら
れているから、これを用いると簡単である。
になされた本発明の情報処理装置は、メモリ間接アドレ
ッシングにあたって、例外処理の分岐先アドレスを通常
命令によりセットすることとした。より具体的には、例
外処理の割り込みがなされたとき、実行中のプログラム
のプログラムカウンタ及びプログラム状態を退避させた
後で通常命令をセットし、例外処理発生源からのアドレ
ス値又はアドレスオフセット値に基づいて前記通常命令
を実行することで分岐先アドレスをセットする。これに
は、プログラム状態及びプログラムカウンタの退避命令
の後に、分岐処理に用いることのできる通常命令をロー
ドしてプログラムカウンタにセットする命令が設定され
ている例外処理用シーケンサを用いるとよい。この様な
通常命令としては、ジャンプ命令、プログラムカウンタ
相対分岐命令、ロード命令、転送命令などが利用でき
る。ジャンプ命令は、多くの情報処理装置に元々備えら
れているから、これを用いると簡単である。
【００１３】本発明によれば、例外処理時に必要な上記
（１），（２）の２種類の処理の内、「（２） 例外処
理ルーチンへの分岐」をジャンプ命令等の通常命令で実
行するので、例外処理用のシーケンサとしての制御項目
が減少する。この結果、本発明によれば、情報処理装置
の制御部を小型化することが可能となる。
（１），（２）の２種類の処理の内、「（２） 例外処
理ルーチンへの分岐」をジャンプ命令等の通常命令で実
行するので、例外処理用のシーケンサとしての制御項目
が減少する。この結果、本発明によれば、情報処理装置
の制御部を小型化することが可能となる。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態につい
て説明する。マイクロプロセッサのハード構成自体は従
来と同様で構わないが、例外処理遷移時のメモリ間接ア
ドレッシングのための状態遷移シーケンサを次の様に構
成しておくのが特徴である。
て説明する。マイクロプロセッサのハード構成自体は従
来と同様で構わないが、例外処理遷移時のメモリ間接ア
ドレッシングのための状態遷移シーケンサを次の様に構
成しておくのが特徴である。
【００１５】即ち、この実施の形態においては、図１に
示すように、あるプログラムを実行している状態（Ｓ１
０）において、割り込みが発生した場合には（Ｓ２０＝
ＹＥＳ）、例外処理用シーケンサが動作開始し、最初
に、割り込まれたプログラムのプログラム状態ＰＳＲの
スタックを退避する（Ｓ３０）。そして、プログラムカ
ウンタＰＣのスタックを退避する（Ｓ４０）。ここまで
は従来と同様である。しかし、次に、通常命令（ジャン
プ命令）のプログラムアドレスを記憶装置からロードし
（Ｓ５０）、この通常命令のプログラムアドレスをＰＣ
レジスタ２−３−１にセットする（Ｓ６０）。この間の
Ｓ３０〜Ｓ６０が、実施の形態における例外処理用シー
ケンサの内容である。
示すように、あるプログラムを実行している状態（Ｓ１
０）において、割り込みが発生した場合には（Ｓ２０＝
ＹＥＳ）、例外処理用シーケンサが動作開始し、最初
に、割り込まれたプログラムのプログラム状態ＰＳＲの
スタックを退避する（Ｓ３０）。そして、プログラムカ
ウンタＰＣのスタックを退避する（Ｓ４０）。ここまで
は従来と同様である。しかし、次に、通常命令（ジャン
プ命令）のプログラムアドレスを記憶装置からロードし
（Ｓ５０）、この通常命令のプログラムアドレスをＰＣ
レジスタ２−３−１にセットする（Ｓ６０）。この間の
Ｓ３０〜Ｓ６０が、実施の形態における例外処理用シー
ケンサの内容である。
【００１６】こうして通常命令のプログラムアドレスが
セットされると、例外処理シーケンサによる処理に続い
て、通常命令の処理が開始される。ここではジャンプ命
令をセットしているので、ジャンプ命令による処理とし
て以下の例外処理ベクタのアドレス計算（Ｓ７０）〜例
外処理ベクタのＰＣセット（Ｓ９０）が実行され、例外
処理ルーチンへ分岐する（Ｓ１００）。
セットされると、例外処理シーケンサによる処理に続い
て、通常命令の処理が開始される。ここではジャンプ命
令をセットしているので、ジャンプ命令による処理とし
て以下の例外処理ベクタのアドレス計算（Ｓ７０）〜例
外処理ベクタのＰＣセット（Ｓ９０）が実行され、例外
処理ルーチンへ分岐する（Ｓ１００）。
【００１７】これをパイプラインの流れにて示すと、図
２に示すようになる。即ち、命令６００のＩＤステージ
６０１で割り込み信号が入力された場合、命令６００は
破葉され、割り込み状態への例外処理用シーケンサが動
作開始する（命令６００’）。そして、第１ＭＡステー
ジ６０２でＰＳＲレジスタ２−３−２の内容を記憶装置
へ転送し、第２ＭＡステージ６０３でＰＣレジスタ２−
３−１の内容を記憶装置に転送し、第３ＭＡステージ６
０４でジャンプ命令のプログラムアドレスを記憶装置か
ら転送し、第２ＥＸステージ６０５では、第３ＭＡステ
ージ６０４でロードしてきたジャンプ命令のプログラム
アドレスをＰＣレジスタ２−３−１にセットする。
２に示すようになる。即ち、命令６００のＩＤステージ
６０１で割り込み信号が入力された場合、命令６００は
破葉され、割り込み状態への例外処理用シーケンサが動
作開始する（命令６００’）。そして、第１ＭＡステー
ジ６０２でＰＳＲレジスタ２−３−２の内容を記憶装置
へ転送し、第２ＭＡステージ６０３でＰＣレジスタ２−
３−１の内容を記憶装置に転送し、第３ＭＡステージ６
０４でジャンプ命令のプログラムアドレスを記憶装置か
ら転送し、第２ＥＸステージ６０５では、第３ＭＡステ
ージ６０４でロードしてきたジャンプ命令のプログラム
アドレスをＰＣレジスタ２−３−１にセットする。
【００１８】この結果、命令６７０にてこのジャンプ命
令が実行され、例外処理発生源から例外処理ルーチンの
先頭プログラムの分岐先アドレスの格納されている記憶
領域のアドレスオフセット値をロードし、これとベース
アドレスとから例外処理ルーチンのプログラムアドレス
を計算し、当該プログラムアドレスをＰＣレジスタ２−
３−１にセットする。そして、命令６８０にて例外処理
ルーチンが開始される。
令が実行され、例外処理発生源から例外処理ルーチンの
先頭プログラムの分岐先アドレスの格納されている記憶
領域のアドレスオフセット値をロードし、これとベース
アドレスとから例外処理ルーチンのプログラムアドレス
を計算し、当該プログラムアドレスをＰＣレジスタ２−
３−１にセットする。そして、命令６８０にて例外処理
ルーチンが開始される。
【００１９】この様に、この実施の形態においては、
命令６００’：プログラム状態のスタック退避、
命令６１０：プログラムカウンタのスタック退避、
命令６２０：ジャンプ命令のプログラムアドレスロー
ド、 命令６３０：ＮＯＰ（Ｎｏｎ Ｏｐｅｒａｔｉ
ｏｎ）、 命令６４０：ジャンプ命令のプログラムア
ドレスセット、 命令６５０：ＮＯＰ、 命令６６
０：ＮＯＰの７個の命令だけで、例外処理用シーケンサ
が組まれている。
命令６００’：プログラム状態のスタック退避、
命令６１０：プログラムカウンタのスタック退避、
命令６２０：ジャンプ命令のプログラムアドレスロー
ド、 命令６３０：ＮＯＰ（Ｎｏｎ Ｏｐｅｒａｔｉ
ｏｎ）、 命令６４０：ジャンプ命令のプログラムア
ドレスセット、 命令６５０：ＮＯＰ、 命令６６
０：ＮＯＰの７個の命令だけで、例外処理用シーケンサ
が組まれている。
【００２０】ところで、図５及び図６にて説明した従来
技術における例外処理用シーケンサでは、 命令４０
０’：プログラム状態のスタック退避、 命令４１
０：プログラムカウンタのスタック退避、 命令４２
０：分岐先アドレス格納場所を特定するためのアドレス
オフセットのロード、 命令４３０：ＮＯＰ、 命
令４４０：分岐先アドレス格納場所のアドレス演算及び
演算結果に基づく分岐先アドレスのロード、 命令４
５０：ＮＯＰ、 命令４６０：分岐先アドレスのセッ
ト、 命令４７０：ＮＯＰ、 命令４８０：ＮＯＰ
の９個の命令が必要であった。
技術における例外処理用シーケンサでは、 命令４０
０’：プログラム状態のスタック退避、 命令４１
０：プログラムカウンタのスタック退避、 命令４２
０：分岐先アドレス格納場所を特定するためのアドレス
オフセットのロード、 命令４３０：ＮＯＰ、 命
令４４０：分岐先アドレス格納場所のアドレス演算及び
演算結果に基づく分岐先アドレスのロード、 命令４
５０：ＮＯＰ、 命令４６０：分岐先アドレスのセッ
ト、 命令４７０：ＮＯＰ、 命令４８０：ＮＯＰ
の９個の命令が必要であった。
【００２１】このように、上述した実施の形態によれ
ば、メモリ間接アドレッシングによる例外処理用シーケ
ンサを従来技術に比べて小型化できる。なお、実施の形
態ではパイプライン処理方式を採用した情報処理装置の
例だけを説明したが、パイプライン処理方式ではない情
報処理装置においても、本発明を適用して例外処理用シ
ーケンサを小型化することができる点において何等変わ
りない。よって、これらパイプライン処理を採用しない
情報処理装置にも本発明を適用できることはもちろんで
ある。
ば、メモリ間接アドレッシングによる例外処理用シーケ
ンサを従来技術に比べて小型化できる。なお、実施の形
態ではパイプライン処理方式を採用した情報処理装置の
例だけを説明したが、パイプライン処理方式ではない情
報処理装置においても、本発明を適用して例外処理用シ
ーケンサを小型化することができる点において何等変わ
りない。よって、これらパイプライン処理を採用しない
情報処理装置にも本発明を適用できることはもちろんで
ある。
【図１】 発明の実施の形態における状態遷移シーケン
サの動作内容を示すフローチャートである。
サの動作内容を示すフローチャートである。
【図２】 発明の実施の形態における例外処理発生時の
パイプライン処理の流れを示す模式図である。
パイプライン処理の流れを示す模式図である。
【図３】 一般的な５段パイプライン処理の流れを示す
模式図である。
模式図である。
【図４】 一般的なマイクロプロセッサの構成を示すブ
ロック図である。
ロック図である。
【図５】 従来例における状態遷移シーケンサの動作内
容を示すフローチャートである。
容を示すフローチャートである。
【図６】 従来例における例外処理発生時のパイプライ
ン処理の流れを示す模式図である。
ン処理の流れを示す模式図である。
１・・・デコーダ、２・・・データパス、２−１・・・
演算部、２−２・・・レジスタフアイル、２−３・・・
プログラムカウンタ、２−３−１・・・ＰＣレジスタ、
２−３−２・・・ＰＳＲレジスタ、２−４・・・アドレ
スユニット、３・・・データバス、４・・・アドレスバ
ス、５・・・制御バス。
演算部、２−２・・・レジスタフアイル、２−３・・・
プログラムカウンタ、２−３−１・・・ＰＣレジスタ、
２−３−２・・・ＰＳＲレジスタ、２−４・・・アドレ
スユニット、３・・・データバス、４・・・アドレスバ
ス、５・・・制御バス。
Claims (4)
- 【請求項１】 例外処理状態への遷移時に、分岐先アド
レスをメモリ間接アドレッシングでセットする情報処理
装置において、例外処理の分岐先アドレスを通常命令に
よりセットすることを特徴とする情報処理装置。 - 【請求項２】 請求項１記載の情報処理装置において、
例外処理の割り込みがなされたとき、実行中のプログラ
ムのプログラムカウンタ及びプログラム状態を退避させ
た後で通常命令をセットし、例外処理発生源からのアド
レス値又はアドレスオフセット値に基づいて前記通常命
令を実行することで分岐先アドレスをセットすることを
特徴とする情報処理装置。 - 【請求項３】 請求項１又は請求項２記載の情報処理装
置において、前記通常命令がジャンプ命令であることを
特徴とする情報処理装置。 - 【請求項４】 メモリ間接アドレッシングによる例外処
理を実行するための例外処理用シーケンサにおいて、プ
ログラム状態及びプログラムカウンタの退避命令の後
に、分岐処理に用いることのできる通常命令をロードし
てプログラムカウンタにセットする命令が設定されてい
る例外処理用シーケンサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26041395A JPH09101892A (ja) | 1995-10-06 | 1995-10-06 | 情報処理装置及び例外処理用シーケンサ |
| US08/726,753 US5938762A (en) | 1995-10-06 | 1996-10-07 | Method and apparatus for performing exception processing routine in pipeline processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26041395A JPH09101892A (ja) | 1995-10-06 | 1995-10-06 | 情報処理装置及び例外処理用シーケンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09101892A true JPH09101892A (ja) | 1997-04-15 |
Family
ID=17347591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26041395A Pending JPH09101892A (ja) | 1995-10-06 | 1995-10-06 | 情報処理装置及び例外処理用シーケンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09101892A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011530741A (ja) * | 2008-08-08 | 2011-12-22 | クゥアルコム・インコーポレイテッド | 推論的割込みベクトルプリフェッチのための装置および方法 |
-
1995
- 1995-10-06 JP JP26041395A patent/JPH09101892A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011530741A (ja) * | 2008-08-08 | 2011-12-22 | クゥアルコム・インコーポレイテッド | 推論的割込みベクトルプリフェッチのための装置および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7404066B2 (en) | Active memory command engine and method | |
| JP2620511B2 (ja) | データ・プロセッサ | |
| JPH02156334A (ja) | 情報処理装置 | |
| JPH09101892A (ja) | 情報処理装置及び例外処理用シーケンサ | |
| JP2677458B2 (ja) | システムコール実行装置 | |
| JP2929980B2 (ja) | 情報処理装置 | |
| US20050216708A1 (en) | Processor for performing context switching, a method for performing context switching, a computer program for perform context switching | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JP2883489B2 (ja) | 命令処理装置 | |
| JPS6379162A (ja) | コプロセツサデ−タ転送制御方式 | |
| JPH04247523A (ja) | 例外処理装置および例外処理方法 | |
| JPS61194566A (ja) | ベクトルデ−タ参照制御方式 | |
| JP2710558B2 (ja) | 情報処理装置 | |
| JPS6365528A (ja) | コ・プロセツサ | |
| JPH05127894A (ja) | 命令実行方式 | |
| JPS6191727A (ja) | 情報引継ぎ方式 | |
| JPH01161532A (ja) | データ処理装置 | |
| JP2005134987A (ja) | パイプライン演算処理装置 | |
| JPH11282676A (ja) | 演算処理方法およびマイクロプロセッサ装置 | |
| JPH1049366A (ja) | マイクロコンピュータ | |
| JPS62293435A (ja) | デ−タプロセツサ | |
| US20050005086A1 (en) | Pipeline processing device and interrupt processing method | |
| JPS60247743A (ja) | パイプライン演算制御装置 | |
| JPH05241828A (ja) | 命令処理装置 | |
| JPS617940A (ja) | マイクロプログラム制御装置 |