JPH09102552A - ドープされた二酸化シリコン膜からの拡散によるｐｍｏｓトランジスタの製造方法 - Google Patents

ドープされた二酸化シリコン膜からの拡散によるｐｍｏｓトランジスタの製造方法

Info

Publication number
JPH09102552A
JPH09102552A JP8112730A JP11273096A JPH09102552A JP H09102552 A JPH09102552 A JP H09102552A JP 8112730 A JP8112730 A JP 8112730A JP 11273096 A JP11273096 A JP 11273096A JP H09102552 A JPH09102552 A JP H09102552A
Authority
JP
Japan
Prior art keywords
polysilicon
gate
layer
boron
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8112730A
Other languages
English (en)
Inventor
Andrew T Appel
ティー．アッペル アンドリュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH09102552A publication Critical patent/JPH09102552A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 ＣＭＯＳ装置のポリシリコンゲートをドーピ
ングする方法に関する。 【解決手段】 (a) 薄いゲート酸化物，および該薄いゲ
ート酸化物上に薄いポリシリコンゲート層を持つ部分的
に製造されたＰＭＯＳ構造を備えること，(b) ポリシリ
コンゲート層上にボロンドーピング種を持つガラス層を
堆積すること，(c) そしてポリシリコンゲート層に該ガ
ラス層からボロンの拡散を生じさせるために段階 (b)で
形成された構造を加熱することにより構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，ＣＭＯＳ装置のポ
リシリコンゲートをドーピングする方法に関し，特に，
薄いゲート酸化物とゲート領域をもつＰＭＯＳゲートに
関する。
【０００２】
【従来の技術】半導体装置および主に論理装置の形成に
おいて，双仕事関数多結晶性シリコン（ポリシリコン）
はＰＭＯＳ性能を高めるためにＣＭＯＳにおいてしだい
に普及している。その目標は，チャネル表面がＭＭＯＳ
トランジスタおよびＰＭＯＳトランジスタの双方に対称
的なしきい値電圧をもつ高性能のＣＭＯＳデバイスを提
供することである。そのようなデバイスにおいては，Ｎ
ＭＯＳトランジスタのポリシリコンゲートはｎ型にドー
プされ，そしてＰＭＯＳトランジスタのポリシリコンは
ｐ型にドープされることが必要がある。
【０００３】真金属がゲート材料として使用されている
時，無制限に（実際的な要求に相対的に）自由キャリア
の供給があり，それゆえに，ゲート空乏は問題にならな
い。一方，高ドープポリシリコンがゲート物質として使
用された時，それは半金属として動作するが，空乏の問
題を生じうるものである。ゲート酸化物の他方の側のチ
ャネルを反転させるのに充分なバイアスの元では，自由
電子もしくはホール（導電型に依存する）はポリシリコ
ン／酸化物界面から遠ざかり，ゲート酸化物を物理的な
厚さより電気的に薄くし，駆動電流を減少させる。従っ
て，ＰＭＯＳゲートを充分にドーピングすることが，問
題にいどむことであると産業会に認識されてきた。ボロ
ンはその事に関する唯一の解決的なドーパントであり，
そしてボロンはいくつかの問題を提議する。Ｂ（１
１），最も普通の埋め込まれるボロン種であるが，ボロ
ン埋め込みの間にゲート酸化物を透して注入領域の端部
の浸透を防ぐために非常に低い埋め込みエネルギーの使
用を強いられるので，埋め込まれた時にポリシリコン中
でかなりばらついて配列される。ドーパントをＢＦ2 に
切り替えることは浅い埋め込みを提供することができ，
そしてかなりの配列のばらつきを除去することができる
が，しかし，ポリシリコン中に弗素を加えることはゲー
トドーパントの活性化の間にポリシリコンゲートを貫く
ボロンが増加する。
【０００４】ボロンがゲート酸化物を突き抜けることを
させることなしに一様なドーパント分布およびＰ+ ゲー
トの活性化をすることは深刻な問題である。ポリシリコ
ンゲート／ゲート酸化物界面における低濃度は，チャネ
ル反転バイアスにおいてポリシリコンに空乏を生じさ
せ，有効ゲート酸化物をより薄くし，低ドライブ電流と
いう結果になる。ＰＭＯＳゲート酸化物のボロンの貫通
は容認できないトランジション電圧（Ｖτ）のシフトお
よびトランジスタ特性の一様性の設定を乏しい設定とい
う結果になる。
【０００５】工業会は，上記の特徴的な問題に多大の注
意を向けてきた。いくつかのアプローチは以下に凝縮さ
れる。即ち，“大粒子径ポリシリコンゲートを使用する
ことによるｐ+ ｐＭＯＳＦＥＴにおけるゲート酸化物の
完全性の向上（Improving gate oxide integrity in p
+ pMOSFET by using large grain size polysilicongat
e)"K. Koda et al.,1993 IEDM Technical Digest,page
471で議論されているようにポリシリコンの物理的構造
に変えること，あるいは“積層−アモルファス−シリコ
ンフィルムを使用することによる超薄ゲート酸化物を貫
通するボロンの低減（Supression of Boron Penetratio
n into an Ulta-Thin Gate Oxide by Using a Stacked-
Amorphous-Silicon-Film)",S.Wu et al.,1993 IEDM Tec
hnical Digest,page 329. で議論されているように，ゲ
ート電極をボロン拡散を減少させるように層とすること
である。他は，“ボロン遅延および深いサブミクロンデ
バイスのための高界面特性薄ゲート誘電体（A Bron-Ret
arding and High-Interface Quality Thin Gate Dielec
tric for Deep-Submicron Device)",L.MANCHNDA etal.,
1993 IDEM Technical Digest,pages 459 で議論されて
いるように，より良いボロン拡散の障壁を作るためにゲ
ート酸化物の配置を変更することである。上記のアプロ
ーチは何れも，複雑なプロセスを付加するものであり，
あるいはＷＵｅｔ ａｌ．の参照文献におけるポリシリ
コン空乏の問題について充分に述べられていはいない。
【０００６】
【発明が解決しようとする課題】薄いゲート酸化物上の
薄いポリシコン層にドーピングするための従来技術のプ
ロセスの流れは，(1) ポリシリコンのドーピング，(2)
レジストでポリシリコンをコーティングする，(3) レジ
ストを露光する，(4) レジストを現像する，(5)リンを
イオン注入する，(6) レジストを焼却する，(7) レジス
トをウェット除去する，(8) レジストをコーティングす
る，(9) レジストを露光する，(10)レジストを現像す
る，(11)ボロンをイオン注入する，(12)レジストを焼却
する，(13)レジストをウェット除去する，(14)埋め込み
物をアニーリングすることの各段階を含むものである。
このプロセスの流れは１４の主な段階を必要とする。
【０００７】リンは現在においては問題でなく，ここに
挙げられている問題点の議論には含まれない。しかし，
ポリシリコンゲート構造およびゲート酸化物の幾何学は
ますます薄くなっていて，ｎ+ ポリシリコンも同様に問
題点となり得るものである。
【０００８】
【課題を解決するための手段】先行技術の上記の問題点
は，本発明に従って縮小することができる。埋め込み損
傷およびテーリングの課題を完全に避けるために，ドー
プされた酸化物フィルムから固体拡散によりポリシリコ
ンがドープされる。１秒当たりの酸化物からの拡散は，
“１０ｎｍリンソース／ドレイン接合をもつサブ〜５０
ｎｍゲート長ｎＭＯＳ（Sb-50nm Gate Length n-MOSFET
s with 10nm Phosphorus Source/DrainJunction)",M.On
o,1993 IEDM Technical Digest,page 119で議論されて
いるように知られている。しかし，この先行技術は，約
９０Åまでの範囲の超薄ゲート酸化物のドーパント貫通
はこの方法により避けることができるという事実認めて
いない。この処理は約９０Åより以下のゲート酸化物上
の厚さ約３２００Å以下のポリシリコン層のドーピング
構造の時最善のようである。なぜなら，薄いゲート酸化
物（３５〜約９０Å）と薄いポリシリコン（３２００Å
以上であるが，一般的に約１０００Å）の組合せが使用
される時のみ，上記で議論された問題が生じるようにみ
える。
【０００９】簡単にいえば，上記で定義されたような薄
いポリシリコンゲート層は，上記の定義の薄いゲート酸
化物上に堆積された時，ポリシリコンゲート層上にドー
プされた珪酸塩ガラスからポリシリコンに不純物を拡散
することによりドープされる。ボロン−リン−珪酸塩ガ
ラス（ＢＰＳＧ）が半導体工業において共通的に使用さ
れるが，ボロン珪酸塩ガラス（ＢＳＧ）およびリン珪酸
塩ガラス（ＰＳＧ）の堆積も自明な利用であり，但し，
例えばゲルマニュームもしくは弗素のような他のものを
もつこれらと同様のガラスも対象とする不純物に依存し
て本発明との関係において使用できる。埋め込み損傷も
しくは埋め込みの配列のばらつきについてわずらわされ
ることなく，ドーパントがこれらのガラスフィルムから
隣接するポリシリコンフィルムに拡散できる。
【００１０】アモルファスシリコンの前の通常のＳｉＯ
2 結晶に導入することのできるボロンおよびリンの総量
は約ボロンに対し約８パーセントでありリンに対して約
１０パーセントである。固体は１０22から約１０23ａｔ
ｏｍｓ／ｃｍ3 を持つので，５パーセントフィルムは約
５×１０20から約５×１０21ボロン原子／ｃｍ3 を持つ
であろう。シリコン上のボロンに対するアニール温度の
固体溶融性温度（約８５０°Ｃ）は約１０20ａｔｏｍｓ
／ｃｍ3 ．ＢＳＧガラスからポリシリコンへの拡散は総
ドーパント勾配（いかに多くのボロンがＢＳＧ／ポリシ
リコン界面の一方に存在するか）に依存し，ポリシリコ
ンがドープされそしてＢＳＧが空になるにつれて低速度
化する傾向にある。拡散は分離係数（界面の一方もしく
は他方にドーパントが集まる傾向），温度におもに依存
するがポリシリコンの微小構造に関係するポリシリコン
の拡散性にも依存する。温度における時間もまた因子で
あるが，容易に制御できる。ある時には，温度がドーパ
ントを活性化するのに充分に高い（隙間の位置よりむし
ろ置換的な位置にドーパントを強制する）ことが重要で
あり，但し，これがソース／ドレインアニール段階にお
いて生じることが仮定されている。
【００１１】特別のプロセスの流れは，ボロンがゲート
酸化物を貫通することなしに双仕事関数のＣＭＯＳプロ
セスの流れにおいてｐ+ ポリシリコンゲート層にボロン
によりドープすることである。
【００１２】プロセスの流れは，ゲートのパターン化と
エッチングの前にポリシリコンゲート層上にドープされ
たシリコン二酸化ガラス（例えば，ＢＳＧ）の被覆層を
堆積することを含む。レジストパターンが，ＮＭＯＳ領
域上のレジスト取り除くために露光され，ＢＳＧガラス
がそのＮＭＯＳゲート領域から取り除かれる。同じパタ
ーンがＮＭＯＳゲートリンパターンからＰＭＯＳゲート
をマスクするために使用される。ポリシリコンＮＭＯＳ
領域へのｎ+ 埋め込み，このましくはリン，の後に，レ
ジストパターンが取り除かれ，そしてウェファが活性化
のためにアニールされ，そしてＮＭＯＳゲートにｎ+ ポ
リシリコンドーパントを分布させ，そしてＢＳＧからＰ
ＭＯＳポリシリコンゲート層にボロンをドライブする。
残りのＢＳＧはウェファからウェット除去され，ウェフ
ァがゲートパターン化とエッチングのために用意され
る。処理はさらに続いて，適切な金属化を従えたソース
／ドレイン形成により従来技術と同様にしてＣＭＯＳ装
置を完成する。
【００１３】ゲート酸化物の形成後に，標準的なプロセ
スの流れでその点にいたるあらゆる段階を用いてである
が，本発明に関連する好適なプロセスは，(1) ゲート酸
化物上にポリシリコンを堆積する，(2) ポリシリコンに
ＢＳＧを堆積する，(3) レジストでＢＳＧをコーティン
グする，(4) レジストを露光する，(5) レジストを現像
する，(6) ＢＳＧをエッチングする，(7) りんをイオン
注入する，(8) レジストを焼却する，(9) レジストをウ
ェット除去する，(10)埋め込みをアニールする，そして
(11)ＢＳＧを取り除くためにＨＦに浸漬するという各段
階を必要とする。
【００１４】あるいは，ゲートはｎ+ ドーピングでもっ
てのみパターン化されエッチングされ，そして被覆ＢＳ
Ｇが堆積される。ドレイン（ＬＤＤ）が軽くドープされ
たＮＭＯＳはそれからパターン化され，そしてＢＳＧが
エッチングされるかあるいは埋め込み遮蔽酸化物として
残される（リン埋め込みの間にノックオンされるボロン
を持つことも可能でる。すなわち，入射イオンはぶつか
りそして追い払われてシリコンの中にさらに深く入る不
純物，軽いボロン，それは跳ね返りが発生するより重い
リンによりノックオンされるよりよい機会をもつ）。パ
ターンを取り除いた後に，Ｎ−ＬＤＤはアニールされ
（これは砒素のＮ−ＬＤＤ流れにおいて最善に作用す
る），そしてＰＭＯＳポリシリコンゲートがｐ+ ドープ
される。アニールの後に，ＢＳＧがバックエッチされ，
ゲートポリシリコンの狭い側壁を残す。Ｐ−ＬＤＤはそ
れからパターン化され，そして砒素に比較してより高い
ボロンの拡散性をもって均一な，ＮＭＯＳおよびＰＭＯ
Ｓに対して比較可能Ｌｅｆｆ（ゲート下のソース／ドレ
イン双方の重複より短いゲート長）を備えるのに役立つ
補償酸化物として役に立つＢＳＧの側壁で埋め込まれ
る。全側壁が，それから堆積され，そしてプロセスは従
来技術と同様に続く。この流れの利点は２次元のｐ + ポ
リシリコンのドーピングである（頂部および側部からの
拡散）。
【００１５】上記のプロセスはＰＳＧからのｎ+ ポリシ
リコンをドープする場合にも同等に良く作用する。以下
に示すように，イオン注入，固体拡散処理の組合せは現
在普通に使用されている二重埋め込み処理と比較して意
味のあるプロセスの簡略化を示すものである。
【００１６】
【発明の実施の形態】本発明に係わるプロセスの流れが
図１ないし図５に示されている。図１は部分的に製造さ
れたＣＭＯＳ装置を示し，標準的な技術に従って製造さ
れたものである。装置はＰウェル３とＮウェル５をもつ
高濃度シリコン基板１上の低濃度エピタキシャル層を含
む。フィールド酸化物（ＦＯＸ）７は各ウィンドウを横
切って配置された厚さ６０Åを持つ薄いゲート酸化物を
もつＰウェル３とＮウェル５の双方にウィンドウを提供
する。ポリシリコン層１１はフィールド酸化物７とゲー
ト酸化物９の上に配置される。ボロンシリケートガラス
すなわちボロンドープシリコン二酸化物（ＢＳＧ）の層
１３はポリシリコン１１の上に配置される。
【００１７】図２を参照すると，ＰＭＯＳトランジスタ
が製造されるＮウェル５の上の領域はＰウェル３の上の
ＢＳＧ１３を露出するように標準的なフォトレジスト１
５によりマスクされる。図３に示されるようにＮウェル
５の上のフォトレジスト１５とＢＳＧを残すことで，Ｐ
ウェル３上のＢＳＧ１３はそれからエッチ除去される。
リンが図３に示されるように，Ｐウェル３上の露出され
たポリシリコン１１に埋め込まれる。残りのフォトレジ
スト１５がそれから取り除かれ，そしてそれから，図４
に示されるようにポリシリコンゲート部分ｐ+ をドープ
するために炉もしくは８５０°Ｃの高速熱アニールのい
ずれかによりＮウェル５上のポリシリコンゲート部分に
ＢＳＧ１３中のボロンをＢＳＧから拡散するが，これに
対してＰウェル３上のポリシリコンゲート部分はｎ+ で
ドープされている。図５に示されるように，残りのＢＳ
Ｇ１３が除去され，ｎ+ ポリシリコンゲート１７をもつ
Ｐウェル３およびｐ+ ポリシリコンゲート１９をもつＮ
ウェル５が構成される。プロセス処理はそれから，続く
金属化によりウェル３と５の各々のソースとドレイン領
域を与えるための標準的方法に続く。
【００１８】プロセスの流れは次に続く。即ち，ドープ
されたシリコン二酸化ガラス（例えば，ＢＳＧ）の被覆
層が，ゲートをパターニングしてエッチングする前にゲ
ートポリシリコン上に堆積される。Ｐウェルのレチクル
がウェファのパターン化に使用され，そしてＢＳＧがＮ
ＭＯＳゲート領域から除去される。同じパターンがＮＭ
ＯＳゲートリンパターンからＰＭＯＳゲートをマスクす
るために使用される。ポリシリコンへのｎ+ 埋め込みの
後に，レジストパターンが取り除かれ，そしてウェファ
はｎ+ ポリシリコンドーパントを活性化およびＢＳＧか
らｐ+ ポリシリコンにボロンをドライブするためにアニ
ールされる。ＢＳＧはそれからウェファからウェット除
去され，そしてウェファはゲートパターンとエッチング
のための用意がされる。プロセス処理はそれから先行技
術と同様にＣＭＯＳ装置を完成するように続く。
【００１９】本発明に係わるプロセスの流れは，(1) ポ
リシリコンを堆積する，(2) ポリシリコン上にＢＳＧを
堆積する，(3) レジストでＢＳＧをコーティングする，
(4)レジストを露光する，レジストを現像する，(6) Ｂ
ＳＧをエッチングする，(7)リンをイオン注入する，(8)
レジストを焼却する，(9) レジストをウェット除去す
る，(10)埋め込み物をアニールする，そして(11)ＢＳＧ
を除去するためにＨＦ（弗酸）に浸漬することの工程を
必要とする。１１の主工程のみが必要とされ，先行技術
における１４工程と対照的であることがわかる。
【００２０】上記のように，本発明が特定の好適な実施
例を参照して説明されたが，多くの変形と修正がこの技
術の熟練者に容易に明らかであろう。それゆえに，付属
の特許請求の範囲が，そのようなあらゆる変形と修正を
含むように先行技術の観点において可能な限り広く解釈
されることが意図される。
【００２１】以上の説明に関し更に以下の項を開示す
る。 (1) (a)薄いゲート酸化物，および該薄いゲート酸化物
上に薄いポリシリコンゲート層を持つ部分的に製造され
たＰＭＯＳ構造を備えること，(b) 該ポリシリコンゲー
ト層上にボロンドーピング種を持つガラス層を堆積する
こと，そして(c) 該ポリシリコンゲート層に該ガラス層
からボロンの拡散を生じさせるために段階(b) で形成さ
れた構造を加熱することの各段階を含むこと特徴とする
ＰＭＯＳトランジスタの製造方法。 (2) 該ポリシリコン層は３２００Åまでの厚さを持つ
ことを特徴とする第１項におけるＰＭＯＳトランジスタ
の製造方法。 (3) 該ゲート酸化物は９０Åストロームまでの厚さを
持つことを特徴とする第２項に記載のＰＭＯＳトランジ
スタの製造方法。 (4) 該ガラスがボロン珪酸塩ガラスであることを特徴
とする第１項に記載のＰＭＯＳトランジスタの製造方
法。 (5) 該ガラスがボロン珪酸塩ガラスであることを特徴
とする第２項に記載のＰＭＯＳトランジスタの製造方
法。 (6) 該ガラスがボロン珪酸塩ガラスであることを特徴
とする第３項に記載のＰＭＯＳトランジスタの製造方
法。 (7) (a)ｐ型領域およびｎ型領域，該ｐ型とｎ型領域の
おのおのの分離窓，該窓の上の薄いゲート酸化物層およ
び該薄いゲート酸化物層の上の薄いポリシリコンゲート
層をもつ部分的に製造されたＣＭＯＳ構造を構成するこ
と，(b) 該ｎ型領域の上の該窓の上に堆積された該ポリ
シリコンゲート層の上にボロンドーピング種を持つガラ
ス層を堆積すること，(c) 該ｐ型領域の上の該窓の上に
堆積された該ポリシリコンの部分にｎ型をドープするこ
と，(d) 該ｎ型領域の上の該窓の上に堆積された該ポリ
シリコンゲート層に該ガラス層からボロンの拡散を生じ
させるために段階(c) で形成された構造を加熱するこ
と，(e) 該ガラス層を除去すること，および(f) 該ＣＭ
ＯＳ装置の製造を完成することの各段階を含むことを特
徴とするＰＭＯＳトランジスタの製造方法。 (8) 該ポリシリコン層は３２００Åまでの厚さを持つ
ことを特徴とする第７項に記載のＰＭＯＳトランジスタ
の製造方法。 (9) 該ゲート酸化物は９０Åまでの厚さを持つことを
特徴とする第８項に記載のＰＭＯＳトランジスタの製造
方法。 (10) 該ガラスはボロン珪酸塩ガラスであることを特徴
とする第７項に記載のＰＭＯＳトランジスタの製造方
法。 (11) 該ガラスはボロン珪酸塩ガラスであることを特徴
とする第８項に記載のＰＭＯＳトランジスタの製造方
法。 (12) 該ガラスはボロン珪酸塩ガラスであることを特徴
とする第９項に記載の方法。 (13) 該ｎ型不純物はリンであることを特徴とする第７
項に記載の方法。 (14) 該ｎ型不純物はリンであることを特徴とする第８
項に記載の方法。 (15) 該ｎ型不純物はリンであることを特徴とする第９
項に記載の方法。 (16) 該ｎ型不純物はリンであることを特徴とする第１
０項に記載の方法。 (17) 該ｎ型不純物はリンであることを特徴とする第１
１項に記載の方法。 (18) 該ｎ型不純物はリンであることを特徴とする第１
２項に記載の方法。 (19) ｐ型領域(3) をもつ部分的に製造されたＮＭＯＳ
装置が製造され，ｐ領域(3) にはＮＭＯＳ装置が製造さ
れ，ｎ型領域(5) にはｐＭＯＳ装置が製造されたＣＭＯ
Ｓ構造，各領域を定義する分離パターン，各窓の薄いゲ
ート酸化物層(9) および９０Åまでの厚さを持つ薄いゲ
ート酸化物層の上の３２００Åまでの厚さをもつ薄いポ
リシリコンゲート層を備えることにより構成されるＣＭ
ＯＳトランジスタの製造方法。好適にはボロン珪酸塩ガ
ラスであるボロンドーピング種を持つガラス層(13)がｎ
型領域(5) の上に堆積されたポリシリコンゲート層(11)
の上に堆積される。ｐ型領域(3) を定義することで堆積
されたポリシリコンゲート層(11)の部分はそれからｎ型
にドープされ，好適にはリンをイオン注入することによ
り，そして構造はｎ型領域(5) の上のポリシリコンゲー
ト層(11)にガラス層(13)からボロンの拡散を生じさせる
ために加熱される。ガラス(13)のガラス層は除去され，
そしてＣＭＯＳ装置の製造が標準的な方法で完結され
る。
【図面の簡単な説明】
【図１】本発明の実施例におけるプロセスの流れを示す
図である。
【図２】本発明の実施例におけるプロセスの流れを示す
図である。
【図３】本発明の実施例におけるプロセスの流れを示す
図である。
【図４】本発明の実施例におけるプロセスの流れを示す
図である。
【図５】本発明の実施例におけるプロセスの流れを示す
図である。
【符号の説明】
１ 高濃度シリコン基板 ３ ｐウェル ５ ｎウェル ７ フヘールド酸化物 ９ 薄いゲート酸化物 １１ ポリシリコン １３ ＢＳＧ １５ フォトレジスト １７ ｎ+ ポリシリコンゲート １９ ｐ+ ポリシリコンゲート

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 (a) 薄いゲート酸化物，および該薄いゲ
    ート酸化物上に薄いポリシリコンゲート層を持つ部分的
    に製造されたＰＭＯＳ構造を備えること，(b) 該ポリシ
    リコンゲート層上にボロンドーピング種を持つガラス層
    を堆積すること，そして(c) 該ポリシリコンゲート層に
    該ガラス層からボロンの拡散を生じさせるために段階
    (b) で形成された構造を加熱することの各段階を含むこ
    と特徴とするＰＭＯＳトランジスタの製造方法。
JP8112730A 1995-05-05 1996-05-07 ドープされた二酸化シリコン膜からの拡散によるｐｍｏｓトランジスタの製造方法 Pending JPH09102552A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/436,028 US5605861A (en) 1995-05-05 1995-05-05 Thin polysilicon doping by diffusion from a doped silicon dioxide film
US436028 1995-05-05

Publications (1)

Publication Number Publication Date
JPH09102552A true JPH09102552A (ja) 1997-04-15

Family

ID=23730806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8112730A Pending JPH09102552A (ja) 1995-05-05 1996-05-07 ドープされた二酸化シリコン膜からの拡散によるｐｍｏｓトランジスタの製造方法

Country Status (3)

Country Link
US (1) US5605861A (ja)
EP (1) EP0741405A3 (ja)
JP (1) JPH09102552A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5913116A (en) * 1997-01-08 1999-06-15 Advanced Micro Devices Method of manufacturing an active region of a semiconductor by diffusing a dopant out of a sidewall spacer
US5937289A (en) * 1998-01-06 1999-08-10 International Business Machines Corporation Providing dual work function doping
US6492688B1 (en) 1999-03-02 2002-12-10 Siemens Aktiengesellschaft Dual work function CMOS device
US6274467B1 (en) 1999-06-04 2001-08-14 International Business Machines Corporation Dual work function gate conductors with self-aligned insulating cap
KR100321158B1 (ko) * 1999-12-27 2002-03-18 박종섭 게이트 전극 사이의 불순물 확산을 감소시키기 위한ｓｒａｍ 소자의 제조 방법
US6747318B1 (en) * 2001-12-13 2004-06-08 Lsi Logic Corporation Buried channel devices and a process for their fabrication simultaneously with surface channel devices to produce transistors and capacitors with multiple electrical gate oxides
US6709926B2 (en) * 2002-05-31 2004-03-23 International Business Machines Corporation High performance logic and high density embedded dram with borderless contact and antispacer
KR100500581B1 (ko) * 2003-02-20 2005-07-18 삼성전자주식회사 반도체 장치에서 게이트 전극 형성 방법
US20060035475A1 (en) * 2004-08-12 2006-02-16 Applied Materials, Inc. Semiconductor substrate processing apparatus
US12074240B2 (en) * 2008-06-12 2024-08-27 Maxeon Solar Pte. Ltd. Backside contact solar cells with separated polysilicon doped regions
US7851698B2 (en) * 2008-06-12 2010-12-14 Sunpower Corporation Trench process and structure for backside contact solar cells with polysilicon doped regions
US9583489B1 (en) 2016-01-08 2017-02-28 International Business Machines Corporation Solid state diffusion doping for bulk finFET devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4345366A (en) * 1980-10-20 1982-08-24 Ncr Corporation Self-aligned all-n+ polysilicon CMOS process
IT1213120B (it) * 1984-01-10 1989-12-14 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari a basse tensioni di soglia in circuiti integrati ad alta densita' e struttura da esso risultante.
US4599789A (en) * 1984-06-15 1986-07-15 Harris Corporation Process of making twin well VLSI CMOS
JPH0644559B2 (ja) * 1987-09-04 1994-06-08 株式会社東芝 半導体集積回路の製造方法
JPH05267600A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US5605861A (en) 1997-02-25
EP0741405A3 (en) 1997-07-09
EP0741405A2 (en) 1996-11-06

Similar Documents

Publication Publication Date Title
JP3977013B2 (ja) 個別に最適化されたｎチャネルおよびｐチャネルトランジスタ性能のための除去可能なサイドウォールスペーサを用いるｃｍｏｓプロセス
US6316302B1 (en) Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant
US6191446B1 (en) Formation and control of a vertically oriented transistor channel length
JP2976197B2 (ja) 半導体素子の製造方法
EP0164449B1 (en) Process for producing a semiconductor integrated circuit device including a misfet
JP2957757B2 (ja) トランジスタ製作方法
EP0356202B1 (en) Mosfet and fabrication method
JPH1174372A (ja) Ｌｄｄｎチャンネルトランジスタ及び非ｌｄｄｐチャンネルトランジスタを具備するｃｍｏｓ集積回路装置
US5994743A (en) Semiconductor device having different sidewall widths and different source/drain depths for NMOS & PMOS structures
US7009258B2 (en) Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon
US5877050A (en) Method of making N-channel and P-channel devices using two tube anneals and two rapid thermal anneals
JPH09102552A (ja) ドープされた二酸化シリコン膜からの拡散によるｐｍｏｓトランジスタの製造方法
US6265293B1 (en) CMOS transistors fabricated in optimized RTA scheme
EP1091414A2 (en) MOSFET with tapered gate and method of manufacturing it
US6194293B1 (en) Channel formation after source and drain regions are formed
JPH06236967A (ja) 半導体装置の製造方法
US5923984A (en) Method of making enhancement-mode and depletion-mode IGFETS with different gate materials
KR100655069B1 (ko) 듀얼 게이트형 모스 트랜지스터 제조방법
JPH0147016B2 (ja)
KR100187680B1 (ko) 반도체 소자의 제조방법
US6117742A (en) Method for making a high performance transistor
JPH08306923A (ja) 半導体素子のトランジスター製造方法
US6207520B1 (en) Rapid thermal anneal with a gaseous dopant species for formation of lightly doped regions
US6124175A (en) Rapid thermal anneal with a gaseous dopant species
US5937302A (en) Method of forming lightly doped drain region and heavily doping a gate using a single implant step