JPH0227802B2 - - Google Patents
Info
- Publication number
- JPH0227802B2 JPH0227802B2 JP58184630A JP18463083A JPH0227802B2 JP H0227802 B2 JPH0227802 B2 JP H0227802B2 JP 58184630 A JP58184630 A JP 58184630A JP 18463083 A JP18463083 A JP 18463083A JP H0227802 B2 JPH0227802 B2 JP H0227802B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- electrode
- glass
- substrate
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は、サーミスタ（感熱抵抗素子）の製造
方法に関し、更に詳細には、特性の良いサーミス
タを抵抗値のバラツキの少ない状態で得ることが
可能な製造方法に関する。
方法に関し、更に詳細には、特性の良いサーミス
タを抵抗値のバラツキの少ない状態で得ることが
可能な製造方法に関する。
従来技術
サーミスタは、ウエハー状のサーミスタ基板
に、厚膜印刷によつて多数の素子を得るように対
向電極を形成し、ダイヤモンドカツタ等で個々の
素子に切断することによつて得られる。ところ
で、抵抗値のバラツキを10％以下にすることが困
難であつた。
に、厚膜印刷によつて多数の素子を得るように対
向電極を形成し、ダイヤモンドカツタ等で個々の
素子に切断することによつて得られる。ところ
で、抵抗値のバラツキを10％以下にすることが困
難であつた。
発明の目的
そこで、本発明の目的は、抵抗値のバラツキの
少ないサーミスタを容易に得ることが出来る製造
方法を提供することにある。
少ないサーミスタを容易に得ることが出来る製造
方法を提供することにある。
発明の構成
上記目的を達成するための本発明は、サーミス
タ基板の同一表面上に第１及び第２の電極を対向
した状態に設ける工程と、少なくとも前記第１の
電極と前記第２の電極との間の前記サーミスタ基
板の表面にガラスを塗布し、しかる後焼付ける工
程と、前記ガラスの焼付工程の後に前記第１の電
極と前記第２の電極との少なくとも一方をトリミ
ングして抵抗値の調整を行う行程とを含むサーミ
スタの製造方法に係わるものである。
タ基板の同一表面上に第１及び第２の電極を対向
した状態に設ける工程と、少なくとも前記第１の
電極と前記第２の電極との間の前記サーミスタ基
板の表面にガラスを塗布し、しかる後焼付ける工
程と、前記ガラスの焼付工程の後に前記第１の電
極と前記第２の電極との少なくとも一方をトリミ
ングして抵抗値の調整を行う行程とを含むサーミ
スタの製造方法に係わるものである。
発明の作用効果
上記発明によれば、次の作用効果が得られる。
(イ) 基板の露出表面をガラスで保護するので、第
１の電極と第２の電極との間に電極の金属イオ
ンが流出し、イオンの移動（マイグレーシヨ
ン）が生じる現象を防止することが出来る。従
つて対向電極間の絶縁抵抗の低下が少なくな
る。
１の電極と第２の電極との間に電極の金属イオ
ンが流出し、イオンの移動（マイグレーシヨ
ン）が生じる現象を防止することが出来る。従
つて対向電極間の絶縁抵抗の低下が少なくな
る。
(ロ) ガラスを焼付けた後に、トリミングするの
で、ガラスの焼付に基づいてサーミスタ基板の
抵抗変化が生じても、これをトリミングで補正
することが出来る。従つて、所定の抵抗値公差
に入るサーミスタを容易に得ることが出来る。
で、ガラスの焼付に基づいてサーミスタ基板の
抵抗変化が生じても、これをトリミングで補正
することが出来る。従つて、所定の抵抗値公差
に入るサーミスタを容易に得ることが出来る。
実施例
次に、第１図〜第７図を参照して本発明の実施
例に係わるサーミスタの製造方法について述べ
る。
例に係わるサーミスタの製造方法について述べ
る。
まず、１辺が４〜５cm程度のウエハー状のサー
ミスタ基板１を用意し、この基板１上に、第１図
及び第３図に示す如く、第１及び第２の電極２，
３をストライプ状に厚膜印刷技術で形成する。な
お、サーミスタ基板１は、MnO、NiO、CoOを
主成分とした組成物の焼結体であり、第１及び第
２の電極２，３は銀−パラジウムペーストを印刷
し、焼付けたものである。
ミスタ基板１を用意し、この基板１上に、第１図
及び第３図に示す如く、第１及び第２の電極２，
３をストライプ状に厚膜印刷技術で形成する。な
お、サーミスタ基板１は、MnO、NiO、CoOを
主成分とした組成物の焼結体であり、第１及び第
２の電極２，３は銀−パラジウムペーストを印刷
し、焼付けたものである。
次に、第２図及び第４図に示す如く、第１及び
第２の電極２，３の間の基板露出面４及び第１及
び第２の電極２，３の一部を覆うようにホウケイ
酸ガラスを塗布し、好ましくは500〜550℃、より
好ましくは520〜530℃で焼付け、数μｍのガラス
被覆層５を形成する。
第２の電極２，３の間の基板露出面４及び第１及
び第２の電極２，３の一部を覆うようにホウケイ
酸ガラスを塗布し、好ましくは500〜550℃、より
好ましくは520〜530℃で焼付け、数μｍのガラス
被覆層５を形成する。
次に、第２図及び第４図の鎖線の位置をダイヤ
モンドカツタで切断し、第５図に示すチツプ状の
サーミスタ６を得る。このようにして得られたサ
ーミスタ６の抵抗値が常に公差範囲に入るとは限
らない。ウエハー状サーミスタ基板の場所の変
化、ガラスの焼付条件の変化等によつて抵抗値の
バラツキがある。そこで、第６図及び第７図に示
す如く、例えば第１の電極２の一部をレーザによ
つてトリミングする。この場合、ガラス被覆層５
が電極２のトリミング部分の上にも設けられてい
るので、ガラス被覆層５を通して電極２をレーザ
ビームで除去する。
モンドカツタで切断し、第５図に示すチツプ状の
サーミスタ６を得る。このようにして得られたサ
ーミスタ６の抵抗値が常に公差範囲に入るとは限
らない。ウエハー状サーミスタ基板の場所の変
化、ガラスの焼付条件の変化等によつて抵抗値の
バラツキがある。そこで、第６図及び第７図に示
す如く、例えば第１の電極２の一部をレーザによ
つてトリミングする。この場合、ガラス被覆層５
が電極２のトリミング部分の上にも設けられてい
るので、ガラス被覆層５を通して電極２をレーザ
ビームで除去する。
上述の方法でサーミスタ６を形成すれば、トリ
ミング部分７はガラス被覆層５で被覆されない
が、その他の部分は被覆されているので、マイグ
レーシヨンの少ないサーミスタ素子を提供するこ
とが出来る。また、ガラス被覆層５を設けた後に
トリミングするので、ガラス被覆層５を設ける際
の加熱処理によるサーミスタ基板１の抵抗変化に
基づく抵抗値のバラツキをトリミングで少なくす
ることが出来、目標の抵抗値に対するバラツキが
少なく（約２％）なる。
ミング部分７はガラス被覆層５で被覆されない
が、その他の部分は被覆されているので、マイグ
レーシヨンの少ないサーミスタ素子を提供するこ
とが出来る。また、ガラス被覆層５を設けた後に
トリミングするので、ガラス被覆層５を設ける際
の加熱処理によるサーミスタ基板１の抵抗変化に
基づく抵抗値のバラツキをトリミングで少なくす
ることが出来、目標の抵抗値に対するバラツキが
少なく（約２％）なる。
次に、第８図及び第９図に示す本発明の別の実
施例について述べる。この実施例では、第８図に
示すようにサーミスタ基板１上に第１及び第２の
電極２，３を設け、更にこれ等の間の露出表面４
にガラス被覆層５を設ける。しかし、この例で
は、トリミング部分にはガラス被覆層５を設けな
い。そして、第９図に示す如く、電極２の一部を
サンドブラストで除去し、所望の抵抗値が得られ
るようにトリミングする。この方法によつても、
ガラス被覆層５をトリミング前に設けるので、抵
抗値のバラツキが少なくなる。またマイグレーシ
ヨンも防止される。
施例について述べる。この実施例では、第８図に
示すようにサーミスタ基板１上に第１及び第２の
電極２，３を設け、更にこれ等の間の露出表面４
にガラス被覆層５を設ける。しかし、この例で
は、トリミング部分にはガラス被覆層５を設けな
い。そして、第９図に示す如く、電極２の一部を
サンドブラストで除去し、所望の抵抗値が得られ
るようにトリミングする。この方法によつても、
ガラス被覆層５をトリミング前に設けるので、抵
抗値のバラツキが少なくなる。またマイグレーシ
ヨンも防止される。
以上、実施例について述べたが、本発明はこれ
に限定されるものでなく、変形可能なものであ
る。例えば、第１図〜第７図の実施例に於いて、
トリミング部分にガラス被覆層を設けないように
してもよい。
に限定されるものでなく、変形可能なものであ
る。例えば、第１図〜第７図の実施例に於いて、
トリミング部分にガラス被覆層を設けないように
してもよい。
第１図及び第２図は本発明の実施例に係わるサ
ーミスタを製造工程順に示す平面図、第３図は第
１図の−線断面図、第４図は第２図の−
線断面図、第５図は第４図のウエハーから得たサ
ーミスタを示す断面図、第６図はトリミングした
後のサーミスタを示す断面図、第７図は第６図の
サーミスタの平面図、第８図及び第９図は本発明
の別の実施例のサーミスタを工程順に示す断面図
である。 １……サーミスタ基板、２……第１の電極、３
……第２の電極、４……露出面、５……ガラス被
覆層、６……サーミスタ、７……トリミング部
分。
ーミスタを製造工程順に示す平面図、第３図は第
１図の−線断面図、第４図は第２図の−
線断面図、第５図は第４図のウエハーから得たサ
ーミスタを示す断面図、第６図はトリミングした
後のサーミスタを示す断面図、第７図は第６図の
サーミスタの平面図、第８図及び第９図は本発明
の別の実施例のサーミスタを工程順に示す断面図
である。 １……サーミスタ基板、２……第１の電極、３
……第２の電極、４……露出面、５……ガラス被
覆層、６……サーミスタ、７……トリミング部
分。
Claims (1)
- 【特許請求の範囲】 １ サーミスタ基板の同一表面上に第１及び第２
の電極を対向した状態に設ける工程と、 少なくとも、前記第１の電極と前記第２の電極
との間の前記サーミスタ基板の表面にガラスを塗
布し、しかる後焼付ける工程と、 前記ガラスの焼付工程の後に前記第１の電極と
前記第２の電極との少なくとも一方をトリミング
して抵抗値の調整を行う工程と、 を含むサーミスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184630A JPS6076103A (ja) | 1983-10-03 | 1983-10-03 | サ−ミスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184630A JPS6076103A (ja) | 1983-10-03 | 1983-10-03 | サ−ミスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6076103A JPS6076103A (ja) | 1985-04-30 |
| JPH0227802B2 true JPH0227802B2 (ja) | 1990-06-20 |
Family
ID=16156588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58184630A Granted JPS6076103A (ja) | 1983-10-03 | 1983-10-03 | サ−ミスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076103A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4647182B2 (ja) * | 2002-11-08 | 2011-03-09 | ローム株式会社 | チップ抵抗器の製造方法およびチップ抵抗器 |
| JP2009182144A (ja) * | 2008-01-30 | 2009-08-13 | Koa Corp | 抵抗器およびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5612702A (en) * | 1979-07-11 | 1981-02-07 | Tdk Electronics Co Ltd | Chip thermistor |
-
1983
- 1983-10-03 JP JP58184630A patent/JPS6076103A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6076103A (ja) | 1985-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3637124B2 (ja) | チップ型抵抗器の構造及びその製造方法 | |
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| US6201290B1 (en) | Resistor having moisture resistant layer | |
| JPH10289803A (ja) | 抵抗器およびその製造方法 | |
| JP2001044001A (ja) | 薄膜型抵抗器の構造及び抵抗値調整方法 | |
| JPH0227802B2 (ja) | ||
| US20090322468A1 (en) | Chip Resistor and Manufacturing Method Thereof | |
| JPH04127401A (ja) | チップ型サーミスタおよびその製造方法 | |
| JP4828710B2 (ja) | チップ形抵抗器およびその製造方法 | |
| JPS644325B2 (ja) | ||
| JP2000138102A (ja) | 抵抗器およびその製造方法 | |
| JP3096122B2 (ja) | サーミスタ及びその製造方法 | |
| JP3766492B2 (ja) | チップ型抵抗器の構造及びその製造方法 | |
| TWI817476B (zh) | 晶片電阻器及晶片電阻器之製造方法 | |
| JPH0322062B2 (ja) | ||
| JP2001118705A (ja) | チップ型抵抗器 | |
| JPH07226301A (ja) | 抵抗器 | |
| JP3953325B2 (ja) | チップ抵抗器およびその製造方法 | |
| JPH11329802A (ja) | チップ型抵抗器及びその製造方法 | |
| JP2003124004A (ja) | チップ抵抗器およびその製造方法 | |
| JPH077102U (ja) | 固定抵抗器 | |
| JPH08213202A (ja) | 抵抗器 | |
| JPH10321404A (ja) | 抵抗器およびその製造方法 | |
| JPH11111513A (ja) | チップ抵抗器の製造方法 | |
| JPH0497501A (ja) | 抵抗器及びその製造方法 |