JPH0430161B2 - - Google Patents
Info
- Publication number
- JPH0430161B2 JPH0430161B2 JP58079329A JP7932983A JPH0430161B2 JP H0430161 B2 JPH0430161 B2 JP H0430161B2 JP 58079329 A JP58079329 A JP 58079329A JP 7932983 A JP7932983 A JP 7932983A JP H0430161 B2 JPH0430161 B2 JP H0430161B2
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- layer
- conductors
- film resistor
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【発明の詳細な説明】
(技術分野)
本発明は厚膜抵抗体アレイならびにその製造方
法に関するものであり、特に抵抗体を高密度に配
列することのできる厚膜抵抗体アレイならびにそ
の製造方法に関するものである。
法に関するものであり、特に抵抗体を高密度に配
列することのできる厚膜抵抗体アレイならびにそ
の製造方法に関するものである。
(従来技術)
第1図は従来の厚膜抵抗体アレイの構成を説明
する平面図である。1はセラミツク基板、2は電
極、3は厚膜抵抗体である。図示するようにセラ
ミツク基板1上に厚膜印刷法により、厚膜抵抗体
3の両端2′,2′で電極2,2が接続されるよ
う、セラミツク基板1上に一重構造で被着されて
横方向に複数配列される構成であつた。しかるに
厚膜印刷法によるこのような構成では、隣接の導
体間のピツチは、図上4に示されるものである
が、実現できるのは0.2mm程度であつて電子機器
の小型化等に伴ない厚膜抵抗体アレイを更に高密
度化することが困難であるという欠点があつた。
する平面図である。1はセラミツク基板、2は電
極、3は厚膜抵抗体である。図示するようにセラ
ミツク基板1上に厚膜印刷法により、厚膜抵抗体
3の両端2′,2′で電極2,2が接続されるよ
う、セラミツク基板1上に一重構造で被着されて
横方向に複数配列される構成であつた。しかるに
厚膜印刷法によるこのような構成では、隣接の導
体間のピツチは、図上4に示されるものである
が、実現できるのは0.2mm程度であつて電子機器
の小型化等に伴ない厚膜抵抗体アレイを更に高密
度化することが困難であるという欠点があつた。
(発明の目的)
本発明の目的は、前記の欠点を解決しようとす
るものであつて、厚膜抵抗体の両電極を二層構造
となるように構成し、各層の電極より引出しする
とともに、配列を高密度化したことを特徴とする
厚膜抵抗体アレイならびにその製造方法を得るよ
うにしたものであり、以下図面により詳細説明す
る。
るものであつて、厚膜抵抗体の両電極を二層構造
となるように構成し、各層の電極より引出しする
とともに、配列を高密度化したことを特徴とする
厚膜抵抗体アレイならびにその製造方法を得るよ
うにしたものであり、以下図面により詳細説明す
る。
(発明の構成)
本発明の厚膜抵抗体アレイは、厚膜印刷法によ
り基板上に複数の電極導体を、所定の間隔を設け
て千鳥状に形成した2列の第1層導体と、該第1
層導体表面と該導体に隣接する基板表面との所定
部分上に形成した絶縁層と、前記基板表面の所定
部分の絶縁層上に、第1層導体と所定の距離をも
つて対向する複数の電極導体を千鳥状に形成した
第2層導体と、前記第1および第2層導体のそれ
ぞれの端部に接続された複数の厚膜抵抗体とから
構成されるものであり、その製造方法は厚膜印刷
法により、基板上に、千鳥状に2列の第1層導体
を形成する第1工程と、該第1層導体表面上と、
それに隣接する基板表面上とに絶縁層を形成する
第2工程と、該絶縁層上の所定部分に第2層導体
を形成する第3工程と、第1および第2層導体の
各電極導体の端部を一体的に接続する厚膜抵抗体
を形成する第4工程と、該厚膜抵抗体を切断し、
個別の厚膜抵抗体に分離する第5工程とにより構
成される。
り基板上に複数の電極導体を、所定の間隔を設け
て千鳥状に形成した2列の第1層導体と、該第1
層導体表面と該導体に隣接する基板表面との所定
部分上に形成した絶縁層と、前記基板表面の所定
部分の絶縁層上に、第1層導体と所定の距離をも
つて対向する複数の電極導体を千鳥状に形成した
第2層導体と、前記第1および第2層導体のそれ
ぞれの端部に接続された複数の厚膜抵抗体とから
構成されるものであり、その製造方法は厚膜印刷
法により、基板上に、千鳥状に2列の第1層導体
を形成する第1工程と、該第1層導体表面上と、
それに隣接する基板表面上とに絶縁層を形成する
第2工程と、該絶縁層上の所定部分に第2層導体
を形成する第3工程と、第1および第2層導体の
各電極導体の端部を一体的に接続する厚膜抵抗体
を形成する第4工程と、該厚膜抵抗体を切断し、
個別の厚膜抵抗体に分離する第5工程とにより構
成される。
(実施例)
第2図は本発明の1実施例の構成を説明する平
面図である。第3図は第2図のA−A′の切断図
である。第4図は本発明の1実施例の製造方法の
説明図で、同図aは第1程を示し、イはB−
B′断面図、ロはC−C′断面図である。以下、bは
第2工程および、その断面図、cは第3工程およ
び、その断面図、dは第4工程およびその断面図
で、第5工程はdの18にそつて厚膜抵抗体15
を個別厚膜抵抗体15′に切断分離する工程であ
る。
面図である。第3図は第2図のA−A′の切断図
である。第4図は本発明の1実施例の製造方法の
説明図で、同図aは第1程を示し、イはB−
B′断面図、ロはC−C′断面図である。以下、bは
第2工程および、その断面図、cは第3工程およ
び、その断面図、dは第4工程およびその断面図
で、第5工程はdの18にそつて厚膜抵抗体15
を個別厚膜抵抗体15′に切断分離する工程であ
る。
第2図、第3図、第4図において、11はセラ
ミツク基板、12は第1層導体、12′は第1層
導体の電極部分、13は絶縁層、14は第2層導
体、15は厚膜抵抗体、15′は個別厚膜抵抗体、
18は個別厚膜抵抗体間の中心である。
ミツク基板、12は第1層導体、12′は第1層
導体の電極部分、13は絶縁層、14は第2層導
体、15は厚膜抵抗体、15′は個別厚膜抵抗体、
18は個別厚膜抵抗体間の中心である。
セラミツク基板11上に厚膜抵抗体15の片側
の電極として、第1層導体12を、第4図aに示
す第1工程のように、厚膜印刷法によつて千鳥状
に形成した後、結晶化ガラスの絶縁層13を第4
図bの第2工程に示すように、厚膜印刷法によ
り、第1層導体12上に一体的に形成する。この
時第1層導体12の電極部分12′は露出するよ
うにする。つぎに、厚膜印刷法により、厚膜抵抗
体15の他の側の電極として第1層導体12のた
て方向延長線上で、第4図cの第3工程に示す如
く、第1層導体12に対応するように第2層導体
14を絶縁層13上に形成する。
の電極として、第1層導体12を、第4図aに示
す第1工程のように、厚膜印刷法によつて千鳥状
に形成した後、結晶化ガラスの絶縁層13を第4
図bの第2工程に示すように、厚膜印刷法によ
り、第1層導体12上に一体的に形成する。この
時第1層導体12の電極部分12′は露出するよ
うにする。つぎに、厚膜印刷法により、厚膜抵抗
体15の他の側の電極として第1層導体12のた
て方向延長線上で、第4図cの第3工程に示す如
く、第1層導体12に対応するように第2層導体
14を絶縁層13上に形成する。
つぎに、第4図dの第4工程に示す如く、厚膜
抵抗体15を、厚膜印刷法により、第1層導体1
2の電極部分12′と第2層導体14の電極部分
に接続するように一体的に全面に被着させる。
抵抗体15を、厚膜印刷法により、第1層導体1
2の電極部分12′と第2層導体14の電極部分
に接続するように一体的に全面に被着させる。
つぎに、第5工程として、第4図dの個別厚膜
抵抗体間の中心18にそつて、レーザー光もしく
はダイシングソーによる切断方法によつて、一体
的に全面に被着した部分の厚膜抵抗体15を個別
の厚膜抵抗体15′に分離して、基板上に設けた
第1層導体12と該第1層導体12のたて方向延
長線上で基板上に設けた絶縁層13上の第2層導
体14とを連結してなる個別厚膜抵抗体15′を、
互に隣接して複数個配列した厚膜抵抗体アレイを
製造することができた。
抵抗体間の中心18にそつて、レーザー光もしく
はダイシングソーによる切断方法によつて、一体
的に全面に被着した部分の厚膜抵抗体15を個別
の厚膜抵抗体15′に分離して、基板上に設けた
第1層導体12と該第1層導体12のたて方向延
長線上で基板上に設けた絶縁層13上の第2層導
体14とを連結してなる個別厚膜抵抗体15′を、
互に隣接して複数個配列した厚膜抵抗体アレイを
製造することができた。
なお上記の切断方法での各個別厚膜抵抗体間の
中心18での切断幅はレーザー光、ダイシングソ
ー共に約20μm程度であつた。又抵抗値の調整を
必要とする場合にはレーザートリミング装置によ
りトリミングが可能である。
中心18での切断幅はレーザー光、ダイシングソ
ー共に約20μm程度であつた。又抵抗値の調整を
必要とする場合にはレーザートリミング装置によ
りトリミングが可能である。
かくして、本実施例においては以上の構成をと
つたので第1図に示した従来の厚膜抵抗体アレイ
においては隣接の導体間のピツチ4が0.2mm程度
であつたものが、本実施例では第2図に示すピツ
チ20が0.2mm程度であるので、ピツチ21は0.1
mm程度となり、従来の半分程度となり、厚膜抵抗
体アレイの高密度化を構成することが可能となつ
た。
つたので第1図に示した従来の厚膜抵抗体アレイ
においては隣接の導体間のピツチ4が0.2mm程度
であつたものが、本実施例では第2図に示すピツ
チ20が0.2mm程度であるので、ピツチ21は0.1
mm程度となり、従来の半分程度となり、厚膜抵抗
体アレイの高密度化を構成することが可能となつ
た。
(発明の効果)
以上詳細に説明したように厚膜抵抗体アレイの
電極を2層構造とすることにより、厚膜抵抗体の
ピツチを従来のものの半分程度に形成できるの
で、高密度の厚膜抵抗体アレイが形成できるとい
う効果がある。
電極を2層構造とすることにより、厚膜抵抗体の
ピツチを従来のものの半分程度に形成できるの
で、高密度の厚膜抵抗体アレイが形成できるとい
う効果がある。
また電極の取り出し方も第1層導体を千鳥状配
置に、第2層導体を絶縁層上としたためどの厚膜
抵抗体の電極も片側は第1層導体、他の側は第2
層導体となるので抵抗値のバラツキを小さくでき
るという効果がある。
置に、第2層導体を絶縁層上としたためどの厚膜
抵抗体の電極も片側は第1層導体、他の側は第2
層導体となるので抵抗値のバラツキを小さくでき
るという効果がある。
また本発明は、厚膜抵抗体アレイの電極を2層
構造とし第1層導体を千鳥状配置に第2層導体を
絶縁層上としたため高密度で抵抗値バラツキの小
さい厚膜抵抗体アレイが形成できるので、チツプ
抵抗および厚膜ハイブリツドIC等に利用するこ
とができるという効果がある。
構造とし第1層導体を千鳥状配置に第2層導体を
絶縁層上としたため高密度で抵抗値バラツキの小
さい厚膜抵抗体アレイが形成できるので、チツプ
抵抗および厚膜ハイブリツドIC等に利用するこ
とができるという効果がある。
第1図は従来の厚膜抵抗体アレイの平面図、第
2図は本発明の1実施例の平面図、第3図は第2
図のA−A′の切断図、第4図は本発明の1実施
例の製造方法の説明図である。 1:セラミツク基板、2:電極、3:厚膜抵抗
体、11:セラミツク基板、12:第1層導体、
12′:第1層導体の電極部分、13:絶縁層、
14:第2層導体、15:厚膜抵抗体、15′:
個別厚膜抵抗体、18:個別厚膜抵抗体間の中
心。
2図は本発明の1実施例の平面図、第3図は第2
図のA−A′の切断図、第4図は本発明の1実施
例の製造方法の説明図である。 1:セラミツク基板、2:電極、3:厚膜抵抗
体、11:セラミツク基板、12:第1層導体、
12′:第1層導体の電極部分、13:絶縁層、
14:第2層導体、15:厚膜抵抗体、15′:
個別厚膜抵抗体、18:個別厚膜抵抗体間の中
心。
Claims (1)
- 【特許請求の範囲】 1 厚膜抵抗体とその電極導体を厚膜印刷法によ
り基板上に形成するようにした厚膜抵抗体アレイ
において、 基板上に2列に設けられた複数の第1層導体
と、該第1層導体の端部を除くその他の部分上及
び、前記第1層導体のそれぞれの列方向に沿つた
前記各第1層導体と隣接する基板表面の所定部分
上に少なくとも設けられた絶縁層と、 基板表面の前記所定部分上の前記絶縁層上に設
けられ、且つ、前記各第1層導体と所定の距離を
もつて相対向して設けられた複数の第2層導体
と、 相対向する前記各第1層導体と、絶縁層上の前
記各第2層導体とを連結するように設けられた複
数の厚膜抵抗体とを備え、 前記第1層導体及び絶縁層上の前記第2層導体
がともに千鳥状に配列され、且つ前記第1層導体
と絶縁層上の前記第2層導体とが互いに隣接して
横方向に交互に配列される構成としたことを特徴
とする厚膜抵抗体アレイ。 2 基板上に厚膜抵抗体とその電極を厚膜印刷法
により形成するようにした厚膜抵抗体アレイの製
造方法において、複数の第1層導体を基板上に千
鳥状に2列に配列するようにした第1工程と、 つぎに、前記の複数の第1層導体の端部に露出
部分を設けるとともに、その他の部分の上面に絶
縁層を被着するようにした第2工程と、 つぎに、前記の複数の第1層導体の夫々のたて
方向延長線上の所定の距離の前記絶縁層上に、第
2層導体を設けるようにした第3工程と、 つぎに、前記の複数の第1層導体の端部と、前
記第2層導体の端部とが連結されるよう厚膜抵抗
体を一体的に被着するようにした第4工程と、 つぎに、レーザー光もしくは、ダイシングソー
による切断方法により、前記厚膜抵抗体を個別の
抵抗体に分離形成する第5工程とからなる厚膜抵
抗体アレイの製造方法 3 前記絶縁層が、前記第1層導体のそれぞれの
列対応に帯状に被着されることを特徴とする特許
請求の範囲第2項記載の厚膜抵抗体アレイの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58079329A JPS59204201A (ja) | 1983-05-09 | 1983-05-09 | 厚膜抵抗体アレイおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58079329A JPS59204201A (ja) | 1983-05-09 | 1983-05-09 | 厚膜抵抗体アレイおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59204201A JPS59204201A (ja) | 1984-11-19 |
| JPH0430161B2 true JPH0430161B2 (ja) | 1992-05-21 |
Family
ID=13686841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58079329A Granted JPS59204201A (ja) | 1983-05-09 | 1983-05-09 | 厚膜抵抗体アレイおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59204201A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453506A (en) * | 1987-08-25 | 1989-03-01 | Rohm Co Ltd | Manufacture of printed circuit |
-
1983
- 1983-05-09 JP JP58079329A patent/JPS59204201A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59204201A (ja) | 1984-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| JP3846312B2 (ja) | 多連チップ抵抗器の製造方法 | |
| JPH0632643Y2 (ja) | チツプ形ネツトワーク抵抗器 | |
| US4920363A (en) | Method of manufacturing electrostatic printer heads | |
| JPS5842639B2 (ja) | セラミツク配線基板の製造法 | |
| JPH0430161B2 (ja) | ||
| US5982273A (en) | Multi-element type chip device and process for making the same | |
| JPWO1997002579A1 (ja) | マルチエレメント型チップデバイス及びその製造方法 | |
| JPH02303005A (ja) | 厚膜抵抗素子の製造方法 | |
| JPH04372101A (ja) | 角形チップ抵抗器及びその製造方法 | |
| JPH11307304A (ja) | チップ抵抗器及びその製造方法 | |
| JPH01189102A (ja) | 回路部品の電極製造方法 | |
| JPH01152701A (ja) | チップ型電子部品 | |
| JPH09115706A (ja) | チップ型抵抗器の製造方法 | |
| JPH11283802A (ja) | チップ抵抗器 | |
| JPS6330771B2 (ja) | ||
| JPH0347289Y2 (ja) | ||
| JPS6155280B2 (ja) | ||
| JPH11111513A (ja) | チップ抵抗器の製造方法 | |
| JPS6225858Y2 (ja) | ||
| JPS6125219Y2 (ja) | ||
| JPH0413841B2 (ja) | ||
| US5234709A (en) | Process for producing thermal head | |
| JPH07211508A (ja) | チップ抵抗器の製造方法 | |
| JPH07283060A (ja) | 薄膜チップインダクタの製造方法 |