JPH09116356A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH09116356A JPH09116356A JP7272343A JP27234395A JPH09116356A JP H09116356 A JPH09116356 A JP H09116356A JP 7272343 A JP7272343 A JP 7272343A JP 27234395 A JP27234395 A JP 27234395A JP H09116356 A JPH09116356 A JP H09116356A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- circuit
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 出力動作点を自由に設定でき、ダイナミック
レンジの効率を稼ぐ。 【解決手段】 コレクタに入力電流が供給される第１の
トランジスタＱ1と、入力電流に比例した出力電流がコ
レクタに流れる第３のトランジスタＱ3と、第１，第３
のトランジスタＱ1，Ｑ3のベースをドライブする第２の
トランジスタＱ2と第４のトランジスタＱ4を備え、第
１，第３のトランジスタＱ1，Ｑ3のエミッタが共通の定
電圧源１を介して接地され、第２，第４のトランジスタ
Ｑ2，Ｑ4のコレクタが電源に接続され、第２，第４のト
ランジスタＱ2，Ｑ4のエミッタが定電流源２，３を介し
て接地され、第２，第４のトランジスタＱ2，Ｑ4のベー
スが第１のトランジスタＱ1のコレクタに共通接続さ
れ、第２のトランジスタＱ2のエミッタが第１のトラン
ジスタＱ1のベースに接続され、第４のトランジスタＱ4
のエミッタが第３のトランジスタＱ3のベースに接続さ
れている。
レンジの効率を稼ぐ。 【解決手段】 コレクタに入力電流が供給される第１の
トランジスタＱ1と、入力電流に比例した出力電流がコ
レクタに流れる第３のトランジスタＱ3と、第１，第３
のトランジスタＱ1，Ｑ3のベースをドライブする第２の
トランジスタＱ2と第４のトランジスタＱ4を備え、第
１，第３のトランジスタＱ1，Ｑ3のエミッタが共通の定
電圧源１を介して接地され、第２，第４のトランジスタ
Ｑ2，Ｑ4のコレクタが電源に接続され、第２，第４のト
ランジスタＱ2，Ｑ4のエミッタが定電流源２，３を介し
て接地され、第２，第４のトランジスタＱ2，Ｑ4のベー
スが第１のトランジスタＱ1のコレクタに共通接続さ
れ、第２のトランジスタＱ2のエミッタが第１のトラン
ジスタＱ1のベースに接続され、第４のトランジスタＱ4
のエミッタが第３のトランジスタＱ3のベースに接続さ
れている。
Description
【０００１】
【発明の属する技術分野】この発明は、各種の電子回路
装置における基本的な回路要素である増幅回路に関し、
特に、単純な増幅回路としてだけでなく、可変利得増幅
回路、掛け算回路、累乗回路、周波数変換回路、検波復
調回路、変調回路、偏向回路などに応用される増幅回路
に関する。
装置における基本的な回路要素である増幅回路に関し、
特に、単純な増幅回路としてだけでなく、可変利得増幅
回路、掛け算回路、累乗回路、周波数変換回路、検波復
調回路、変調回路、偏向回路などに応用される増幅回路
に関する。
【０００２】
【従来の技術】テレビやラジオの受信機・送信機、ビデ
オテープレコーダ、偏向回路を有するテレビモニタ装置
・ディスプレイ装置などの電子回路装置においては、増
幅回路、可変利得増幅回路、掛け算回路、累乗回路、周
波数変換回路、検波復調回路、変調回路、偏向回路など
の各種の回路が含まれている。これらの回路は増幅回路
が基本構成要素であり、増幅回路のさまざまな応用回路
として捉えられる。図４、図５、図６に従来の代表的な
回路構成のいくつかを示している。
オテープレコーダ、偏向回路を有するテレビモニタ装置
・ディスプレイ装置などの電子回路装置においては、増
幅回路、可変利得増幅回路、掛け算回路、累乗回路、周
波数変換回路、検波復調回路、変調回路、偏向回路など
の各種の回路が含まれている。これらの回路は増幅回路
が基本構成要素であり、増幅回路のさまざまな応用回路
として捉えられる。図４、図５、図６に従来の代表的な
回路構成のいくつかを示している。
【０００３】《図４の可変利得増幅回路》図４は、従来
のギルバート変換形の可変利得増幅回路（可変増幅器）
の回路図である。図４において、各トランジスタＱ1〜
Ｑ6は全てＮＰＮ形であり、トランジスタＱ1とトランジ
スタＱ3、及びトランジスタＱ5とトランジスタＱ6はそ
れぞれ差動対を構成している。トランジスタＱ1とトラ
ンジスタＱ3のエミッタにはそれぞれ電流Ｉ1の電流源２
０が接続され、トランジスタＱ5とトランジスタＱ6のエ
ミッタには電流２・Ｉ2の電流源２１が接続されてい
る。トランジスタＱ2とトランジスタＱ4の各ベースには
定電圧源２２が接続され、トランジスタＱ1のベースと
トランジスタＱ3のベース間には入力信号電圧源２３が
挿入され、ｉ1＝Ｖin／Ｒ1の信号電流が流れる。
のギルバート変換形の可変利得増幅回路（可変増幅器）
の回路図である。図４において、各トランジスタＱ1〜
Ｑ6は全てＮＰＮ形であり、トランジスタＱ1とトランジ
スタＱ3、及びトランジスタＱ5とトランジスタＱ6はそ
れぞれ差動対を構成している。トランジスタＱ1とトラ
ンジスタＱ3のエミッタにはそれぞれ電流Ｉ1の電流源２
０が接続され、トランジスタＱ5とトランジスタＱ6のエ
ミッタには電流２・Ｉ2の電流源２１が接続されてい
る。トランジスタＱ2とトランジスタＱ4の各ベースには
定電圧源２２が接続され、トランジスタＱ1のベースと
トランジスタＱ3のベース間には入力信号電圧源２３が
挿入され、ｉ1＝Ｖin／Ｒ1の信号電流が流れる。
【０００４】トランジスタＱnのベース・エミッタ間電
圧をＶfQnとすると、キルヒホフの電圧降下一定則よ
り、ＶfQ2＋ＶfQ6＝ＶfQ5＋ＶfQ4となり、下記の＜数１
＞及び＜数２＞の式より、ＩQ2・ＩQ6＝ＩQ5・ＩQ4であ
る。信号成分を考えると、ＩQ2＝Ｉ1＋ｉ1、ＩQ4＝Ｉ1
−ｉ1、ＩQ5＝Ｉ2＋ｉ2、ＩQ6＝Ｉ2−ｉ2となる。これ
を上記の式に代入すると、（Ｉ1＋ｉ1）・（Ｉ2−ｉ2）
＝（Ｉ2＋ｉ2）・（Ｉ1−ｉ4）となる。これを解いて下
記の＜数３＞が得られ、Ｒ2＝Ｒ3とすると、出力ｖoは
下記の＜数４＞で表される。
圧をＶfQnとすると、キルヒホフの電圧降下一定則よ
り、ＶfQ2＋ＶfQ6＝ＶfQ5＋ＶfQ4となり、下記の＜数１
＞及び＜数２＞の式より、ＩQ2・ＩQ6＝ＩQ5・ＩQ4であ
る。信号成分を考えると、ＩQ2＝Ｉ1＋ｉ1、ＩQ4＝Ｉ1
−ｉ1、ＩQ5＝Ｉ2＋ｉ2、ＩQ6＝Ｉ2−ｉ2となる。これ
を上記の式に代入すると、（Ｉ1＋ｉ1）・（Ｉ2−ｉ2）
＝（Ｉ2＋ｉ2）・（Ｉ1−ｉ4）となる。これを解いて下
記の＜数３＞が得られ、Ｒ2＝Ｒ3とすると、出力ｖoは
下記の＜数４＞で表される。
【０００５】従って、利得は、下記の＜数５＞となる。
この＜数５＞よりこの回路の利得は、抵抗Ｒ1と抵抗Ｒ2
の抵抗比で決まる他に定電流源２０，２１の電流比によ
っても左右される。電流Ｉ1又は電流Ｉ2を変化させるこ
とで利得を変えることができる。
この＜数５＞よりこの回路の利得は、抵抗Ｒ1と抵抗Ｒ2
の抵抗比で決まる他に定電流源２０，２１の電流比によ
っても左右される。電流Ｉ1又は電流Ｉ2を変化させるこ
とで利得を変えることができる。
【０００６】
【数１】
【０００７】
【数２】
【０００８】
【数３】
【０００９】
【数４】
【００１０】
【数５】
【００１１】《図５の掛算回路》図５は、従来のギルバ
ート変換を掛算に用いた掛算回路の回路図である。図５
において、各トランジスタＱ1〜Ｑ10は全てＮＰＮ形で
あり、トランジスタＱ1とトラジスタＱ3、及び、トラン
ジスタＱ5とトランジスタＱ8は差動対を構成している。
又、トランジスタＱ6とトランジスタＱ7、及び、トラン
ジスタＱ9とトランジスタＱ10はフルバランス形の差動
対を構成している。トランジスタＱ1とトランジスタＱ3
のエミッタにはそれぞれ電流Ｉ1の定電流源２４が接続
され、又、トランジスタＱ5とトランジスタＱ8のエミッ
タにはそれぞれ電流Ｉ2の定電流源２５が接続されてい
る。トランジスタＱ2とトランジスタＱ4の各ベースには
定電圧源２６が接続されている。又、トランジスタＱ1
のベースとトランジスタＱ3のベース間には第１の入力
信号電圧源２７が挿入され、トランジスタＱ5のベース
とトランジスタＱ8のベース間には第２の入力信号電圧
源２８が挿入されている。
ート変換を掛算に用いた掛算回路の回路図である。図５
において、各トランジスタＱ1〜Ｑ10は全てＮＰＮ形で
あり、トランジスタＱ1とトラジスタＱ3、及び、トラン
ジスタＱ5とトランジスタＱ8は差動対を構成している。
又、トランジスタＱ6とトランジスタＱ7、及び、トラン
ジスタＱ9とトランジスタＱ10はフルバランス形の差動
対を構成している。トランジスタＱ1とトランジスタＱ3
のエミッタにはそれぞれ電流Ｉ1の定電流源２４が接続
され、又、トランジスタＱ5とトランジスタＱ8のエミッ
タにはそれぞれ電流Ｉ2の定電流源２５が接続されてい
る。トランジスタＱ2とトランジスタＱ4の各ベースには
定電圧源２６が接続されている。又、トランジスタＱ1
のベースとトランジスタＱ3のベース間には第１の入力
信号電圧源２７が挿入され、トランジスタＱ5のベース
とトランジスタＱ8のベース間には第２の入力信号電圧
源２８が挿入されている。
【００１２】第１の入力信号電圧源２７による信号電流
ｉ1は、下記の＜数６＞で表され、第２の入力信号電圧
源２８による信号電流ｉ2は、下記の＜数７＞で表され
る。キルヒホフの電圧降下一定則より、下記の＜数８＞
の式、＜数９＞の式が成立する。
ｉ1は、下記の＜数６＞で表され、第２の入力信号電圧
源２８による信号電流ｉ2は、下記の＜数７＞で表され
る。キルヒホフの電圧降下一定則より、下記の＜数８＞
の式、＜数９＞の式が成立する。
【００１３】＜数８＞の式より、上記可変利得増幅回路
と同様に、（Ｉ1＋ｉ1）・ＩQ6＝（Ｉ1−ｉ1）・ＩQ7と
なる。但し、ＩQ6＋ＩQ7＝Ｉ2＋ｉ2である。これらと下
記の＜数１０＞の式より、ＩQ6とＩQ7はそれぞれ下記の
＜数１１＞、＜数１２＞で表される。
と同様に、（Ｉ1＋ｉ1）・ＩQ6＝（Ｉ1−ｉ1）・ＩQ7と
なる。但し、ＩQ6＋ＩQ7＝Ｉ2＋ｉ2である。これらと下
記の＜数１０＞の式より、ＩQ6とＩQ7はそれぞれ下記の
＜数１１＞、＜数１２＞で表される。
【００１４】＜数９＞の式より、上記可変利得増幅回路
と同様に、（Ｉ1＋ｉ1）・ＩQ9＝（Ｉ1−ｉ1）・ＩQ10
となる。但し、ＩQ9＋ＩQ10＝Ｉ2−ｉ2である。これら
と下記の＜数１３＞の式より、ＩQ9とＩQ10はそれぞれ
下記の＜数１４＞、＜数１５＞で表される。
と同様に、（Ｉ1＋ｉ1）・ＩQ9＝（Ｉ1−ｉ1）・ＩQ10
となる。但し、ＩQ9＋ＩQ10＝Ｉ2−ｉ2である。これら
と下記の＜数１３＞の式より、ＩQ9とＩQ10はそれぞれ
下記の＜数１４＞、＜数１５＞で表される。
【００１５】以上より、出力電流Ｉo1＝ＩQ6＋ＩQ10な
ので、下記の＜数１６＞となり、出力電流Ｉo2＝ＩQ7＋
ＩQ9なので、下記の＜数１７＞となる。Ｒ3＝Ｒ4とする
と、出力ｖoは、下記の＜数１８＞となり、２つの入力
ｖi1，ｖi2を掛け合わせた形となる。
ので、下記の＜数１６＞となり、出力電流Ｉo2＝ＩQ7＋
ＩQ9なので、下記の＜数１７＞となる。Ｒ3＝Ｒ4とする
と、出力ｖoは、下記の＜数１８＞となり、２つの入力
ｖi1，ｖi2を掛け合わせた形となる。
【００１６】掛算回路は、２つの異なる周波数ｆ1，ｆ2
を各入力信号成分とすれば、出力には｜ｆ1−ｆ2｜、｜
ｆ1＋ｆ2｜が現れるため、周波数変換回路となる。
を各入力信号成分とすれば、出力には｜ｆ1−ｆ2｜、｜
ｆ1＋ｆ2｜が現れるため、周波数変換回路となる。
【００１７】また、第１の入力信号をｖi1＝ｓｉｎ（ω
ｔ＋Φ）、第２の入力信号をｖi2＝ｃｏｓ（ωｔ＋Φ）
とすると、ｖi1・ｖi2＝０．５・ｓｉｎ（２ωｔ＋２
Φ）となり、出力ｖoには２倍の周波数成分が現れるた
め、逓倍回路となる。ｖi1＝ｖi 2とすると、出力ｖoに
はｖi1の２乗が現れる。この特性は、図７に示すよう
に、２次曲線（放物線）である。
ｔ＋Φ）、第２の入力信号をｖi2＝ｃｏｓ（ωｔ＋Φ）
とすると、ｖi1・ｖi2＝０．５・ｓｉｎ（２ωｔ＋２
Φ）となり、出力ｖoには２倍の周波数成分が現れるた
め、逓倍回路となる。ｖi1＝ｖi 2とすると、出力ｖoに
はｖi1の２乗が現れる。この特性は、図７に示すよう
に、２次曲線（放物線）である。
【００１８】
【数６】
【００１９】
【数７】
【００２０】
【数８】
【００２１】
【数９】
【００２２】
【数１０】
【００２３】
【数１１】
【００２４】
【数１２】
【００２５】
【数１３】
【００２６】
【数１４】
【００２７】
【数１５】
【００２８】
【数１６】
【００２９】
【数１７】
【００３０】
【数１８】
【００３１】《図６の３乗回路》図６は、３乗回路の回
路図である。図６において、この３乗回路は、図５の掛
算回路の後段にギルバート変換回路をもう１段追加した
ものである。上記掛算回路で得られる２乗回路は、ｖi1
＝ｖi2及びＲ1＝Ｒ2のとき、出力ｖoは上記＜数１８＞
の変形で、下記の＜数１９＞となるが、同様に図６の３
乗回路の場合には下記の＜数２０＞で表現される。この
特性は、図８に示すように、３次曲線である。
路図である。図６において、この３乗回路は、図５の掛
算回路の後段にギルバート変換回路をもう１段追加した
ものである。上記掛算回路で得られる２乗回路は、ｖi1
＝ｖi2及びＲ1＝Ｒ2のとき、出力ｖoは上記＜数１８＞
の変形で、下記の＜数１９＞となるが、同様に図６の３
乗回路の場合には下記の＜数２０＞で表現される。この
特性は、図８に示すように、３次曲線である。
【００３２】
【数１９】
【００３３】
【数２０】
【００３４】
【発明が解決しようとする課題】しかしながら、従来の
一般的なギルバート変換形の回路では、図４、図５、図
６のどの場合においても出力の動作点はＧＮＤとの間に
トランジスタを２段以上縦列に組んで構成していた。例
えば図４では、出力動作点はトランジスタＱ5又はトラ
ンジスタＱ6のコレクタとなるが、ＧＮＤに対して各々
トランジスタＱ5と電流源又はトランジスタＱ6と電流源
という２つのトランジスタを介在する。また図５、図６
では、フルバランスの形をしているので、更に１段増
え、出力動作点とＧＮＤとの間に３つのトランジスタを
縦列に介在することになる。
一般的なギルバート変換形の回路では、図４、図５、図
６のどの場合においても出力の動作点はＧＮＤとの間に
トランジスタを２段以上縦列に組んで構成していた。例
えば図４では、出力動作点はトランジスタＱ5又はトラ
ンジスタＱ6のコレクタとなるが、ＧＮＤに対して各々
トランジスタＱ5と電流源又はトランジスタＱ6と電流源
という２つのトランジスタを介在する。また図５、図６
では、フルバランスの形をしているので、更に１段増
え、出力動作点とＧＮＤとの間に３つのトランジスタを
縦列に介在することになる。
【００３５】従って、出力動作点はそのＧＮＤとの間に
介在する各トランジスタが正常に動作しうる電圧に設定
しなければならずＶcc〜ＧＮＤ間で決められる動作点電
圧の自由度は限られてくる。故に出力信号のダイナミッ
クレンジも限られてくる。
介在する各トランジスタが正常に動作しうる電圧に設定
しなければならずＶcc〜ＧＮＤ間で決められる動作点電
圧の自由度は限られてくる。故に出力信号のダイナミッ
クレンジも限られてくる。
【００３６】更に、図６で表される３入力掛算回路或は
３乗回路の場合、トランジスタＱ6，Ｑ7，Ｑ9，Ｑ10の
フルバランスのベース入力電圧はＶＤ1−Ｖf（但しＶf
はトランジスタＱ2並びにトランジスタＱ4のＶBE）とな
るが、そのコレクタ電圧はＶf以上上側に設定するのが
各トランジスタの正常なバイアスを維持する上で望まし
い。即ち、トランジスタＱ11及びトランジスタＱ12のエ
ミッタ電圧＝ＶＤ2−Ｖf≧ＶＤ1−Ｖf＋Ｖfとなり、こ
れがトランジスタＱ14，Ｑ15，Ｑ17，Ｑ18のべース入力
電圧となる。これは累乗回路の次数を多くするに従い、
後段のフルバランスミキサーのフルバランスベース入力
電圧及びコレクタ出力動作点電圧はＶccに近接し、ダイ
ナミックレンジに対し、より制限がかかってくることを
意味する。
３乗回路の場合、トランジスタＱ6，Ｑ7，Ｑ9，Ｑ10の
フルバランスのベース入力電圧はＶＤ1−Ｖf（但しＶf
はトランジスタＱ2並びにトランジスタＱ4のＶBE）とな
るが、そのコレクタ電圧はＶf以上上側に設定するのが
各トランジスタの正常なバイアスを維持する上で望まし
い。即ち、トランジスタＱ11及びトランジスタＱ12のエ
ミッタ電圧＝ＶＤ2−Ｖf≧ＶＤ1−Ｖf＋Ｖfとなり、こ
れがトランジスタＱ14，Ｑ15，Ｑ17，Ｑ18のべース入力
電圧となる。これは累乗回路の次数を多くするに従い、
後段のフルバランスミキサーのフルバランスベース入力
電圧及びコレクタ出力動作点電圧はＶccに近接し、ダイ
ナミックレンジに対し、より制限がかかってくることを
意味する。
【００３７】この発明は前述した従来の問題点に鑑みな
されたもので、その目的は、出力動作点を自由に設定で
き、それによってダイナミックレンジを効率よく稼ぐこ
とができ、低い電源電圧で動作可能な増幅回路を提供す
ることにある。
されたもので、その目的は、出力動作点を自由に設定で
き、それによってダイナミックレンジを効率よく稼ぐこ
とができ、低い電源電圧で動作可能な増幅回路を提供す
ることにある。
【００３８】
【課題を解決するための手段】この発明の増幅回路は、
基本的に、コレクタに入力電流が供給される第１のトラ
ンジスタと、前記入力電流に比例した出力電流がコレク
タに流れる第３のトランジスタと、第１のトランジスタ
と第３のトランジスタのベースをそれぞれドライブする
第２のトランジスタと第４のトランジスタを備え、第１
のトランジスタと第３のトランジスタのエミッタが共通
の定電圧源を介して接地され、第２のトランジスタと第
４のトランジスタのコレクタが電源に接続され、第２の
トランジスタと第４のトランジスタのエミッタがそれぞ
れ定電流源を介して接地され、第２のトランジスタと第
４のトランジスタのベースが第１のトランジスタのコレ
クタに共通接続され、第２のトランジスタのエミッタが
第１のトランジスタのベースに接続され、第４のトラン
ジスタのエミッタが第３のトランジスタのベースに接続
されたものである。
基本的に、コレクタに入力電流が供給される第１のトラ
ンジスタと、前記入力電流に比例した出力電流がコレク
タに流れる第３のトランジスタと、第１のトランジスタ
と第３のトランジスタのベースをそれぞれドライブする
第２のトランジスタと第４のトランジスタを備え、第１
のトランジスタと第３のトランジスタのエミッタが共通
の定電圧源を介して接地され、第２のトランジスタと第
４のトランジスタのコレクタが電源に接続され、第２の
トランジスタと第４のトランジスタのエミッタがそれぞ
れ定電流源を介して接地され、第２のトランジスタと第
４のトランジスタのベースが第１のトランジスタのコレ
クタに共通接続され、第２のトランジスタのエミッタが
第１のトランジスタのベースに接続され、第４のトラン
ジスタのエミッタが第３のトランジスタのベースに接続
されたものである。
【００３９】ここで、前記定電圧源は定電流源に置換可
能である。また、第２のトランジスタのエミッタと第１
のトランジスタのベースを結ぶ系に第５のトランジスタ
によるエミッタフォロアが介挿されているとともに、第
４のトランジスタのエミッタと第３のトランジスタのベ
ースを結ぶ系に第６のトランジスタによるエミッタフォ
ロアが介挿することで、動作点を適宜に変えることがで
きる。また、入力電圧を電流に変換して第１のトランジ
スタに供給する電圧／電流変換回路と、第２のトランジ
スタを流れる出力電流を電圧に変換して取り出す電流／
電圧変換回路を設けることで、入出力とも電圧信号とす
ることができる。
能である。また、第２のトランジスタのエミッタと第１
のトランジスタのベースを結ぶ系に第５のトランジスタ
によるエミッタフォロアが介挿されているとともに、第
４のトランジスタのエミッタと第３のトランジスタのベ
ースを結ぶ系に第６のトランジスタによるエミッタフォ
ロアが介挿することで、動作点を適宜に変えることがで
きる。また、入力電圧を電流に変換して第１のトランジ
スタに供給する電圧／電流変換回路と、第２のトランジ
スタを流れる出力電流を電圧に変換して取り出す電流／
電圧変換回路を設けることで、入出力とも電圧信号とす
ることができる。
【００４０】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。
を用いて説明する。
【００４１】《基本回路》図１（ａ）の増幅回路は、コ
レクタに入力電流が供給される第１のトランジスタＱ1
と、入力電流に比例した出力電流がコレクタに流れる第
３のトランジスタＱ3と、第１のトランジスタＱ1と第３
のトランジスタＱ3のベースをそれぞれドライブする第
２のトランジスタＱ2と第４のトランジスタＱ4を備え
る。第１のトランジスタＱ1と第３のトランジスタＱ3の
エミッタが共通の定電圧源１を介して接地され、第２の
トランジスタＱ2と第４のトランジスタＱ4のコレクタが
電源Ｖccに接続され、第２のトランジスタＱ2と第４の
トランジスタＱ4のエミッタがそれぞれ定電流Ｉ1，Ｉ2
の定電流源２，３を介して接地され、第２のトランジス
タＱ2と第４のトランジスタＱ4のベースが第１のトラン
ジスタＱ1のコレクタに共通接続され、第２のトランジ
スタＱ2のエミッタが第１のトランジスタＱ1のベースに
接続され、第４のトランジスタＱ4のエミッタが第３の
トランジスタＱ3のベースに接続されている。上記第１
〜第４トランジスタＱ1〜Ｑ4はＮＰＮ形であり、図中、
Ｉin＋ｉinは入力信号電源、Ｉoは出力信号電流であ
る。
レクタに入力電流が供給される第１のトランジスタＱ1
と、入力電流に比例した出力電流がコレクタに流れる第
３のトランジスタＱ3と、第１のトランジスタＱ1と第３
のトランジスタＱ3のベースをそれぞれドライブする第
２のトランジスタＱ2と第４のトランジスタＱ4を備え
る。第１のトランジスタＱ1と第３のトランジスタＱ3の
エミッタが共通の定電圧源１を介して接地され、第２の
トランジスタＱ2と第４のトランジスタＱ4のコレクタが
電源Ｖccに接続され、第２のトランジスタＱ2と第４の
トランジスタＱ4のエミッタがそれぞれ定電流Ｉ1，Ｉ2
の定電流源２，３を介して接地され、第２のトランジス
タＱ2と第４のトランジスタＱ4のベースが第１のトラン
ジスタＱ1のコレクタに共通接続され、第２のトランジ
スタＱ2のエミッタが第１のトランジスタＱ1のベースに
接続され、第４のトランジスタＱ4のエミッタが第３の
トランジスタＱ3のベースに接続されている。上記第１
〜第４トランジスタＱ1〜Ｑ4はＮＰＮ形であり、図中、
Ｉin＋ｉinは入力信号電源、Ｉoは出力信号電流であ
る。
【００４２】上記構成において、キルヒホフの電圧降下
一定則より、ＶfQ1＋ＶfQ2＝ＶfQ3＋ＶfQ4（但し、Ｖ
fQnはトランジスタＱnのベース・エミッタ間電圧）の式
が成り立つ。これより下記の＜数２１＞の式、ひいては
ＩQ1・ＩQ2＝ＩQ3・ＩQ4が成り立つ。ここで、図１
（ａ）よりＩQ2＝Ｉ1、ＩQ1＝Ｉin＋ｉin、ＩQ4＝Ｉ2、
ＩQ3＝Ｉoなので、これらの値を上記式に代入すると、
下記の＜数２２＞となる。Ｉinを入力側の直流電流成分
とすると、下記の＜数２２＞の第一項は定数Ｋ’と置
け、下記の＜数２３＞の式が成立する。このとき、出力
電流Ｉoを固定の負荷抵抗ＲＬにドライブして出力電圧
を現出させるものとすると、この回路の利得は下記の＜
数２３＞より定電流源２，３の電流Ｉ1又は電流Ｉ2を変
化させれば可変利得制御回路（可変増幅器）として動作
しうる。
一定則より、ＶfQ1＋ＶfQ2＝ＶfQ3＋ＶfQ4（但し、Ｖ
fQnはトランジスタＱnのベース・エミッタ間電圧）の式
が成り立つ。これより下記の＜数２１＞の式、ひいては
ＩQ1・ＩQ2＝ＩQ3・ＩQ4が成り立つ。ここで、図１
（ａ）よりＩQ2＝Ｉ1、ＩQ1＝Ｉin＋ｉin、ＩQ4＝Ｉ2、
ＩQ3＝Ｉoなので、これらの値を上記式に代入すると、
下記の＜数２２＞となる。Ｉinを入力側の直流電流成分
とすると、下記の＜数２２＞の第一項は定数Ｋ’と置
け、下記の＜数２３＞の式が成立する。このとき、出力
電流Ｉoを固定の負荷抵抗ＲＬにドライブして出力電圧
を現出させるものとすると、この回路の利得は下記の＜
数２３＞より定電流源２，３の電流Ｉ1又は電流Ｉ2を変
化させれば可変利得制御回路（可変増幅器）として動作
しうる。
【００４３】
【数２１】
【００４４】
【数２２】
【００４５】
【数２３】
【００４６】図１（ｂ）は、図１（ａ）の回路における
定電圧源１を定電流源４に置き換えたものである。この
図１（ｂ）の回路の動作は基本的には、図１（ａ）の回
路と同じであるが、定電圧源１を定電流源４に替えるこ
とにより、定電流源４は第３のトランジスタＱ3に電流
が流れ過ぎないようにする電流リミッタの役割をする。
定電圧源１を定電流源４に置き換えたものである。この
図１（ｂ）の回路の動作は基本的には、図１（ａ）の回
路と同じであるが、定電圧源１を定電流源４に替えるこ
とにより、定電流源４は第３のトランジスタＱ3に電流
が流れ過ぎないようにする電流リミッタの役割をする。
【００４７】《掛算回路》図１（ａ）において、入力電
流をＩin＋ｉinともうひとつＩ1＝Ｉ’1＋ｉ1とする
と、（Ｉ’1＋ｉ1）・（Ｉin＋ｉin）＝Ｉ2・Ｉo、即
ち、下記の＜数２４＞となる。ここで、仮にｉin＝ｓｉ
ｎ（ωinｔ＋Φin）、ｉin＝ｓｉｎ（ω1ｔ＋Φ1）とす
ると、下記の＜数２４＞より出力には、ωin，ω1，ω
in＋ω1，｜ωin−ω1｜の４つの周波数成分が現れるこ
とになる。ωin，ω1＞０、かつ、ωin＞ω1とすれば、
０＜ωin−ω1＜ω1＜ωin＜ωin＋ω1となる。
流をＩin＋ｉinともうひとつＩ1＝Ｉ’1＋ｉ1とする
と、（Ｉ’1＋ｉ1）・（Ｉin＋ｉin）＝Ｉ2・Ｉo、即
ち、下記の＜数２４＞となる。ここで、仮にｉin＝ｓｉ
ｎ（ωinｔ＋Φin）、ｉin＝ｓｉｎ（ω1ｔ＋Φ1）とす
ると、下記の＜数２４＞より出力には、ωin，ω1，ω
in＋ω1，｜ωin−ω1｜の４つの周波数成分が現れるこ
とになる。ωin，ω1＞０、かつ、ωin＞ω1とすれば、
０＜ωin−ω1＜ω1＜ωin＜ωin＋ω1となる。
【００４８】従って、出力信号をωc＞ωin（ωcはカッ
トオフ角周波数）なるハイパスフィルタ（ＨＰＦ）に通
せば、ωin＋ω1なる周波数成分のみを取り出せる。
又、ωc＜ωinなるローパスフィルタ（ＬＰＦ）に通せ
ば、｜ωin−ω1｜なる周波数成分のみを取り出せる。
即ち、周波数変換回路となる。
トオフ角周波数）なるハイパスフィルタ（ＨＰＦ）に通
せば、ωin＋ω1なる周波数成分のみを取り出せる。
又、ωc＜ωinなるローパスフィルタ（ＬＰＦ）に通せ
ば、｜ωin−ω1｜なる周波数成分のみを取り出せる。
即ち、周波数変換回路となる。
【００４９】また、ｉin＝ｓｉｎ（ωｔ＋Φ）、ｉ1＝
ｃｏｓ（ωｔ＋Φ）とすると、ｉin・ｉ1＝０．５・ｓ
ｉｎ（２ωｔ＋２Φ）となり、出力には２倍の周波数成
分が現れる。即ち、逓倍回路となり、下記の＜数２５＞
の式がそれを示している。＜数２５＞より、出力には＜
数２６＞のＤＣ成分と＜数２７＞の２逓倍成分とが残
り、出力動作点はＶD≧０なるＶDによって決まり、ＶD
＋２Ｖf以上の幅広い範囲で出力動作点が設定でき、ダ
イナミックレンジに余裕が持てる。
ｃｏｓ（ωｔ＋Φ）とすると、ｉin・ｉ1＝０．５・ｓ
ｉｎ（２ωｔ＋２Φ）となり、出力には２倍の周波数成
分が現れる。即ち、逓倍回路となり、下記の＜数２５＞
の式がそれを示している。＜数２５＞より、出力には＜
数２６＞のＤＣ成分と＜数２７＞の２逓倍成分とが残
り、出力動作点はＶD≧０なるＶDによって決まり、ＶD
＋２Ｖf以上の幅広い範囲で出力動作点が設定でき、ダ
イナミックレンジに余裕が持てる。
【００５０】さらに、入力電流をＩin＋ｉin，Ｉ1＝Ｉ
in−ｉinとすると、（Ｉin＋ｉin）・（Ｉin−ｉin）＝
Ｉ2・Ｉoより、出力Ｉoは下記の＜数２８＞で得られ
る。この具体的回路例が図３に示されている。
in−ｉinとすると、（Ｉin＋ｉin）・（Ｉin−ｉin）＝
Ｉ2・Ｉoより、出力Ｉoは下記の＜数２８＞で得られ
る。この具体的回路例が図３に示されている。
【００５１】
【数２４】
【００５２】
【数２５】
【００５３】
【数２６】
【００５４】
【数２７】
【００５５】
【数２８】
【００５６】《２乗回路》図３において、各トランジス
タＱ1〜Ｑ8は全てＮＰＮ形である。トランジスタＱ1と
トランジスタＱ2は差動対を構成し、入力信号電圧ｖin
を信号電流ｉ1（＝ｖin／Ｒ1）に変換している。各トラ
ンジスタＱ1，Ｑ2，Ｑ7のエミッタには各々電流Ｉの定
電流源５，６，７が、トランジスタＱ3のエミッタには
電流２Ｉの定電流源８が、トランジスタＱ1，Ｑ2のコレ
クタには各々電流２Ｉの定電流源９，１０が、トランジ
スタＱ6のコレクタには電流Ｉの定電流源１１がそれぞ
れ接続されている。トランジスタＱ4とトランジスタＱ6
のエミッタには共通の電圧Ｖ1の定電圧源１２が接続さ
れ、又、トランジスタＱ8のベースには負荷抵抗Ｒ2を介
して電圧Ｖ2の定電圧源１３が接続されている。さら
に、トランジスタＱ8と負荷抵抗Ｒ3で出力バッファを構
成している。
タＱ1〜Ｑ8は全てＮＰＮ形である。トランジスタＱ1と
トランジスタＱ2は差動対を構成し、入力信号電圧ｖin
を信号電流ｉ1（＝ｖin／Ｒ1）に変換している。各トラ
ンジスタＱ1，Ｑ2，Ｑ7のエミッタには各々電流Ｉの定
電流源５，６，７が、トランジスタＱ3のエミッタには
電流２Ｉの定電流源８が、トランジスタＱ1，Ｑ2のコレ
クタには各々電流２Ｉの定電流源９，１０が、トランジ
スタＱ6のコレクタには電流Ｉの定電流源１１がそれぞ
れ接続されている。トランジスタＱ4とトランジスタＱ6
のエミッタには共通の電圧Ｖ1の定電圧源１２が接続さ
れ、又、トランジスタＱ8のベースには負荷抵抗Ｒ2を介
して電圧Ｖ2の定電圧源１３が接続されている。さら
に、トランジスタＱ8と負荷抵抗Ｒ3で出力バッファを構
成している。
【００５７】上記構成において、キルヒホフの電圧降下
一定則より、ＶfQ3＋ＶfQ4＝ＶfQ6＋ＶfQ7（但し、Ｖ
fQnはトランジスタＱnのベース・エミッタ間電圧）の式
が成り立つ。これより下記の＜数２９＞の式が成り立
ち、下記の＜数３０＞の式を経て、電流ｉ2は下記の＜
数３１＞の式で導かれる。従って、出力電圧ｖoは下記
の＜数３２＞で表され、入力電圧ｖinの２乗成分が出力
となる。ここで、定電圧源１２の電圧Ｖ1を低く設定し
ておけば、出力動作点の電圧Ｖ2はＧＮＤ〜Ｖcc間で、
より自由度をもって設定でき、ダイナミックレンジの拡
大化ができる。この入出力特性は、図９のようなものと
なる。
一定則より、ＶfQ3＋ＶfQ4＝ＶfQ6＋ＶfQ7（但し、Ｖ
fQnはトランジスタＱnのベース・エミッタ間電圧）の式
が成り立つ。これより下記の＜数２９＞の式が成り立
ち、下記の＜数３０＞の式を経て、電流ｉ2は下記の＜
数３１＞の式で導かれる。従って、出力電圧ｖoは下記
の＜数３２＞で表され、入力電圧ｖinの２乗成分が出力
となる。ここで、定電圧源１２の電圧Ｖ1を低く設定し
ておけば、出力動作点の電圧Ｖ2はＧＮＤ〜Ｖcc間で、
より自由度をもって設定でき、ダイナミックレンジの拡
大化ができる。この入出力特性は、図９のようなものと
なる。
【００５８】
【数２９】
【００５９】
【数３０】
【００６０】
【数３１】
【００６１】
【数３２】
【００６２】《３乗回路》図２の回路は、図１（ａ）の
回路において、第２のトランジスタＱ2のエミッタと第
１のトランジスタＱ1のベースを結ぶ系に第５のトラン
ジスタＱ5によるエミッタフォロアを介挿すると共に、
第４のトランジスタＱ4のエミッタと第３のトランジス
タＱ3のベースを結ぶ系に第６のトランジスタＱ6による
エミッタフォロアを介挿したものである。尚、上記と同
様に各トランジスタＱ1〜Ｑ6は全てＮＰＮ形、１４は電
圧ＶDの定電圧源、１５は電流Ｉ1の定電流源、１６は電
流Ｉ2の定電流源、１７は電流Ｉ3の定電流源、１８は電
流Ｉ4の定電流源であり、又、Ｉinは入力信号電流、Ｉo
は出力電流である。
回路において、第２のトランジスタＱ2のエミッタと第
１のトランジスタＱ1のベースを結ぶ系に第５のトラン
ジスタＱ5によるエミッタフォロアを介挿すると共に、
第４のトランジスタＱ4のエミッタと第３のトランジス
タＱ3のベースを結ぶ系に第６のトランジスタＱ6による
エミッタフォロアを介挿したものである。尚、上記と同
様に各トランジスタＱ1〜Ｑ6は全てＮＰＮ形、１４は電
圧ＶDの定電圧源、１５は電流Ｉ1の定電流源、１６は電
流Ｉ2の定電流源、１７は電流Ｉ3の定電流源、１８は電
流Ｉ4の定電流源であり、又、Ｉinは入力信号電流、Ｉo
は出力電流である。
【００６３】上記構成において、キルヒホフの電圧降下
一定則より、ＶfQ2＋ＶfQ5＋ＶfQ1＝ＶfQ4＋ＶfQ6＋Ｖ
fQ3（但し、ＶfQnはトランジスタＱnのベース・エミッ
タ間電圧）の式が成り立つ。そして、上述の如く、Ｉin
・Ｉ1・Ｉ2＝Ｉ0・Ｉ3・Ｉ4となる。従って、下記の＜
数３３＞及び＜数３４＞の式が成立し、３次関数とな
る。この入出力特性は図１０のようになる。
一定則より、ＶfQ2＋ＶfQ5＋ＶfQ1＝ＶfQ4＋ＶfQ6＋Ｖ
fQ3（但し、ＶfQnはトランジスタＱnのベース・エミッ
タ間電圧）の式が成り立つ。そして、上述の如く、Ｉin
・Ｉ1・Ｉ2＝Ｉ0・Ｉ3・Ｉ4となる。従って、下記の＜
数３３＞及び＜数３４＞の式が成立し、３次関数とな
る。この入出力特性は図１０のようになる。
【００６４】
【数３３】
【００６５】
【数３４】
【００６６】図２の回路図は、図１（ａ）の回路図に対
してトランジスタＱ5，Ｑ6によりＩＶBE分追加すること
によって３次式を成立させているが、出力動作点の電圧
は図１（ａ）と同じで、（ＶD＋ＶBE）より上の電圧で
自由にとれ、ダイナミックレンジも確保できる。
してトランジスタＱ5，Ｑ6によりＩＶBE分追加すること
によって３次式を成立させているが、出力動作点の電圧
は図１（ａ）と同じで、（ＶD＋ＶBE）より上の電圧で
自由にとれ、ダイナミックレンジも確保できる。
【００６７】《その他》周波数変換器は中間周波数帯に
於ける映像搬送波、音声搬送波をベースバンドに変換す
る部分で使われ、逓倍回路はより低い発信周波数で電圧
制御発振器（ＶＣＯ）を構成する時に使われる。又、２
乗回路や３乗回路はその特性である図７〜図１０のカー
ブで偏向補正を行う。可変増幅回路はオートゲインコン
トロール回路で用いられる。これらの応用に対して本発
明を使用することにより、従来より動作点ダイナミック
レンジの自由度を大きくシステムを構成できる。
於ける映像搬送波、音声搬送波をベースバンドに変換す
る部分で使われ、逓倍回路はより低い発信周波数で電圧
制御発振器（ＶＣＯ）を構成する時に使われる。又、２
乗回路や３乗回路はその特性である図７〜図１０のカー
ブで偏向補正を行う。可変増幅回路はオートゲインコン
トロール回路で用いられる。これらの応用に対して本発
明を使用することにより、従来より動作点ダイナミック
レンジの自由度を大きくシステムを構成できる。
【００６８】
【発明の効果】この発明によれば、出力動作点により余
裕度を持たせてダイナミックレンジを効率よく稼げる増
幅回路を実現できるので、出力のリニアリティが向上す
る。また、より低い電源電圧下でも従来回路と同等以上
の出力特性を維持できる。もちろん、この発明は単純な
増幅回路としてだけでなく、可変利得増幅回路、掛け算
回路、累乗回路、周波数変換回路、検波復調回路、変調
回路、偏向回路などに応用でき、前記と同じ作用効果を
奏する。
裕度を持たせてダイナミックレンジを効率よく稼げる増
幅回路を実現できるので、出力のリニアリティが向上す
る。また、より低い電源電圧下でも従来回路と同等以上
の出力特性を維持できる。もちろん、この発明は単純な
増幅回路としてだけでなく、可変利得増幅回路、掛け算
回路、累乗回路、周波数変換回路、検波復調回路、変調
回路、偏向回路などに応用でき、前記と同じ作用効果を
奏する。
【図１】本発明の基本回路図である。
【図２】本発明を用いて３乗回路を構成した例である。
【図３】本発明に於ける２乗回路の具体的な構成例で入
力信号電圧ｖinに対する出力信号電圧ｖoの形で表した
回路図である。
力信号電圧ｖinに対する出力信号電圧ｖoの形で表した
回路図である。
【図４】従来のギルバート変換による可変利得制御回路
である。
である。
【図５】従来のギルバート変換を掛算器に用いた例であ
る。
る。
【図６】従来のギルバート変換を３乗回路に用いた例で
ある。
ある。
【図７】従来のギルバート変換を２乗回路に用いた時の
入力出力特性である。
入力出力特性である。
【図８】従来のギルバート変換を３乗回路に用いた時の
入力出力特性である。
入力出力特性である。
【図９】本発明の２乗回路に用いた時の入力出力特性で
ある。
ある。
【図１０】本発明の３乗回路に用いた時の入力出力特性
である。
である。
Ｑ1〜Ｑ18…トランジスタ １，１２〜１４…定電圧源 ２〜１０，１５〜１８…定電流源 Ｉin…入力電流 Ｉo…出力電流
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木暮 嘉人 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (6)
- 【請求項１】 コレクタに入力電流が供給される第１の
トランジスタと、前記入力電流に比例した出力電流がコ
レクタに流れる第３のトランジスタと、第１のトランジ
スタと第３のトランジスタのベースをそれぞれドライブ
する第２のトランジスタと第４のトランジスタを備え、 第１のトランジスタと第３のトランジスタのエミッタが
共通の定電圧源を介して接地され、 第２のトランジスタと第４のトランジスタのコレクタが
電源に接続され、 第２のトランジスタと第４のトランジスタのエミッタが
それぞれ定電流源を介して接地され、 第２のトランジスタと第４のトランジスタのベースが第
１のトランジスタのコレクタに共通接続され、 第２のトランジスタのエミッタが第１のトランジスタの
ベースに接続され、 第４のトランジスタのエミッタが第３のトランジスタの
ベースに接続されていることを特徴とする増幅回路。 - 【請求項２】 請求項１において、前記定電圧源が定電
流源に置換されていることを特徴とする増幅回路。 - 【請求項３】 請求項１において、第２のトランジスタ
のエミッタと第１のトランジスタのベースを結ぶ系に第
５のトランジスタによるエミッタフォロアが介挿されて
いるとともに、 第４のトランジスタのエミッタと第３のトランジスタの
ベースを結ぶ系に第６のトランジスタによるエミッタフ
ォロアが介挿されていることを特徴とする増幅回路。 - 【請求項４】 請求項１において、入力電圧を電流に変
換して第１のトランジスタに供給する電圧／電流変換回
路と、第３のトランジスタを流れる出力電流を電圧に変
換して取り出す電流／電圧変換回路を備えたことを特徴
とする増幅回路。 - 【請求項５】 請求項２において、入力電圧を電流に変
換して第１のトランジスタに供給する電圧／電流変換回
路と、第２のトランジスタを流れる出力電流を電圧に変
換して取り出す電流／電圧変換回路を備えたことを特徴
とする増幅回路。 - 【請求項６】 請求項３において、入力電圧を電流に変
換して第１のトランジスタに供給する電圧／電流変換回
路と、第３のトランジスタを流れる出力電流を電圧に変
換して取り出す電流／電圧変換回路を備えたことを特徴
とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7272343A JPH09116356A (ja) | 1995-10-20 | 1995-10-20 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7272343A JPH09116356A (ja) | 1995-10-20 | 1995-10-20 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09116356A true JPH09116356A (ja) | 1997-05-02 |
Family
ID=17512568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7272343A Pending JPH09116356A (ja) | 1995-10-20 | 1995-10-20 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09116356A (ja) |
-
1995
- 1995-10-20 JP JP7272343A patent/JPH09116356A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JPS59218036A (ja) | 位相比較回路 | |
| US5594633A (en) | Voltage-to-current converting circuit operating with low supply voltage | |
| JPH0447488B2 (ja) | ||
| US6437631B2 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| JPH0795663B2 (ja) | リニア差動増幅器 | |
| KR930002040B1 (ko) | 증폭기 | |
| US6292032B1 (en) | High impedance circuit | |
| JPH0527282B2 (ja) | ||
| JP2569497B2 (ja) | 掛算器 | |
| JPS624038B2 (ja) | ||
| JPS58171105A (ja) | 振幅変調器 | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| JP2523988B2 (ja) | 直角検波装置 | |
| JP3442872B2 (ja) | Ｂｔｌ出力回路 | |
| JP3548127B2 (ja) | 低供給電圧アナログ乗算器 | |
| JP3326635B2 (ja) | アンプ回路 | |
| JP2582257B2 (ja) | 電子ボリウム回路 | |
| JP3150086B2 (ja) | 可変位相回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JPH0546792A (ja) | 掛算回路 | |
| JPH0541618A (ja) | 直流オフセツトの補正回路 | |
| JPH0974317A (ja) | ミキサ回路 | |
| JPH07114336B2 (ja) | 信号強度表示装置 | |
| JPH06303055A (ja) | 電圧制限機能付き演算増幅回路 |