JPH09129121A

JPH09129121A - 電子放出素子およびその製造方法

Info

Publication number: JPH09129121A
Application number: JP30650295A
Authority: JP
Inventors: Morio Hosoya; 守男細谷
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 1995-10-31
Filing date: 1995-10-31
Publication date: 1997-05-16

Abstract

(57)【要約】【課題】フラットパネルディスプレイへの利用に適す
るように、構造を単純化し、製造プロセスを簡単にす
る。【解決手段】ガラス基板５１上に、下部電極層５２と
上部電極層５４との間に絶縁層５３を挟んでなる三層構
造体を配置し、この三層構造体の側面部に、通電により
電子放出を行う機能をもった電子放出膜５５を形成す
る。電極５２，５４間に電界をかけると、電子放出膜５
５の表面から、表面導電型の電子放出が起こり、対向基
板２０へと飛翔する。製造時に、絶縁層５３の膜厚を精
度良く制御すれば、各素子ごとの絶縁層５３の膜厚を均
一化でき、電子放出膜５５に与える電界強度を均一化で
きる。また、この素子をガラス基板５１にマトリックス
状に配置した場合、下部電極層５２および上部電極層５
４をそのまま駆動用配線層として利用できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子に関
し、特に、表面伝導型の電子放出素子に関する。

【０００２】

【従来の技術】フラットパネルディスプレイの一種とし
て、ＦＥＤ（Field Emission Display）が精力的に研究
されている。このＦＥＤは、カソード基板とアノード基
板とを対向させ、カソード基板上に多数の電子放出素子
を配置し、この電子放出素子からアノード基板に向けて
電子を放出させ、アノード基板上の蛍光体層を発光させ
るものである。カソード基板上に形成される電子放出素
子は、個々の画素に対応することになる。これまで利用
されている電子放出素子は、電子放出に適した尖鋭な突
起構造を有するものが一般的であり、たとえば、先端部
が尖った円錐状の金属からなる電子放出素子が広く利用
されている。

【０００３】これに対して、近年、表面伝導型の電子放
出素子が注目を浴びている。これは、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生じる現象を利用した電子放出素子である。
このような電子放出現象は、１９６５年に「ラジオエン
ジニアリングエレクトロフィジックス(Radio Eng.
Electron. Phys.)第１０巻、１２９０〜１２９６頁」
に、エム・アイ・エリンソン（M.I.Elinson ）らによっ
て報告されて以来、今日に至るまで種々の報告がなされ
ている。具体的には、エリンソンらによって開発された
ＳｎＯ_２（Ｓｂ）薄膜をはじめ、Ａｕ薄膜、ＩＴＯ薄
膜、カーボン薄膜などで、この表面伝導型の電子放出現
象が報告されている。

【０００４】また、最近では、特公平６−１０１２９７
号公報に、微粒子を分散した面を挟持した絶縁層を用い
て、この表面伝導型の電子放出素子を構成する技術が開
示されており、特公平６−８７３９２号公報には、微粒
子を含む薄膜導電体膜に通電加熱を施すことにより、表
面伝導型の電子放出機能をもった電子放出素子を製造す
る方法が開示されている。

【０００５】

【発明が解決しようとする課題】上述したように、表面
伝導型の電子放出素子は、ＦＥＤなどのフラットパネル
ディスプレイへの利用が期待されている素子であり、こ
のようなディスプレイへ応用する場合、基板上に多数の
素子を行列状に配置し、各素子からの電子放出をそれぞ
れ独立して制御できるようにする必要がある。このよう
に多数の電子放出素子を行列状に配置して駆動する場合
に解決しなければならない第１の課題は、個々の素子の
特性を均一化するということである。すなわち、従来の
表面伝導型の電子放出素子では、基板上に小面積の電子
放出膜が形成され、この電子放出膜の両側に電流供給用
の電極が形成される。そして、この一対の電極間に存在
する電子放出膜の膜面に電流が流れ、電子放出が起こる
ことになる。したがって、両電極間の距離が各素子ごと
にばらついていると、個々の素子ごとの特性が不均一に
なる。別言すれば、同じ電圧を印加しても、放出される
電子の量が個々の素子ごとに異なることになる。このよ
うに、１枚のフラットパネルディスプレイを構成する電
子放出素子の特性が不均一であると、画面の表示状態に
ムラが生じ、もはや高品位のディスプレイは実現できな
くなる。このため、個々の電子放出素子を構成する電極
間隔には高い精度が要求される。しかしながら、このよ
うな高い位置精度を確保するためには、高度な位置合わ
せ技術が要求され、製造コストも高騰せざるを得ない。

【０００６】ディスプレイへ応用するための第２の課題
は、駆動に必要な配線をできるだけ単純化するというこ
とである。上述のように、行列状に配置された多数の電
子放出素子をそれぞれ独立して制御するためには、基板
上に縦横に巡った配線を施し、これら配線に対する電圧
を制御することにより、個々の素子からの電子放出を制
御できるようにしなければならない。ところが、従来の
電子放出素子に対してこのような配線を施すためには、
基板上にかなり複雑な立体配線層を形成する必要があ
り、製造プロセスはかなり複雑にならざるを得ない。こ
のため、やはり製造コストの高騰を招くことになる。

【０００７】そこで本発明は、同一基板上に多数を配列
して用いるような場合にも、できるだけ全体構造を単純
化し、製造プロセスを簡単にすることができる電子放出
素子を提供することを目的とする。

【０００８】

【課題を解決するための手段】

(1) 本発明の第１の態様は、電子放出素子において、
下部電極層と上部電極層との間に絶縁層を挟んでなる三
層構造体を基板上に配置し、この三層構造体の側面部
に、通電により電子放出を行う機能をもった電子放出膜
を形成するようにしたものである。

【０００９】(2) 本発明の第２の態様は、上述の第１
の態様に係る電子放出素子において、下部電極層の端
面、絶縁層の端面、上部電極層の端面がそれぞれ揃うよ
うに、三層構造体の側面部が基板に対して所定角をなす
平坦面を形成するようにしたものである。

【００１０】(3) 本発明の第３の態様は、上述の第１
の態様に係る電子放出素子において、下部電極層の端部
上面が露出し、かつ、絶縁層の端部上面が露出するよう
に、三層構造体の側面部が三段階の階段状をなすように
したものである。

【００１１】(4) 本発明の第４の態様は、上述の第１
の態様に係る電子放出素子において、下部電極層の端部
上面が露出し、かつ、絶縁層の端面と上部電極層の端面
とが揃うように、三層構造体の側面部が二段階の階段状
をなすようにしたものである。

【００１２】(5) 本発明の第５の態様は、上述の第１
の態様に係る電子放出素子において、下部電極層の端面
と絶縁層の端面とが揃い、かつ、絶縁層の端部上面が露
出するように、三層構造体の側面部が二段階の階段状を
なすようにしたものである。

【００１３】(6) 本発明の第６の態様は、上述の第１
〜第５の態様に係る電子放出素子において、三層構造体
の一部もしくは全部の層の電子放出膜を形成する端面
が、基板に対して傾斜面をなすようにしたものである。

【００１４】(7) 本発明の第７の態様は、上述の第１
〜第６の態様に係る電子放出素子において、列方向に伸
びた下部電極層を行方向に複数配置するとともに、行方
向に伸びた上部電極層を列方向に複数配置することによ
り、基板上に行列状に配置された複数の区画を形成し、
下部電極層と上部電極層との交差部分において両電極層
間に絶縁層を挟んで三層構造体を構成し、各三層構造体
の側面部に電子放出膜を形成し、各区画ごとに独立した
電子放出膜を形成するようにしたものである。

【００１５】(8) 本発明の第８の態様は、上述の第１
〜第７の態様に係る電子放出素子を製造する方法におい
て、絶縁性の基板上に第１の準備層を形成し、この第１
の準備層をパターニングして下部電極層を形成する段階
と、基板および下部電極層上に絶縁性の中間層を形成
し、この中間層の上に第２の準備層を形成する段階と、
第２の準備層をパターニングして上部電極層を形成する
段階と、中間層をパターニングして絶縁層を形成する段
階と、下部電極層、絶縁層、上部電極層からなる三層構
造体の側面部に電子放出膜を形成する段階と、を行うよ
うにしたものである。

【００１６】

【発明の実施の形態】以下、本発明を図示する実施形態
に基づいて説明する。

【００１７】§１．従来の電子放出素子の構造および
動作原理はじめに、従来の一般的な表面伝導型の電子放出素子の
構造および動作原理を説明しておく。図１は、従来の表
面伝導型の電子放出素子１０および対向基板２０の構造
を示す断面図である。この例では、電子放出素子１０
は、ガラス基板１１上に電極１２，１３を形成し、更に
その上に電子放出膜１４を形成することにより構成され
ている。電子放出膜１４は、カソード電極として機能す
ることになり、たとえば、ＳｎＯ_２，Ｉｎ_２Ｏ_３，Ｐｂ
Ｏなどの金属酸化物、Ａｕ，Ａｇなどの金属、カーボン
その他各種半導体など、表面伝導型の電子放出現象が知
られている材料であればどのような材料で構成してもか
まわない。一方、対向基板２０は、ガラス基板２１上に
透明電極２２および蛍光体層２３を形成したものであ
る。透明電極２２は、たとえばＩＴＯなどの材料で構成
され、アノード電極として機能することになる。

【００１８】図２は、図１に示す電子放出素子１０にお
けるガラス基板１１上に形成された構成要素の上面図で
あり、この図における切断線１−１による断面が図１に
示されていることになる。電極１２および１３が所定間
隔をおいて向き合っており、その間に電子放出膜１４が
形成されている状態が明瞭に示されている。

【００１９】いま、図１に示すように、各部に配線を施
した場合に生じる現象について考えてみる。この配線に
よれば、電極１３は接地され、電極１２には電源３１か
ら負の電圧が印加される。また、電子放出素子１０と対
向基板２０との間にも、電源３２によってカソード／ア
ノード間電圧が印加されるが、この図１に示す状態で
は、スイッチ３３が開いているため、電圧印加は行われ
ていない。さて、電極１２，１３によって、電子放出膜
１４の両側に電圧が印加されると、電子放出膜１４の膜
表面部分に、図に矢印で示したような電子放出が起こ
る。これが、表面伝導型の電子放出として知られている
現象である。

【００２０】ここで、スイッチ３３を閉じてカソード／
アノード間電圧を印加すれば、図３に示すように、電子
放出膜１４の表面に放出された電子は、アノード側の対
向基板２０へと飛翔することになり、このようなカソー
ドからアノードへと向かう電子の衝突により、蛍光体層
２３が蛍光を発することになる。ここでは、説明の便宜
上、１画素分の構成要素のみを示したが、このような１
画素分の構成要素を縦横にマトリックス状に配列すれ
ば、画素を二次元平面上に並べたフラットパネルディス
プレイを実現することができる。なお、このようなフラ
ットパネルディスプレイでは、スイッチ３３を閉じた状
態のままとし、各画素ごとに電源３１からの印加電圧を
調節して、画素ごとの発光状態を制御するのが一般的で
ある。より具体的には、電子放出膜１４に与える印加電
圧の値および印加時間を調節することにより、対向基板
２０側への電子の飛翔量を制御することができる。

【００２１】さて、このような電子放出素子１０を利用
したフラットパネルディスプレイを製作する上での技術
的課題は、既に述べたように、個々の素子の特性均一化
と駆動用配線の単純化とである。素子ごとの特性のばら
つきは、主として寸法精度に依存する。図４は、この電
子放出素子１０の主要部分の寸法を示した図である。一
般的なフラットパネルディスプレイの場合、ここに示す
各部の寸法は、たとえば、Ｄ１＝１５μｍ，Ｄ２＝８０
μｍ，Ｄ３＝０．２μｍ，Ｄ４＝０．５μｍといった程
度の値になる（もちろん、これらの数値は一例として示
したものであり、具体的な数値は個々のディスプレイに
よってそれぞれ異なる）。これらの寸法のうち、特に素
子特性に影響を与える寸法は電極１２，１３間の間隔Ｄ
１である。この間隔Ｄ１は、電子放出膜１４に加わる電
界強度を支配するものであり、間隔Ｄ１が変わると、電
子の放出量も変わってくることになる。そこで、表示特
性が全面にわたって均一なディスプレイを実現するため
には、ガラス基板１１上に配列された個々の電子放出素
子についての寸法Ｄ１を均一にする必要がある。このた
め、実際の製造プロセスにおいては、たとえば、Ｄ１＝
１５μｍ±２μｍといった所定の寸法精度が要求される
ことになり、高精度なパターニングプロセスが必要にな
る。これは製造コストを高騰させる要因となり、実用化
への大きな障害になる。特に、今後は、低電力駆動型の
ディスプレイの要望が益々高まってゆく傾向にあり、間
隔Ｄ１の絶対値は益々小さく設定せざるを得なくなり、
より高い寸法精度が要求されるようになると予想され
る。

【００２２】また、駆動用配線の単純化という課題も、
従来構造の電子放出素子では、解決することが困難な課
題である。図１および図３では、１画素分の電子放出素
子についての配線を示したが、ディスプレイに利用する
場合には、ガラス基板１１上に縦横に配列された多数の
電子放出素子のそれぞれに対して独立した配線を施し、
各電子放出素子ごとに、電子放出膜１４への印加電圧を
独立して制御できるようにしなければならない。ガラス
基板１１にこのような配線を施すには、数多くのパター
ニングプロセスが必要となり、製造工程は複雑化せざる
を得ない。これも製造コストを高騰させる要因のひとつ
であり、実用化への障害となる。

【００２３】§２．本発明の電子放出素子の構造およ
び動作原理従来の構造では、電子放出膜１４はガラス基板１１に平
行な膜として形成されている。これは「基板上に薄膜を
形成する」という要望に応えるためのごく一般的な方法
である。これに対し、本発明の構造の特徴は、電子放出
膜１４をガラス基板１１に対して所定角をもって形成す
る（たとえば、垂直に形成する）という点にある。

【００２４】いま、基板（図５では、図示省略）上に、
図５(a) の斜視図に示すような三層構造体を用意する。
この三層構造体は、下部電極層５２と上部電極層５４と
の間に絶縁層５３を挟んでなる構造体であり、いわゆる
「サンドイッチ構造」をしている。このような三層構造
体を用意してから、その側面部に通電により電子放出を
行う機能をもった電子放出膜５５を形成すれば、図５
(b) の斜視図に示すような構造が得られる。このような
構造体は、電子放出素子５０として機能することにな
る。すなわち、図３に示す従来の電子放出素子１０と比
較すれば、下部電極層５２が電極１３としての機能を果
たし、上部電極層５４が電極１２としての機能を果た
し、電子放出膜５５が電子放出膜１４としての機能を果
たすことになる。また、絶縁層５３は、電極１２と電極
１３との間の間隔精度を保つためのスペーサとしての役
割を果たしている。

【００２５】なお、本願図面では、斜視図においても、
各構成要素に必要に応じてハッチングを施して示すこと
にする。このハッチングは断面を示すためのものではな
く、個々の構成要素を容易に識別できるようにするため
のものである。

【００２６】いま、このような構造をもった電子放出素
子５０について、図６に示すように、各部に配線を施し
た場合に生じる現象について考えてみる。この配線によ
れば、下部電極層５２は接地され、上部電極層５４には
電源３１から負の電圧が印加される。また、電子放出素
子５０と対向基板２０との間にも、電源３２によってカ
ソード／アノード間電圧が印加されるが、この図６に示
す状態では、スイッチ３３が開いているため、電圧印加
は行われていない。さて、下部電極層５２および上部電
極層５４によって、電子放出膜５５の両側に電圧が印加
されると、電子放出膜５５の膜表面部分に、図に矢印で
示したような電子放出が起こる。すなわち、表面伝導型
の電子放出現象が起こることになる。

【００２７】ここで、スイッチ３３を閉じてカソード／
アノード間電圧を印加すれば、図７に示すように、電子
放出膜５５の表面に放出された電子は、アノード側の対
向基板２０へと飛翔することになり、このようなカソー
ドからアノードへと向かう電子の衝突により、蛍光体層
２３が蛍光を発することになる。ここでも説明の便宜
上、１画素分の構成要素のみを示したが、このような１
画素分の構成要素を縦横にマトリックス状に配列すれ
ば、画素を二次元平面上に並べたフラットパネルディス
プレイを実現することができる。実際には、従来の電子
放出素子を用いたフラットパネルディスプレイと同様
に、スイッチ３３を閉じた状態のままで、各画素ごとに
電源３１からの印加電圧を調節して、画素ごとの発光状
態を制御することができる。

【００２８】なお、ここに示す例では、図６に示すよう
に、上部電極層５４側に負電圧を印加することにより、
電子放出膜５５の表面では、上方から下方へ向かう電子
の流れが形成されるようにしているが、逆に、下部電極
層５２側に負電圧を印加することにより、電子放出膜５
５の表面において、下方から上方へ向かう電子の流れが
形成されるようにしても、対向基板２０側への電子放出
は支障なく行われる。したがって、下部電極層５２と上
部電極層５４との間の印加電圧の極性はどちらでもかま
わない。

【００２９】図８は、この電子放出素子５０の主要部分
の寸法を示した図である。ここで、絶縁層５３の厚みＤ
１としては、実用上、Ｄ１＝０．１μｍ〜１ｍｍ程度、
より好ましくは、１μｍ〜１００μｍ程度に設定するの
がよい。また、下部電極層５２および上部電極層５４の
厚みＤ２，Ｄ３としては、実用上、Ｄ２，Ｄ３＝０．０
１μｍ〜１ｍｍ程度、より好ましくは、１μｍ〜３０μ
ｍ程度に設定するのがよい。三層構造体の幅Ｄ４は、電
子放出の動作を考慮する上では任意でかまわないが、こ
の三層構造体自体は容量素子として作用するので、素子
自体の寄生容量値を低く抑えて応答速度を向上させるた
めにはできるだけ小さくするのが好ましく、実用上は、
Ｄ４＝１０μｍ〜１００μｍ程度にするのが好ましい。
また、電子放出膜５５の厚みＤ５としては、表面伝導型
の電子放出現象が生じる厚みにする必要があり、効率的
な電子放出を行わせるためには、できるだけ薄い方が望
ましい。実用上は、Ｄ５＝０．０１μｍ〜１μｍ程度に
設定するのが好ましい。

【００３０】さて、この図８に示す本発明の構造を、図
４に示す従来の構造と比較すると、従来構造における電
極１２，１３間の距離である寸法Ｄ１は、本発明におけ
る絶縁層５３の厚みである寸法Ｄ１に対応することがわ
かる。すなわち、いずれの寸法Ｄ１も、電子放出膜に電
界を与えるための一対の電極間距離に対応するものであ
り、この寸法Ｄ１によって、電子放出膜に与えられる電
界強度が決定されることになる。そして、表示特性が全
面にわたって均一なディスプレイを実現するためには、
ガラス基板上に配列された個々の電子放出素子について
の寸法Ｄ１を均一にする必要があるということは、既に
述べたとおりである。ここで、寸法Ｄ１の精度に着目す
ると、図４に示す従来構造においては、基板面に平行な
平面方向の精度であるのに対し、図８に示す本発明の構
造においては、基板面に垂直な厚み方向の精度であるこ
とがわかる。すなわち、図４に示す従来構造を「横型構
造」と呼び、図８に示す本発明の構造を「縦型構造」と
呼ぶことにすれば、「横型構造」の場合、寸法Ｄ１の精
度を平面方向の精度として確保する必要があるのに対
し、「縦型構造」の場合、寸法Ｄ１の精度を厚み方向の
精度として確保すればよいということになる。

【００３１】一般に、半導体プレーナプロセスなど、基
板上に層形成を行う製造プロセスでは、平面方向の寸法
精度を確保するよりも、厚み方向の寸法精度を確保する
方が容易である。別言すれば、図４に示すように、正確
な所定間隔Ｄ１をもった電極１２，１３を形成する工程
と、正確な所定厚みＤ１をもった絶縁層５３を形成する
工程と、を比較すると、寸法値Ｄ１が同じ場合、前者よ
りも後者の方が工程は容易になる。特に、近年では、基
板上の成膜技術は非常に進歩しており、厚みに関して
は、かなりの精度で制御することが可能である。したが
って、本発明の構造をもった電子放出素子は、従来構造
の電子放出素子に比べて、製造プロセスが容易になり、
製造コストを低減させるというメリットが得られる。

【００３２】§３．本発明の電子放出素子の別な実施
形態図５(a) ，(b) に示した三層構造体では、下部電極層５
２の端面、絶縁層５３の端面、上部電極層５４の端面が
それぞれ揃っており、三層構造体の側面部が基板に対し
てほぼ垂直な平坦面を形成している。そして、この平坦
面に電子放出膜５５が形成されており、電子放出膜５５
の膜面は基板に対してほぼ垂直な状態になっている。

【００３３】これに対して、図９に別な実施形態を示
す。この実施形態では、まず、図示されていない基板上
に、図９(a) に示すような三層構造体を用意する。この
三層構造体では、下部電極層６２の端部上面が露出し、
かつ、絶縁層６３の端部上面が露出するように、三層構
造体の側面部が三段階の階段状をなしている。このよう
な三層構造体の側面部に、図９(b) に示すように、電子
放出膜６５を形成する。このような構造をもった電子放
出素子６０では、電子放出膜６５は、三層構造体の端部
の階段に沿った形状で形成されることになるが、下部電
極層６２と上部電極層６４との間の電界に基づいて、表
面導電型の電子放出現象が生じる点では、前述の実施形
態に係る電子放出素子５０と同じである。

【００３４】図１０(a) は、また別な実施形態に係る電
子放出素子７０の斜視図である。この電子放出素子７０
は、下部電極層７２の端部上面が露出し、かつ、絶縁層
７３の端面と上部電極層７４の端面とが揃うように、側
面部が二段階の階段状をなす三層構造体を用意し、この
三層構造体の側面部に電子放出膜７５を形成したもので
ある。一方、図１０(b) は、更に別な実施形態に係る電
子放出素子８０の斜視図である。この電子放出素子８０
では、下部電極層８２の端面と絶縁層８３の端面とが揃
い、かつ、絶縁層８３の端部上面が露出するように上部
電極層８４が形成されており、三層構造体の側面部が二
段階の階段状をなしており、この側面部に電子放出膜８
５が形成されている。

【００３５】図１０(c) 〜(e) は、更に別な実施形態に
係る電子放出素子７０の断面図である。図１０(c) は図
９(b) に示す素子６０の変形例、図１０(d) は図１０
(a) に示す素子７０の変形例、図１０(e) は図１０(b)
に示す素子８０の変形例である。これらの各変形例で
は、各層の端面が基板に対して傾斜面をなしている。

【００３６】このように、三層構造体の側面部は、必ず
しも平坦面にする必要はなく、階段状にしてもかまわな
い。また、各層の端面は基板に対して必ずしも垂直にす
る必要はなく、傾斜面にしてもかまわない。ただ、下部
電極層と上部電極層との間隔を、これらに挟持された絶
縁層の厚みにより確定させて高い寸法精度を確保すると
いう目的を達成する上では、図５に示した実施形態が最
も好ましい。

【００３７】§４．ディスプレイへ応用する実施形態これまで、単一の電子放出素子についての構造を述べて
きたが、本発明の電子放出素子は、フラットパネルディ
スプレイへの応用に特に適している。この場合、基板上
に多数の電子放出素子を縦横に配置して用いることにな
る。以下、このような実施形態について述べることにす
る。

【００３８】図１１は、ガラス基板１００上に４つの電
子放出素子２００を形成した状態を示す斜視図である。
ディスプレイへ応用する場合、１つの電子放出素子が１
画素分の表示動作を行うことになるので、この図１１に
示す例では、２×２の合計４画素分の表示が可能にな
る。もちろん、実際のディスプレイでは、より多数の電
子放出素子が配列されることになる。なお、図１１の斜
視図において、各構成要素に施されているハッチング
は、前述したように、断面を示すためのものではなく、
個々の構成要素を容易に識別できるようにするためのも
のである。この図１１に示す電子放出素子の構造は次の
とおりである。

【００３９】まず、ガラス基板１００上に、列方向に伸
びた下部電極層１１０を行方向に複数（この例では２
本）配置する。一方、行方向に伸びた上部電極層１３０
を列方向に複数（この例では２本）配置する。このよう
に列方向に伸びた下部電極層１１０と行方向に伸びた上
部電極層１３０とにより、ガラス基板１００上に行列状
に配置された複数の区画が形成されることになる（各電
極層を碁盤の黒線とすれば、この黒線で囲まれた各ます
が１つの区画を形成する）。ここで、下部電極層１１０
と上部電極層１３０との交差部分では、両電極層間に絶
縁層１２０が形成されている。すなわち、各交差部分に
は、下部電極層１１０，絶縁層１２０，上部電極層１３
０という三層構造体が構成されていることになる。そし
て、各三層構造体の側面部には、それぞれ電子放出膜１
４０が形成されており、個々の電子放出膜１４０は、各
区画ごとにそれぞれ独立している。

【００４０】このような構成によれば、各区画ごとにそ
れぞれ独立した電子放出素子２００が形成できる。な
お、この図１１に示す構造は、三層構造体の側面部が平
坦面となっているものであるが、§３で述べたように、
この側面部を階段状にしてもかまわないし、傾斜面にし
てもかまわない。

【００４１】さて、ここで重要な点は、下部電極層１１
０および上部電極層１３０は、それぞれガラス基板１０
０上で縦横に伸びた配線層としても機能しうる点であ
る。前述したように、ディスプレイとして利用するため
には、マトリックス状に配列された個々の電子放出素子
に対して、それぞれ別個に電子放出を制御できるような
配線が必要になる。従来の「横型構造」の電子放出素子
の場合、このような配線のための層を別途用意する必要
があるため、基板上の構造は非常に複雑になる。これに
対して、本発明の「縦型構造」の電子放出素子の場合、
下部電極層１１０および上部電極層１３０が配線の機能
を果たすため、別途配線層を設ける必要はない。すなわ
ち、本発明に係る電子放出素子によれば、駆動に必要な
配線を単純化するという課題が達成できることになる。

【００４２】図１２は、本発明に係る電子放出素子の駆
動原理を説明するための図である（ハッチングは、図１
１の各構成要素との対応を示すためのものである）。こ
こでは、５行５列、合計２５個の電子放出素子２００が
形成された例が示されている。すなわち、列方向に伸び
た下部電極層１１０が行方向に５本配置されており、ま
た、行方向に伸びた上部電極層１３０が列方向に５本配
置されており、２５個の区画が形成されている。各区画
には、それぞれ別個独立した電子放出素子２００が形成
されており、各電子放出素子２００からの電子放出は、
それぞれ独立して制御することができる。

【００４３】このような制御を行うために、セレクタ１
５０およびドライバ１６０が設けられている。セレクタ
１５０は、５本の下部電極層１１０のうちのいずれか１
本を選択して接地する機能を果たす。一方、ドライバ１
６０は、５本の上部電極層１３０のそれぞれに、所定の
電圧信号を与える機能を有する。セレクタ１５０が、５
本の下部電極層１１０を順番に選択する動作を行えば、
５本の列を時分割して順次アクセスすることが可能にな
る。そして、ドライバ１６０から供給する信号により、
現在アクセス中の列に所属する電子放出素子２００から
の電子放出が制御される。たとえば、図示のように、セ
レクタ１５０が第１列目を選択して接地した状態におい
て、ドライバ１６０から、第１行目の上部電極層１３０
に対して負の電圧供給を行えば、第１行第１列目の電子
放出素子については、図７に示す配線がなされたことに
なり、対向基板２０への電子放出が起こることになる。
このような駆動方法は、いわゆる「単純マトリックス駆
動」と呼ばれている方法である。

【００４４】このように、本発明によれば、下部電極層
１１０および上部電極層１３０をそのまま配線層として
利用することができるため、ディスプレイに応用する場
合にも構造は非常に単純になり、製造プロセスも単純化
され、製造コストの低減を図ることができるようにな
る。

【００４５】§５．ディスプレイへ応用する場合の製
造工程最後に、図１１に示す構造を得るための製造工程の一例
を、図１３〜図１９に示す斜視図を参照しながら説明す
る。なお、これらの斜視図においても、図１１に示す各
構成要素との対応関係を明らかにするためのハッチング
を施すことにする。

【００４６】まず、図１３に示すように、ガラス基板１
００（絶縁性の基板であれば何でもよい）上の全面に導
電性をもった第１の準備層１１５を、真空蒸着法やスパ
ッタ法など一般的な成膜方法を用いて形成する。続い
て、この第１の準備層１１５をパターニングして、図１
４に示すように、下部電極層１１０を形成する。この第
１の準備層１１５のパターニングには、一般的なフォト
リソグラフィおよびエッチングの手法を用いればよい。
もっとも、第１の準備層１１５としては、必ずしもその
時点で導電性をもった層を用いる必要はない。たとえ
ば、感光性をもった樹脂中に金属微粒子を分散させてな
る金属粒子分散型レジスト（いわゆる金属ペースト）を
ガラス基板１００上に塗布して感光性のペースト層を形
成し、このペースト層を第１の準備層１１５とし、フォ
トリソグラフィの手法により、このペースト層を露光後
に現像してパターニングを行い、最後に焼成工程を行っ
て、ペースト層内の樹脂成分を除去すれば、導電性をも
った下部電極層１１０を得ることができる。なお、感光
性のペースト層は、感光性をもった樹脂と有機金属との
混合からなる有機金属混合レジストにより形成してもよ
い。

【００４７】続いて、ガラス基板１００および下部電極
層１１０上の全面に、図１５に示すように、絶縁性の中
間層１２５を形成する。更に、図１６に示すように、こ
の中間層１２５上に、第２の準備層１３５を形成する。
この第２の準備層１３５としては、第１の準備層１１５
と同様に、導電性の層を用いてもよいし、上述した感光
性のペースト層を用いてもよい。そして、第２の準備層
１３５に対するパターニングを行い（一般的なフォトリ
ソグラフィおよびエッチングの手法を用いればよい。ペ
ースト層を用いた場合は更に焼成を行う）、図１７に示
すように、導電性をもった上部電極層１３０を形成す
る。

【００４８】次に、中間層１２５に対するパターニング
を行えば、図１８に示すように、絶縁層１２０を形成す
ることができる。こうして、下部電極層１１０，絶縁層
１２０，上部電極層１３０からなる三層構造体が形成で
きる。そこで最後に、この三層構造体の側面部に電子放
出膜１４０を形成すれば、図１９に示すように、本発明
に係る電子放出素子を得ることができる。この電子放出
膜１４０を形成する工程としては、たとえば、表面伝導
型の電子放出現象が起こる材料を有機溶媒に溶かした溶
剤を用意し、この溶剤を三層構造体の側面部に塗布乾燥
させるような方法を採ることができる。

【００４９】

【実施例】

＜材質に関する実施例＞図５に示す構造体の各部の材質
としては、次のような材料を用いるのがよい。

【００５０】下部電極層５２および上部電極層５４：電
極として機能する導電性材料であれば、どのようなもの
でもよいが、耐電圧性、耐熱性、加工性、耐腐食性，比
抵抗性を考慮して適当な材料を選ぶのが好ましい。具体
的には、Ａｌ，Ｎｉ，Ｐｄ，Ｐｂ，Ｐｔ，Ｗ，Ｍｏ，Ｃ
ｒ，Ｔｉ，Ｃｕ，Ａｕ，Ａｇなどの金属材料を用いるの
が好ましい。

【００５１】絶縁層５３：特に、表面伝導性の低い材料
を用いるのが好ましく、具体的には、石英ガラス，Ｓｉ
Ｏ_２，Ｓｉ_３Ｎ_４などを用いるのが好ましい。

【００５２】電子放出膜５５：表面伝導型の電子放出現
象が知られている材料であればどのような材料で構成し
てもかまわない。ＳｎＯ_２，Ｉｎ_２Ｏ_３，ＰｂＯなどの
金属酸化物、Ａｕ，Ａｇなどの金属、カーボンその他各
種半導体などが一般的に知られている材料である。この
他、たとえば、特公平６−８７３９２号公報に開示され
ているように、微粒子を含む薄膜導電体膜に通電加熱を
行い、ジュール熱によりこの薄膜導電体膜を局所的に破
壊、変形もしくは変質させて、電気的に高抵抗な状態に
することにより、電子放出膜を形成することもできる。
あるいは同公報に開示されているようなガスデポジショ
ン法により電子放出膜を形成してもよい。

【００５３】＜電子放出素子の製造方法に関する実施例
＞厚み３ｍｍの清浄な石英ガラス基板上に、スパッタ法
により膜厚３μｍのＣｒ層を堆積する（図１３）。その
上に、レジスト剤（東京応化工業株式会社製「ＯＲＭ８
５」）をスピンナにより回転塗布し、オーブンにて８０
°Ｃで３０分間放置し乾燥させる。空冷後、所望のパタ
ーンを露光し、レジストの現像、水洗を行い、オーブン
にて１３５°Ｃで３０分間放置する。空冷後、Ｃｒエッ
チング液（東京応化工業株式会社製「ＭＲ−ＤＳ」）を
用いてＣｒを現像、水洗する。

【００５４】次に、１２０°Ｃに保持したレジスト剥離
液（東京応化工業株式会社製「クリーンストップ」）中
に、基板を５分間放置し、室温のストリップリンス液に
１分間、室温のイソプロピルアルコールに１分間、それ
ぞれ浸すことにより、レジストの剥離を行う。この基板
を水洗し、後に乾燥させる。以上の工程で、下部電極層
１１０のパターニングが完了する（図１４）。

【００５５】続いて、スパッタ法により、膜厚２０μｍ
のＳｉＯ_２層を堆積し（図１５）、その上に、スパッタ
法により、膜厚３μｍのＣｒ層を堆積する（図１６）。
その上に、レジスト剤（東京応化工業株式会社製「ＯＲ
Ｍ８５」）をスピンナにより回転塗布し、オーブンにて
８０°Ｃで３０分間放置し乾燥させる。空冷後、所望の
パターンを露光し、レジストの現像、水洗を行い、オー
ブンにて１３５°Ｃで３０分間放置する。空冷後、Ｃｒ
エッチング液（東京応化工業株式会社製「ＭＲ−Ｄ
Ｓ」）を用いてＣｒを現像、水洗する。

【００５６】次に、１２０°Ｃに保持したレジスト剥離
液（東京応化工業株式会社製「クリーンストップ」）中
に、基板を５分間放置し、室温のストリップリンス液に
１分間、室温のイソプロピルアルコールに１分間、それ
ぞれ浸すことにより、レジストの剥離を行う。この基板
を水洗し、後に乾燥させる。以上の工程で、上部電極層
１３０のパターニングが完了する（図１７）。

【００５７】続いて、この上に、レジスト剤（東京応化
工業株式会社製「ＯＲＭ８５」）をスピンナにより回転
塗布し、オーブンにて８０°Ｃで３０分間放置し乾燥さ
せる。空冷後、所望のパターンを露光し、レジストの現
像、水洗を行い、オーブンにて１３５°Ｃで３０分間放
置する。空冷後、室温に保った弗酸水溶液に１０分間浸
し、中間層１２５に対するパターニングを行う。

【００５８】次に、１２０°Ｃに保持したレジスト剥離
液（東京応化工業株式会社製「クリーンストップ」）中
に、基板を５分間放置し、室温のストリップリンス液に
１分間、室温のイソプロピルアルコールに１分間、それ
ぞれ浸すことにより、レジストの剥離を行う。この基板
を水洗し、後に乾燥させる。以上の工程で、絶縁層１２
０のパターニングが完了する（図１８）。

【００５９】更に、有機パラジウム化合物を含む有機溶
媒（奥野製薬工業株式会社製「キャタペーストＣＣ
Ｐ」）をスクリーン印刷法で所望の位置（三層構造体の
側面部）に印刷し、１５分間放置し、側面部に薄膜を形
成する。その後、約２００°Ｃで２０分間焼成し、Ｐｂ
からなる微粒子を含む電子放出膜１４０を得る（図１
９）。

【００６０】＜対向基板の製造方法に関する実施例＞厚
み３ｍｍの清浄な石英ガラス基板上に、スパッタ法によ
り膜厚１μｍのＩＴＯ層を堆積する。その上に、ＥＢ蒸
着法により膜厚２０μｍのＺｎＯ：Ｚｎからなる蛍光体
層を蒸着形成し、対向基板２０を作製した。

【００６１】＜電子放出動作に関する実施例＞１０
^−１０Ｐａに保った真空チャンバ中に、上述の実施例で
作製した電子放出素子と対向基板とを、３ｍｍの間隔で
平行に保持し、対向基板と電子放出素子との間のカソー
ド／アノード電圧として５ｋＶを印加した。また、電子
放出素子の動作電圧として、上部電極層を接地電位に保
ち、下部電極層に２０Ｖを印加したところ、対向基板に
向かって電子放出が得られ、良好な発光特性が得られ
た。また、行列状に配した多数の電子放出素子を、単純
マトリックス駆動し、所定の画像情報に対応した信号を
与えたところ、対向基板上に画像形成がみられた。

【００６２】

【発明の効果】以上のとおり、本発明によれば縦型構造
により電子放出素子を構成したため、寸法精度を確保し
やすくなり、また、素子電極を配線としても利用するこ
とができるようになるので、同一基板上に多数を配列し
て用いるような場合にも、全体構造は単純化され、製造
プロセスを簡単にすることができる。

【図面の簡単な説明】

【図１】従来の表面伝導型の電子放出素子１０および対
向基板２０の構造を示す断面図である。

【図２】図１に示す電子放出素子１０におけるガラス基
板１１上に形成された構成要素の上面図であり、この図
における切断線１−１による断面が図１に示されてい
る。

【図３】図１に示す電子放出素子１０からの電子放出が
行われている状態を示す断面図である。

【図４】図１に示す電子放出素子１０の主要部分の寸法
を示した図である。

【図５】本発明の一実施形態に係る電子放出素子５０の
構造を示す斜視図である。

【図６】図５に示す電子放出素子５０に対する配線を示
す断面図である。

【図７】図５に示す電子放出素子５０からの電子放出が
行われている状態を示す断面図である。

【図８】図５に示す電子放出素子５０の主要部分の寸法
を示した図である。

【図９】本発明の別な実施形態に係る電子放出素子６０
の構造を示す斜視図である。

【図１０】本発明の更に別な実施形態に係る電子放出素
子の構造を示す斜視図および断面図である。

【図１１】ガラス基板１００上に本発明の４つの電子放
出素子を形成した状態を示す斜視図である。

【図１２】本発明に係る電子放出素子の駆動原理を説明
するための平面図である。

【図１３】図１１に示す構造を得るための製造工程の第
１段階を示す斜視図である。

【図１４】図１１に示す構造を得るための製造工程の第
２段階を示す斜視図である。

【図１５】図１１に示す構造を得るための製造工程の第
３段階を示す斜視図である。

【図１６】図１１に示す構造を得るための製造工程の第
４段階を示す斜視図である。

【図１７】図１１に示す構造を得るための製造工程の第
５段階を示す斜視図である。

【図１８】図１１に示す構造を得るための製造工程の第
６段階を示す斜視図である。

【図１９】図１１に示す構造を得るための製造工程の最
終段階を示す斜視図である。

【符号の説明】

１０…電子放出素子１１…ガラス基板１２…電極１３…電極１４…電子放出膜２０…対向基板２１…ガラス基板２２…透明電極２３…蛍光体層３１…電源３２…電源３３…スイッチ５０…電子放出素子５１…ガラス基板５２…下部電極層５３…絶縁層５４…上部電極層５５…電子放出膜６０…電子放出素子６２…下部電極層６３…絶縁層６４…上部電極層６５…電子放出膜７０…電子放出素子７２…下部電極層７３…絶縁層７４…上部電極層７５…電子放出膜８０…電子放出素子８２…下部電極層８３…絶縁層８４…上部電極層８５…電子放出膜１００…ガラス基板１１０…下部電極層１１５…第１の準備層１２０…絶縁層１２５…中間層１３０…上部電極層１３５…第２の準備層１４０…電子放出膜１５０…セレクタ１６０…ドライバ２００…電子放出素子Ｄ１〜Ｄ５…各部の寸法

Claims

【特許請求の範囲】

【請求項１】下部電極層と上部電極層との間に絶縁層
を挟んでなる三層構造体を基板上に配置し、この三層構
造体の側面部に、通電により電子放出を行う機能をもっ
た電子放出膜を形成したことを特徴とする電子放出素
子。
【請求項２】請求項１に記載の電子放出素子におい
て、下部電極層の端面、絶縁層の端面、上部電極層の端
面がそれぞれ揃うように、三層構造体の側面部が基板に
対して所定角をなす平坦面を形成することを特徴とする
電子放出素子。
【請求項３】請求項１に記載の電子放出素子におい
て、下部電極層の端部上面が露出し、かつ、絶縁層の端
部上面が露出するように、三層構造体の側面部が三段階
の階段状をなすことを特徴とする電子放出素子。
【請求項４】請求項１に記載の電子放出素子におい
て、下部電極層の端部上面が露出し、かつ、絶縁層の端
面と上部電極層の端面とが揃うように、三層構造体の側
面部が二段階の階段状をなすことを特徴とする電子放出
素子。
【請求項５】請求項１に記載の電子放出素子におい
て、下部電極層の端面と絶縁層の端面とが揃い、かつ、
絶縁層の端部上面が露出するように、三層構造体の側面
部が二段階の階段状をなすことを特徴とする電子放出素
子。
【請求項６】請求項１〜５のいずれかに記載の電子放
出素子において、三層構造体の一部もしくは全部の層の
電子放出膜を形成する端面が、基板に対して傾斜面をな
すことを特徴とする電子放出素子。
【請求項７】請求項１〜６のいずれかに記載の電子放
出素子において、列方向に伸びた下部電極層を行方向に
複数配置するとともに、行方向に伸びた上部電極層を列
方向に複数配置することにより、基板上に行列状に配置
された複数の区画を形成し、下部電極層と上部電極層と
の交差部分において両電極層間に絶縁層を挟んで三層構
造体を構成し、各三層構造体の側面部に電子放出膜を形
成し、各区画ごとに独立した電子放出膜を形成したこと
を特徴とする電子放出素子。
【請求項８】請求項１〜７のいずれかに記載の電子放
出素子を製造する方法であって、絶縁性の基板上に第１の準備層を形成し、この第１の準
備層をパターニングして下部電極層を形成する段階と、前記基板および前記下部電極層上に絶縁性の中間層を形
成し、この中間層の上に第２の準備層を形成する段階
と、前記第２の準備層をパターニングして上部電極層を形成
する段階と、前記中間層をパターニングして絶縁層を形成する段階
と、前記下部電極層、前記絶縁層、前記上部電極層からなる
三層構造体の側面部に電子放出膜を形成する段階と、を有することを特徴とする電子放出素子の製造方法。