JPH09283012A

JPH09283012A - 電子放出素子とそれを配列したマトリックス基板およびその製造方法

Info

Publication number: JPH09283012A
Application number: JP11709296A
Authority: JP
Inventors: Morio Hosoya; 守男細谷
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 1996-04-16
Filing date: 1996-04-16
Publication date: 1997-10-31

Abstract

(57)【要約】【課題】フラットパネルディスプレイへの利用に適す
るように、特性を改善した電子放出素子とそれを配列し
たマトリックス基板およびその製造方法を提供する。【解決手段】基板上に列方向に伸びた下部電極と絶縁
層を介して行方向に伸びた上部電極を形成し、当該下部
電極と上部電極の交差部近傍の下部電極面上に、絶縁層
を介して上部電極を形成し、上部電極と絶縁層の壁面を
経て下部電極にいたる部分に電子放出膜を形成すること
により、基板に対して所定角度を持った電子放出膜を形
成することができる。これにより、対向基板に対する電
子の飛翔軌跡の横流れが少なく、個々の素子の特性が均
一化され、かつ、基板の配線を簡略化することが可能な
電子放出素子を配列したマトリックス基板が得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子と電
子放出素子を配列したマトリックス基板およびその製造
方法に関し、特に、表面伝導型の電子放出素子に関す
る。

【０００２】

【従来の技術】フラットパネルディスプレイの一種とし
て、ＦＥＤ（Field Emission Display）が精力的に研究
されている。このＦＥＤは、カソード基板とアノード基
板とを対向させ、カソード基板上に多数の電子放出素子
を配置し、この電子放出素子からアノード基板に向けて
電子を放出させ、アノード基板上の蛍光体層を発光させ
るものである。カソード基板上に形成される電子放出素
子は、個々の画素に対応することになる。これまで利用
されている電子放出素子は、電子放出に適した尖鋭な突
起構造を有するものが一般的であり、たとえば、先端部
が尖った円錐状の金属からなる電子放出素子が広く利用
されている。

【０００３】これに対して、近年、表面伝導型の電子放
出素子が注目を浴びている。これは、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生じる現象を利用した電子放出素子である。
このような電子放出現象は、１９６５年に「ラジオエン
ジニアリングエレクトロフィシックス（Radio Eng.Elec
tron. Phys. ）第１０巻、１２９０〜１２９６頁」に、
エム・アイ・エリンソン（M.I.Elinson ）らによって報
告されて以来、今日に至るまで種々の報告がなされてい
る。具体的には、エリンソンらによって開発されたＳｎ
Ｏ₂（Ｓｂ）薄膜をはじめ、Ａｕ薄膜、ＩＴＯ薄膜、カ
ーボン薄膜などで、この表面伝導型の電子放出現象が報
告されている。

【０００４】また、最近では、特公平６−１０１２９７
号公報に、微粒子を分散した面を扶持した絶縁層を用い
て、この表面伝導型の電子放出素子を構成する技術が開
示されており、特公平６−８７３９２号公報には、微粒
子を含む薄膜導電体膜に通電加熱を施すことにより、表
面伝導型の電子放出機能をもった電子放出素子を製造す
る方法が開示されている。

【０００５】

【発明が解決しようとする課題】上述したように、表面
伝導型の電子放出素子は、ＦＥＤなどのフラットパネル
ディスプレイへの利用が期待されている素子であり、こ
のようなディスプレイへ応用する場合、基板上に多数の
素子を行列状に配置し、各素子からの電子放出をそれぞ
れ独立して制御できるようにしたマトリックス基板が必
要とされる。

【０００６】従来の表面伝導型電子放出素子を配列した
マトリックス基板の第１の課題は、従来構造では、基板
上に平行に向かい合う画素電極間に電子放出物質が存在
するために、電子が横方向に飛翔する傾向を除去できな
いという問題である。このため、対向基板上にパターニ
ングされた蛍光体と対応する画素電極側とのアライメン
トが困難となり、その結果、クロストーク等を原因とす
るコントラストの低下やにじみ、カラーの場合には更に
色純度の低下等を生じさせる。そこで本発明は、電子が
横方向に飛翔しない新規な構造の電子放出素子とそれを
配列したマトリックス基板とその製造方法を提供するこ
とを目的とする。

【０００７】このように多数の電子放出素子をマトリッ
クス状に配置して駆動する場合に解決しなければならな
い第２の課題は、個々の素子の特性を均一化するという
ことである。すなわち、従来の表面伝導型の電子放出素
子では、基板上に小面積の電子放出膜が形成され、この
電子放出膜の両側に電流供給用の電極が形成される。そ
して、この一対の電極間に存在する電子放出膜の膜面に
電流が流れ、電子放出が起こることになる。したがっ
て、両電極間の距離が各素子ごとにばらついていると、
個々の素子ごとの特性が不均一になる。別言すれば、同
じ電圧を印加しても、放出される電子の量が個々の素子
ごとに異なることになる。このように、１枚のフラット
パネルディスプレイを構成する電子放出素子の特性が不
均一であると、画面の表示状態にムラが生じ、もはや高
品位のディスプレイは実現できなくなる。このため、個
々の電子放出素子を構成する電極間隔には高い精度が要
求される。しかしながら、このような高い位置精度を確
保するためには、高度な製造技術が要求され、製造コス
トも高騰せざるを得ない。

【０００８】電子放出素子を配列したマトリックス基板
を製造する上での第３の課題は、駆動に必要な配線層を
できるだけ単純な工程で形成するということである。上
述のように、行列状に配置された多数の電子放出素子を
それぞれ独立して制御するためには、基板上に縦横に巡
った配線を施し、これら配線に対する電圧を制御するこ
とにより、個々の素子からの電子放出を制御できるよう
にしなければならない。ところが、個々の電子放出素子
に対してこのような配線を施すためには、基板上にかな
り複雑な立体配線層を形成する必要があり、製造プロセ
スはかなり複雑にならざるを得ない。このため、やはり
製造コストの高騰を招くことになる。

【０００９】そこで本発明は、電子の飛翔が横流れせ
ず、特性が均一化され同一基板上に多数を配列して用い
るような場合にも、できるだけ全体構造を単純化し、製
造プロセスを簡単にすることができる電子放出素子と当
該電子放出素子を配列したマトリックス基板およびその
製造方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】

（１）本発明の電子放出素子の第１の態様は、基板上に
形成された下部電極面上に絶縁層を介して上部電極を積
層して三層構造体を形成し、当該上部電極、絶縁層の側
面部を経て下部電極に至る部分に通電により電子放出を
行う機能をもった電子放出膜を、上部電極、絶縁層、下
部電極の三層のすべてに接するように形成したことを特
徴とする電子放出素子、にある。この電子放出素子は、
対向基板に対して電子の横流れの少ない特性を有する。

【００１１】（２）本発明の電子放出素子の第２の態様
は、上述の第１の態様に係る電子放出素子において、下
部電極面上に形成された上部電極、絶縁層の端面がそれ
ぞれ揃うように、基板に対して所定の角度で平坦面を形
成するように形成されていることを特徴とする電子放出
素子にある。この電子放出素子は、対向基板に対して電
子の横流れの少ない特性を有し、かつ電子放出膜の形成
が容易である。

【００１２】（３）本発明の電子放出素子の第３の態様
は、上述の第１の態様に係る電子放出素子において、下
部電極面上に形成された上部電極、絶縁層が階段状をな
すように形成され、かつ上部電極の外形輪郭が絶縁層の
外形輪郭よりも小さくその内部に納まるように形成され
ていることを特徴とする電子放出素子、にある。この電
子放出素子は、対向基板に対して電子の横流れの少ない
特性を有し、かつ電子放出膜の形成が容易である。

【００１３】（４）本発明の電子放出素子の第４の態様
は、上述の第１〜第３の態様に係る電子放出素子におい
て、下部電極面上に形成された上部電極、絶縁層、電子
放出膜が画素電極の中心をとおる面に対して面対称に形
成されていることを特徴とする電子放出素子、にある。
この電子放出素子は、対向基板に対して電子の横流れの
少ない特性を有し、かつ電子収束性も優れている。

【００１４】（５）本発明の電子放出素子の第５の態様
は、上述の第１〜第４の態様に係る電子放出素子におい
て、上部電極が下部電極よりも正に荷電されることを特
徴とする電子放出素子、にある。この電子放出素子は、
対向基板に対して電子の横流れの少ない特性を有する。

【００１５】（６）本発明の電子放出素子を配列したマ
トリックス基板の態様は、基板上に、列方向に伸びた複
数の下部電極を配置するとともに、絶縁層を介して行方
向に伸びた複数の上部電極を配置し、各下部電極と各上
部電極とを絶縁層を介して交差させ、各交差部分の近傍
に交差部から分岐した上部電極を絶縁層を介して下部電
極面上に形成して３層からなる画素電極を形成し、当該
画素電極の上部電極、絶縁層、下部電極の３層のすべて
に接するように通電により電子放出を行う機能をもっ
た、電子放出膜を形成した各画素電極および電子放出膜
からなる複数の電子放出素子を基板上にマトリックス状
に配列し、この複数の電子放出素子について、前記下部
電極が列方向配線として機能し、前記上部電極が行方向
電極として機能するように構成したことを特徴とする電
子放出素子を配列したマトリックス基板、にある。この
電子放出素子を配列したマトリックス基板によれば、構
造を単純化することができる。

【００１６】（７）本発明の電子放出素子を配列したマ
トリックス基板の製造方法の態様は、基板上に、列方向
に伸びた複数の下部電極を配置するとともに、絶縁層を
介して行方向に伸びた複数の上部電極を配置し、各下部
電極と各上部電極とを絶縁層を介して交差させ、各交差
部分の近傍に交差部から分岐した上部電極を絶縁層を介
して下部電極面上に形成して３層からなる画素電極を形
成し、当該画素電極の上部電極、絶縁層、下部電極の３
層のすべてに接するように通電により電子放出を行う機
能をもった、電子放出膜を形成した各画素電極および電
子放出膜からなる複数の電子放出素子を基板上にマトリ
ックス状に配列した電子放出素子を配列したマトリック
ス基板の製造方法であって、絶縁性をもった透光性基板
上に導電性材料からなる列方向の下部電極を形成する工
程と、前記基板上に上部電極形成層を絶縁層形成層を介
して積層する工程と、前記上部電極形成層の上に感光性
レジストを塗布して上部電極と上部電極から分岐して画
素電極を形成するパターンをパターン露光する工程と、
当該パターン露光により得られたレジスト層を介して、
上部電極と上部電極から分岐した画素電極とそれらを支
持する絶縁層をエッチングによりパターン形成する工程
と、通電により電子放出を行う機能をもった電子放出膜
を当該画素電極の上部電極、絶縁層、下部電極のすべて
に接するように形成する工程と、を有することを特徴と
する電子放出素子を配列したマトリックス基板の製造方
法、にある。この製造方法によれば、電子放出素子を配
列したマトリックス基板を容易に製造することができ
る。

【００１７】

【発明の実施の形態】以下、本発明を図示する実施形態
に基づいて説明する。

【００１８】§１．従来の電子放出素子の構造および動
作原理はじめに、従来の一般的な表面伝導型の電子放出素子の
構造および動作原理を説明しておく。図１は、従来の表
面伝導型の電子放出素子１０および対向基板２０の構造
を示す断面図である。この例では、電子放出素子１０
は、ガラス基板１１上に電極１２，１３を形成し、更に
その上に電子放出膜１４を形成することにより構成され
ている。電子放出膜１４は、カソード電極として機能す
ることになり、たとえば、ＳｎＯ₂，Ｉｎ₂Ｏ₃，Ｐｂ
Ｏなどの金属酸化物、Ａｕ，Ａｇなどの金属、カーボン
その他各種半導体など、表面伝導型の電子放出現象が知
られている材料であればどのような材料で構成してもか
まわない。一方、対向基板２０は、ガラス基板２１上に
透明電極２２および蛍光体層２３を形成したものであ
る。透明電極２２は、たとえばＩＴＯなどの材料で構成
され、アノード電極として機能することになる。

【００１９】図２は、図１に示す電子放出素子１０にお
けるガラス基板１１上に形成された構成要素の上面図で
ある。この図における切断線１−１による断面が図１に
示されていることになる。電極１２および１３が所定間
隔をおいて向き合っており、その間に電子放出膜１４が
形成されている状態が明瞭に示されている。

【００２０】いま、図１に示すように、各部に配線を施
した場合に生じる現象について考えてみる。この配線に
よれば、電極１３は接地され、電極１２には電源３１か
ら負の電圧が印加される。また、電子放出素子１０と対
向基板２０との間にも、電源３２によってカソード／ア
ノード間電圧が印加されるが、この図１に示す状態で
は、スイッチ３３が開いているため、電圧印加は行われ
ていない。さて、電極１２，１３によって、電子放出膜
１４の両側に電圧が印加されると、電子放出膜１４の膜
表面部分に、図に矢印で示したような電子放出が起こ
る。これが、表面伝導型の電子放出として知られている
現象である。

【００２１】図３は、図１に示す電子放出素子１０から
対向基板に向けて電子放出が行われている状態を示す断
面図である。ここで、スイッチ３３を閉じてカソード／
アノード間電圧を印加すれば、図３に示すように、電子
放出膜１４の表面に放出された電子は、アノード側の対
向基板２０へと飛翔することになり、このようなカソー
ドからアノードヘと向かう電子の衝突により、蛍光体層
２３が蛍光を発することになる。ここでは、説明の便宜
上、１画素分の構成要素のみを示したが、このような１
画素分の構成要素を縦横にマトリックス状に配列すれ
ば、画素を二次元平面上に並べたフラットパネルディス
プレイを実現することができる。なお、このようなフラ
ットパネルディスプレイでは、スイッチ３３を閉じた状
態のままとし、各画素ごとに電源３１からの印加電圧を
調節して、画素ごとの発光状態を制御するのが一般的で
ある。より具体的には、電子放出膜１４に与える印加電
圧の値および印加時間を調節することにより、対向基板
２０への電子の飛翔量を制御することができる。

【００２２】さて、このような電子放出素子１０を利用
したフラットパネルディスプレイの技術的課題は、既に
述べたように、電子放出素子から放出された電子を対向
基板の対応する方向に垂直に飛翔させることと、個々の
素子の特性均一化および駆動用配線の単純化である。

【００２３】図１において説明したように、電極１２に
は負の電圧が印加され、電極１３は接地されているの
で、電子放出膜１３から放出された電子は放出当初か
ら、矢印で示す方向への方向性を有している。この状態
で、スイッチ３３を閉じると電源３２により対向基板と
の間でも電圧が印加され、電子は対向基板側へ向かう
が、その方向は、図３にも図示されるように横方向へか
なり流れた軌跡を描き、対応する蛍光体に電子が到達し
ない場合が生じる。このため、フラットパネルの製造
上、上下のマトリックス基板のアライメントが困難にな
るという問題が生じ、その結果、クロストークやコント
ラストの低下、カラーの場合は色純度の低下等の原因と
もなる。

【００２４】素子ごとの特性のばらつきは、主として寸
法精度に依存する。図４は、図１に示す電子放出素子１
０の主要部の寸法を示した図である。一般的なフラット
パネルディスプレイの場合、ここに示す各部の寸法は、
たとえば、Ｄ１＝１５μｍ，Ｄ２＝８０μｍ，Ｄ３＝
０．２μｍ，Ｄ４＝０．５μｍといった程度の値になる
（もちろん、これらの数値は一例として示したものであ
り、具体的な数値は個々のディスプレイによってそれぞ
れ異なる）。

【００２５】これらの寸法のうち、特に素子特性に影響
を与える寸法は電極１２，１３間の間隔Ｄ１である。こ
の間隔Ｄ１は、電子放出膜１４に加わる電界強度を支配
するものであり、間隔Ｄ１が変わると、電子の放出量も
変わってくることになる。そこで、表示特性が全面にわ
たって均一なディスプレイを実現するためには、ガラス
基板１１上に配列された個々の電子放出素子についての
寸法Ｄ１を均一にする必要がある。このため、実際の製
造プロセスにおいては、たとえば、Ｄ１＝１５μｍ±２
μｍといった所定の寸法精度が要求されることになり、
高精度なパターニングプロセスが必要になる。これは製
造コストを高騰させる要因となり、実用化への大きな障
害になる。特に、今後は、低電力駆動型のディスプレイ
の要望が益々高まってゆく傾向にあり、間隔Ｄ１の絶対
値は益々小さく設定せざるを得なくなり、より高い寸法
精度が要求されるようになると予想される。

【００２６】また、駆動用配線の単純化という課題も、
従来構造の電子放出素子を配列したマトリックス基板で
は、解決することが困難な課題である。図１および図３
では、１画素分の電子放出素子についての配線を示した
が、ディスプレイに利用する場合には、ガラス基板１１
上に縦横に配列された多数の電子放出素子のそれぞれに
対して独立した配線を施し、各電子放出素子ごとに、電
子放出膜１４への印加電圧を独立して制御できるように
しなければならない。ガラス基板１１にこのような配線
を施すには、数多くのパターニングプロセスが必要とな
り、製造工程は複雑化せざるを得ない。これも製造コス
トを高騰させる要因のひとつであり、実用化への障害と
なる。

【００２７】上述した従来の電子放出素子では、電子放
出膜１４はガラス基板１１に平行な膜として形成されて
いる。これは「基板上に薄膜を形成する」という要望に
応えるためのごく一般的な方法である。これに対し、本
願発明者は、電子放出膜をガラス基板に対して所定角を
もって形成する（たとえば、垂直に形成する）という特
徴をもった新規な電子放出素子を提案し、本願と同一出
願人による平成７年１０月３１日付き出願（特願平７−
３０６５０２号）において開示した。本願は、この新規
な電子放出素子のさらに異なる態様およびそれを使用し
たマトリックス基板等を提供するものである。

【００２８】図５は、本発明の一実施形態に係る電子放
出素子の製造工程を示す斜視図である。いま、基板上
に、図５（Ａ）の斜視図に示すような三層構造体を用意
する（図５では、基板は省略されている。）。この三層
構造体は、下部電極５２と上部電極５４との間に絶縁層
５３を挟んでなる構造体であり、いわゆる「サンドイッ
チ構造」をしている。このような三層構造体を用意して
から、その上部電極と絶縁層の側面部に通電により電子
放出を行う機能をもった電子放出膜５５を形成すれば、
図５（Ｂ）の斜視図に示すような構造体が得られる。こ
のような構造体は、電子放出素子５０として機能するこ
とになる。すなわち、図３に示す従来の電子放出素子１
０と比較すれば、下部電極５２が電極１２としての機能
を果たし、上部電極５４が電極１３としての機能を果た
し、電子放出膜５５が電子放出膜１４としての機能を果
たすことになる。また、絶縁層５３は、電極１２と電極
１３との間の間隔精度を保つためのスペーサとしての役
割を果している。

【００２９】前記の先の出願（特願平７−３０６５０２
号）では、上部電極、絶縁層、下部電極がほぼ同一サイ
ズで三層構造体を形成しているのに対し、本願発明では
電子放出素子の対称性を向上させるために、上部電極、
絶縁層を下部電極の平面上に形成したことに特徴があ
る。また、図５（Ｂ）の１−１線の切断面に対して、電
子放出素子の左右が面対称の関係にあることにも特徴が
ある。こうすることによって、対向基板に対する電子放
出がさらに収束されてなされる効果が生じることにな
る。なお、本願図面では、斜視図においても、各構成要
素に必要に応じてハッチングを施して示すことにする。
このハッチングは断面を示すためのものではなく、個々
の構成要素を容易に識別できるようにするためのもので
ある。

【００３０】§２．本発明の電子放出素子の構造および
動作原理図６は、本発明の一実施形態に係る電子放出素子５０お
よび対向基板２０の構造を示す断面図である。いま、こ
のような構造をもった電子放出素子５０について、図６
に示すように各部に配線を施した場合に生じる現象につ
いて考えてみる。この配線によれば、下部電極５２は接
地され、上部電極５４には電源３１から正の電圧が印加
される。また、電子放出素子５０と対向基板２０との間
にも、電源３２によってカソード／アノード間電圧が印
加されるが、この図６に示す状態では、スイッチ３３が
開いているため、電圧印加は行われていない。さて、下
部電極５２および上部電極５４によって、電子放出膜５
５の底部／上縁部間に電圧が印加されると、電子放出膜
５５の膜表面部分に、図に矢印で示したような電子放出
が起こる。すなわち、表面伝導形の電子放出現象が起こ
ることになる。

【００３１】図７は、図６に示す電子放出素子５０から
対向基板２０に向けて電子放出が行われている状態を示
す断面図である。ここで、スイッチ３３を閉じてカソー
ド／アノード間電圧を印加すれば、図７に示すように、
電子放出膜５５の表面に放出された電子は、アノード側
の対向基板２０へと飛翔することになり、このようなカ
ソードからアノードヘと向かう電子の衝突により、蛍光
体層２３が蛍光を発することになる。ここでも説明の便
宜上、１画素分の構成要素のみを示したが、このような
１画素分の構成要素を縦横にマトリックス状に配列すれ
ば、画素を二次元平面上に並べたフラットパネルディス
プレイを実現することができる。実際には、従来の電子
放出素子を用いたフラットパネルディスプレイと同様
に、スイッチ３３を閉じた状態のままで、各画素ごとに
電源３１からの印加電圧を調節して、画素ごとの発光状
態を制御することができる。

【００３２】図３の従来の電子放出素子の電子の飛翔軌
跡と、図７の飛翔軌跡を比較してみると、図３の場合
は、電子の放出当初から横方向への飛翔の力を受けてい
るが、図７の場合は、放出当初から垂直方向への飛翔の
力を受けていて、水平方向への速度成分をほとんど持た
ないので、対向基板へ向けて電子の飛翔がなされ、横流
れし難いことが理解できる。なお、ここに示す例では、
図６のように、上部電極側に正電圧を印加することによ
り、電子放出膜５５の表面では、下方から上方へ向かう
電子の流れが形成されるようにしているが、逆に、下部
電極５２側に正電圧を印加することにより、電子放出膜
５５の表面において、上方から下方へ向かう電子の流れ
が形成されるようにしても、対向基板２０側への電子放
出は支障なく行われる。従って、下部電極５２と上部電
極５４との間の印加電圧の極性はどちらでもよいことに
なる。ようするに、電子放出膜面での電子放出を基板に
対して角度を設けるようにすることにより横方向への速
度成分を減殺し、基板垂直方向への飛翔を高めることが
本発明の第１の目的である。

【００３３】図８は、図７に示す本発明の電子放出素子
５０の主要部分の寸法を示した図である。ここで、絶縁
層５３の厚みＤ１としては、実用上、Ｄ１＝０．１μｍ
〜１ｍｍ程度、より好ましくは、１μｍ〜１００μｍ程
度に設定するのがよい。また、下部電極層５２および上
部電極層５４の厚みＤ２，Ｄ３としては、実用上、Ｄ
２，Ｄ３＝０．１μｍ〜１ｍｍ程度、より好ましくは、
１μｍ〜５０μｍ程度に設定するのがよい。三層構造体
の幅Ｄ４は、電子放出の動作を考慮する上では任意でか
まわないが、この三層構造体自体は容量素子として作用
するので、素子自体の寄生容量値を低く抑えて応答速度
を向上させるためにはできるだけ小さくするのが好まし
く、実用上はパネルのサイズにもよるが、Ｄ４＝１０μ
ｍ〜５００μｍ程度にするのが好ましい。また、電子放
出膜５５の厚み、Ｄ５としては、表面伝導形の電子放出
現象が生じる厚みにする必要があり、効率的な電子放出
を行わせるためには、できるだけ薄い方が望ましい。実
用上は、Ｄ５＝０．０１μｍ〜１μｍ程度に設定するの
が好ましい。

【００３４】さて、この図８に示す本発明の構造を、図
４に示す従来の構造と比較すると、従来構造における電
極１２，１３間の距離である寸法Ｄ１は、本発明におけ
る絶縁層５３の厚み寸法Ｄ１に対応することがわかる。
ここで、図４における寸法Ｄ１も、図８における寸法Ｄ
１も、いずれも電子放出膜に電界を与えるための一対の
電極間寸法に対応するものであり、この電極間寸法によ
って、電子放出膜に与えられる電界強度が決定されるこ
とになる。そして、表示特性が全面にわたって均一なデ
ィスプレイを実現するためには、ガラス基板上に配列さ
れた個々の電子放出素子についての電極間寸法を均一に
する必要があるということは、既に述べたとおりであ
る。

【００３５】ここで、電極間寸法の精度に着目すると、
図４に示す従来構造においては、基板面に平行な平面方
向の精度であるのに対し、図８に示す本発明の構造にお
いては、基板面に垂直な厚み方向の精度であることがわ
かる。すなわち、図４に示す従来構造を「横型構造」と
呼び、図８に示す本発明の構造を「縦型構造」と呼ぶこ
とにすれば、「横型構造」の場合、電極間寸法Ｄ１の精
度を平面方向の精度として確保する必要があるのに対
し、「縦型構造」の場合、電極間寸法Ｄ１の精度を絶縁
層５３の厚み方向の精度として確保すればよいというこ
とになる。

【００３６】一般に、半導体プレーナプロセスなど、基
板上に層形成を行う製造プロセスでは、平面方向の寸法
精度を確保するよりも、厚み方向の寸法精度を確保する
方が容易である。別言すれば、図４に示すように、正確
な所定間隔Ｄ１をもった電極１２，１３を形成する工程
と、図８に示すように、正確な所定厚みＤ１をもった絶
縁層５３を形成する工程と、を比較すると、寸法値Ｄ１
が同じ場合、前者よりも後者の方が工程は容易になる。
特に、近年では、基板上の成膜技術は非常に進歩してお
り、厚みに関しては、かなりの精度で制御することが可
能である。したがって、本発明の構造をもった電子放出
素子は、従来構造の電子放出素子に比べて、製造プロセ
スが容易になり、製造コストを低減させるというメリッ
トが得られる。

【００３７】図９は、本発明の他の実施形態に係る電子
放出素子の製造工程を示す斜視図である。図９（Ａ）
は、下部電極５２面上に上部電極５４とそれを支える絶
縁層５３が形成された状態が示されている。図９（Ｂ）
では、この３層構造体の先端部の３側面を電子放出膜で
覆った状況を示すものである。図５の電子放出素子で
は、画素電極の３層構造体の１側面にのみ、電子放出膜
が形成されているが、図５の実施態様では、画素電極の
３側面が電子放出膜で覆われるように形成されている。
こうすることにより、電子放出膜を介して上部電極と下
部電極を対向させる距離を長くすることができるので、
電子放出量を増加させることができる。

【００３８】図１０は、本発明の他の実施形態に係る電
子放出素子の製造工程を示す斜視図である。図１０
（Ａ）は、下部電極５２面上に上部電極５４とそれを支
える絶縁層５３が形成された状態が示されている。図５
や図９の場合には、絶縁層が垂直に形成されてきるのに
対し、図１０では、絶縁層が斜めに形成されている。電
子放出物質を塗布する端面が垂直に形成される場合に
は、電子放出物質を均一に塗布することが困難な場合も
あるが、塗布面を図１０の絶縁層のように、斜めに形成
すれば均一な塗布面を形成することも容易になる。。図
１０（Ｂ）では、この３層構造体の先端部の３側面を電
子放出膜で覆った状況を示すものである。なお、上部電
極と絶縁層の双方を傾斜して形成してもよいし、また、
それらを階段状に形成してもよい。また、図９（Ｂ）の
電子放出素子においては、切断面１−１における面にお
いて面対称の関係にあり、図１０（Ｂ）の電子放出素子
においては、切断面１−１における面おいて面対称の関
係にあることは、図５の場合と同様である。

【００３９】図１１は、本発明のさらに他の実施形態に
係る電子放出素子の製造工程を示す斜視図である。図１
１（Ａ）では、上部電極と絶縁層が下部電極面上に階段
状に形成されており、上部電極が絶縁層の外形輪郭の内
側に納まるように形成されている。図１１（Ｂ）はこの
ような電極、絶縁層の側面に電子放出膜を塗布する工程
を示したものである。図１２は、本発明のさらに他の実
施形態に係る電子放出素子を示す断面図である。図１２
（Ａ）では、上部電極と絶縁層が下部電極面上に傾斜状
に形成されており、上部電極が絶縁層の外形輪郭の内側
に納まるように形成されている。図１２（Ｂ）では、上
部電極と絶縁層が下部電極面上に傾斜状かつ階段状に形
成されており、上部電極が絶縁層の外形輪郭の内側に納
まるように形成されている。

【００４０】§３．ディスプレイヘ応用する実施形態これまで、単一の電子放出素子についての構造を述べて
きたが、本発明の電子放出素子は、フラットパネルディ
スプレイヘの応用に特に適している。この場合、基板上
に多数の電子放出素子を縦横に配置して用いることにな
る。以下、このような実施形態について述べることにす
る。

【００４１】図１４は、本発明の一実施形態に係る電子
放出素子２００をマトリックス基板上に構成した実施例
を示す斜視図である。ガラス基板１００上には、４つの
電子放出素子２００が構成された状態が示されている。
本発明の電子放出素子をディスプレイへ応用する場合、
１つの電子放出素子が１画素分の表示動作を行うことに
なるので、この図１４に示す例では、２×２の合計４画
素分の表示が可能になる。もちろん、実際のディスプレ
イでは、より多数の電子放出素子が配列されることにな
る。なお、図１４の斜視図において、各構成要素に施さ
れているハッチングは、前述したように、断面を示すた
めのものではなく、個々の構成要素を容易に識別できる
ようにするためのものである。この図１４に示す電子放
出素子の構造は次のとおりである。

【００４２】まず、ガラス基板１００上に、列方向に伸
びた下部電極１１０を行方向に複数（この例では２本）
配置する。一方、行方向に伸びた上部電極１３０を列方
向に複数（この例では２本）配置する。このとき、上部
電極１３０は絶縁層１２０を介してガラス基板１００上
に形成するようにする。すなわち、絶縁層１２０は上部
電極１３０に対して、いわば「橋げた」の役割を果たす
ことになり、下部電極１１０との交差部分においては、
この「橋げた」として機能する絶縁層１２０の存在によ
り、上部電極１３０が下部電極１１０を跨ぐ形になる。
このような構造では、結局、上部電極１３０の形成領域
のうち、下部電極１１０との交差部分には、下部電極１
１０／絶縁層１２０／上部電極１３０という三層構造体
が形成され、それ以外の部分には絶縁層１２０／上部電
極１３０という二層構造体が形成されるようになる。

【００４３】もっとも、原理的には、上部電極１３０の
下方の全領域に絶縁層１２０を形成する必要はなく、少
なくとも下部電極１１０との交差部分に絶縁層１２０を
設け、三層構造体が形成されるようにすれば足りる。し
たがって、この交差部分以外の領域については、必ずし
も絶縁層１２０を設ける必要はなく、ガラス基板１００
の上面に直接上部電極１３０が形成されるような構造に
してもかまわない。しかしながら、実用上は、図１４に
示すように、上部電極１３０の下方の全領域にわたって
絶縁層１２０を形成するようにし、上部電極１３０の上
面がガラス基板１００にほぼ平行な平坦面をなすように
構成するのが、断線などを避ける上で好ましい。また、
図１４のマトリックス基板では、下部電極１１０が幅広
に図示されているが、前記のように基板全体のコンデン
サー容量を減少させるためには、上部電極と下部電極が
絶縁層を挟んで上下に位置する部分をできるだけ少なく
する必要がある。このためには、上部電極の下にくる下
部電極の幅を必要最小限とし、上下電極の交差部以外で
は極力絶縁体のみとする構造が必要である。

【００４４】さて、図１４に示すように、各交差部近傍
に形成された三層構造体には、上部電極１３０の上面か
ら、少なくとも下部電極１１０にいたる上部電極と絶縁
層の壁面部には、通電により電子放出を行う機能をもっ
た電子放出膜１４０が形成されている。したがって、図
１４に示す電子放出膜１４０は、平面上に形成された膜
ではなく、三層構造体の上部電極と絶縁層の側面に形成
された膜であり、基板に対して一定の角度をもった膜面
を形成することになる。このような構成によれば、各交
差部近傍ごとに複数の電子放出素子２００を形成するこ
とができる。

【００４５】さて、ここで重要な点は、下部電極１１０
および上部電極１３０は、それぞれガラス基板１００上
で縦横に伸びた配線層としても機能しうる点である。前
述したように、ディスプレイとして利用するためには、
マトリックス状に配列された個々の電子放出素子に対し
て、それぞれ別個に電子放出を制御できるような配線が
必要になる。従来の「横型構造」の電子放出素子の場
合、このような配線のための層を別途用意する必要があ
るため、基板上の構造は非常に複雑になる。これに対し
て、本発明の「縦型構造」の電子放出素子の場合、下部
電極１１０および上部電極１３０が配線の機能を果たす
ため、別途配線層を設ける必要はない。すなわち、本発
明に係る電子放出素子によれば、駆動に必要な配線を単
純化するという課題が達成できることになる。

【００４６】図１３は、本発明に係る電子放出素子の駆
動原理を説明するための図である。なお、ハッチング
は、図１４の各構成要素との対応を示すためのものであ
る。ここでは、５行５列、合計２５個の電子放出素子２
００が形成された例が示されている。すなわち、列方向
に伸びた下部電極１１０が行方向に５本配置されてお
り、また、行方向に伸びた上部電極１３０が列方向に５
本配置されており、２５か所に交差部分が形成されてい
る。そして、各交差部分には、それぞれ別個独立した電
子放出素子２００が形成されており、各電子放出素子２
００からの電子放出は、それぞれ独立して制御すること
ができる。

【００４７】このような制御を行うために、セレクタ１
５０およびドライバ１６０が設けられている。セレクタ
１５０は、５本の上部電極１３０のうちのいずれか１本
を選択して接地する機能を果たす。一方、ドライバ１６
０は、５本の下部電極１１０のそれぞれに、所定の電圧
信号を与える機能を有する。セレクタ１５０が、５本の
上部電極１３０を順番に選択する動作を行えば、５本の
行を時分割して順次アクセスすることが可能になる。そ
して、ドライバ１６０から供給する信号により、現在ア
クセス中の行に所属する電子放出素子２００からの電子
放出が制御される。たとえば、図示のように、セレクタ
１５０が第１行目を選択して接地した状態において、ド
ライバ１６０から、第１列目の下部電極１１０に対して
負の電圧供給を行えば、第１行第１列目の電子放出素子
については、図１４に示す配線がなされたことになり、
対向基板２０への電子放出が起こることになる。このよ
うな駆動方法は、いわゆる、「単純マトリックス駆動」
と呼ばれている方法である。

【００４８】このように、本発明によれば、下部電極１
１０および上部電極１３０をそのまま配線層として利用
することができるため、ディスプレイに応用する場合に
も構造は非常に単純になり、製造プロセスも単純化さ
れ、製造コストの低減を図ることができるようになる。

【００４９】§４．ディスプレイヘ応用する場合の製造
工程最後に、図１４に示す構造を得るための製造工程の一例
を、図１５〜図２４に示す斜視図を参照しながら説明す
る。なお、これらの斜視図においても、図１４に示す各
構成要素との対応関係を明らかにするためのハッチング
を施すことにする。

【００５０】まず、図１５に示すように、ガラス基板１
００（絶縁性の基板であれば何でもよい）上の全面に第
１の準備層１１５を、真空蒸着法やスパッタ法など一般
的な成膜方法を用いて形成する。続いて、この第１の準
備層１１５上に感光性レジスト１１５´を塗布し、これ
をフォトマスクを使用してパターニングして露光し、レ
ジスト膜を形成する（図１６）。続いて、これをエッチ
ングして、図１７に示すように、下部電極１１０を形成
する。もっとも、第１の準備層１１５は、必ずしもその
時点で感光性レジストを用いてパターン形成する必要は
ない。たとえば、感光性をもった樹脂中に金属微粒子を
分散させてなる金属粒子分散型レジストをガラス基板１
００上に塗布して導電性の感光性のぺースト層を形成
し、このぺースト層を、フォトリソグラフィの手法によ
り、露光し、現像してパターニングを行い、最後に焼成
工程を行って、ぺースト層内の樹脂成分を除去すれば、
導電性をもった下部電極１１０を得ることができる。な
お、感光性のぺースト層は、感光性をもった樹脂と有機
導電性樹脂との混合からなる感光性レジストにより形成
してもよい。

【００５１】続いて、ガラス基板１００および下部電極
１１０上の全面に、図１８に示すように、絶縁性形成層
である中間層１２５と第２の準備層１３５を形成する。
この第２の準備層１３５としては、第１の準備層１１０
と同様に、感光性のぺースト層を用いてもよい。そし
て、第２の準備層１３５に感光性レジスト材料１３５´
を塗布してからパターニングを行い（図１９）、上部電
極１３０を形成する（図２０）。続いて、中間層１２５
に対するパターニングを上部電極１３０をマスクとして
リアクティブエッチング等により行い、図２１に示すよ
うに、絶縁層１２０および導電性をもった上部電極１３
０とそれから分岐した画素電極を形成する。

【００５２】もちろん、絶縁層１２０を形成するパター
ニング工程と、上部電極１３０を形成するパターニング
工程を別々に行ってもよい。たとえば、図２３に示すよ
うに、絶縁層１２０を形成した後、基板１００、下部電
極１１０および絶縁層１２０上の全面に導電性の準備層
１４５を形成し、この導電性準備層１４５に対するパタ
ーニングをフォトマスクＭ３を用いて行い（図２４）、
上部電極１３０とそれから分岐した画素電極を形成し、
図２１に示す構造を得ることも可能である。上部電極と
絶縁層を異なるパターンに形成する場合はこの方法をと
ることが必要である。

【００５３】こうして、下部電極１１０と上部電極１３
０との交差部近傍部分において、下部電極１１０、絶縁
層１２０、上部電極１３０からなる三層構造体が形成で
きる。続いて、図２２に示すように、この三層構造体の
側面、すなわち、上部電極１３０の側面から、絶縁層を
経て少なくとも下部電極１１０に至る部分に、通電によ
り電子放出を行う電子放出性物質を塗布する。

【００５４】なお、電子放出膜１４０を形成する工程と
しては、たとえば、表面伝導型の電子放出現象が起こる
材料を有機溶媒に溶かした溶剤を用意し、この溶剤を壁
面部に塗布乾燥させるような方法を採ることができる。

【００５５】§５．その他の変形例以上、本発明をいくつかの実施形態に基づいて説明した
が、本発明はこれらの実施形態に限定されるものではな
く、この他にも種々の形態で実施可能である。以下にい
くつかの変形例を述べておく。

【００５６】図１４に示す構造によれば、絶縁層１２０
が上部電極１３０に沿って形成されており、いわば橋げ
たとしての役割を果たしているが、逆に、絶縁層１２０
を下部電極１１０に沿って形成し、いわゆる「カマボコ
型」の絶縁層１２０によって下部電極１１０全体を覆う
構造にしてもよい。別言すれば、下部電極１１０の上面
および側面を覆うようにして列方向に伸びるチューブ状
の絶縁層１２０を形成し、このチューブ状の絶縁層１２
０が上部電極１３０をトンネルのように貫通する構造が
得られることになる。

【００５７】

【実施例】

＜材質に関する実施例＞図１４に示すマトリックス基板
の各部の材質としては、次のような材料を用いるのがよ
い。

【００５８】下部電極１１０および上部電極１３０：電
極として機能する導電性材科であれば、どのようなもの
でもよいが、耐電圧性、耐熱性、加工性、耐腐食性，比
抵抗性を考慮して適当な材料を選ぶのが好ましい。具体
的には、Ａｌ，Ｎｉ，Ｐｄ，Ｐｂ，Ｐｔ，Ｗ，Ｍｏ，Ｃ
ｒ，Ｔｉ，Ｃｕ，Ａｕ，Ａｇなどの金属材料を用いるの
が好ましい。

【００５９】絶縁層１２０：特に、表面導電性の低い材
料を用いるのが好ましく、具体的には、石英ガラス，Ｓ
ｉＯ₂，Ｓｉ₃Ｎ₄，などを用いるのが好ましい。

【００６０】電子放出膜１４０：表面伝導型の電子放出
現象が知られている材料であればどのような材料で構成
してもかまわない。ＳｎＯ₂，Ｉｎ₂Ｏ₃，ＰｂＯなど
の金属酸化物、Ａｕ，Ａｇなどの金属、カーボンその他
各種半導体などが一般的に知られている材料である。こ
の他、たとえば、特公平６−８７３９２号公報に開示さ
れているように、微粒子を含む薄膜導電体膜に通電加熱
を行い、ジュール熱によりこの薄膜導電体膜を局所的に
破壊、変形もしくは変質させて、電気的に高抵抗な状態
にすることにより、電子放出膜を形成することもでき
る。あるいは同公報に開示されているようなガスデポジ
ション法により電子放出膜を形成してもよい。

【００６１】＜電子放出素子の製造方法に関する実施例
＞厚み３ｍｍの清浄な石英ガラス基板上に、スパッタ法
により厚み３μｍのＣｒ層１１５を堆積する。その上
に、ポジ型レジスト剤（東京応化工業株式会社製「ＯＦ
ＰＲ８００」）１１５´をスピンナにより回転塗布し、
オーブンにて８０°Ｃで３０分間放置し乾燥させる。空
冷後、線幅２００μｍの下部電極パターンをフォトマス
クＭ１を使用して露光し（図１５）、レジストの現像、
水洗を行い、オーブンにて１３５°Ｃで３０分間放置す
る（図１６）。空冷後、Ｃｒエッチング液（ザ・インク
テック株式会社製「ＭＲ−ＥＳ」）を用いてＣｒをエッ
チングし、水洗する。

【００６２】次に、１２０°Ｃに保持したレジスト剥離
液（東京応化工業株式会社製「クリーンストリップ」）
中に、基板を５分間放置し、室温のストリップリンス液
に１分間、室温のイソプロピルアルコールに１分間、そ
れぞれ浸すことにより、レジストの剥離を行う。この基
板を水洗し、後に乾燥させる。以上の工程で、Ｃｒから
なる線幅２００μｍの下部電極１１０が得られた（図１
７）。

【００６３】続いて、この基板上にスパッタ法により、
絶縁層形成層となる膜厚１０μｍのＳｉＯ₂層１２５を
堆積し、その上に、スパッタ法により、膜厚３μｍのＣ
ｒ層１３５を堆積し、さらに、ポジ型レジスト剤「ＯＦ
ＰＲ８００」１３５´をスピンナにより回転塗布し、オ
ーブンにて８０°Ｃで３０分間放置し乾燥させる（図１
８）。空冷後、線幅１００μｍの上部電極と画素電極を
構成する絶縁層のパターンをフォトマスクＭ２を使用し
て露光し（図１９）、レジストの現像、水洗を行い、オ
ーブンにて１３５°Ｃで３０分間放置する。空冷後、Ｃ
ｒエッチング液「ＭＲ−ＥＳ」を用いて露出しているＣ
ｒ部分をエッチング、水洗する。こうして、中間層１２
５上にＣｒからなる線幅１００μｍの上部電極１３０と
それから分岐した画素電極が得られる。

【００６４】次に、１２０°Ｃに保持したレジスト剥離
液「クリーンストリップ」中に、基板を５分間放置し、
室温のストリップリンス液に１分間、室温のイソプロピ
ルアルコールに１分間、それぞれ浸すことにより、レジ
ストの剥離を行う（図２０）。この基板を水洗し、後に
乾燥させる。更に、ＣＨＦ₃＋Ｏ₂をエッチャントとし
て用いたリアクティブ・イオン・エッチングを行い、Ｃ
ｒからなる上部電極１３０をマスクとして、中間層１２
５の露出部分をエッチングして除去する。以上の工程
で、ＳｉＯ₂からなる絶縁層１２０が得られる（図２
１）。

【００６５】更に、有機パラジウム化合物を含む有機溶
媒（奥野製薬工業株式会社製「キャタペーストＣＣ
Ｐ」）からなるインキを、スクリーン印刷法で所望の位
置（上部電極と絶縁層の側面部）に印刷し、１５分間放
置して当該側面部に薄膜を形成する。その後、約２００
°Ｃで２０分間焼成し、Ｐｄからなる微粒子を含む電子
放出膜１４０を得た（図２２）。

【００６６】＜対向基板の製造方法に関する実施例＞厚
み３ｍｍの清浄な石英ガラス基板上に、スパッタ法によ
り膜厚１４μｍのＩＴＯ層を堆積する。その上に、ＥＢ
蒸着法により膜厚２０μｍのＺｎＯ：Ｚｎからなる蛍光
体層を蒸着形成し、対向基板２０を作製した。

【００６７】＜電子放出動作に関する実施例＞１０^-10
Ｐａに保った真空チャンバ中に、上述の実施例で作製し
たマトリックス基板と対向基板とを、３ｍｍの間隔で平
行に保持し、対向基板とマトリックス基板との間のカソ
ード／アノード電圧として５ｋＶを印加した。また、電
子放出素子の動作電圧として、上部電極を接地電位に保
ち、下部電極に−２０Ｖを印加したところ、対向基板に
向かって電子放出が得られ、良好な発光特性が得られ
た。また、行列状に配した多数の電子放出素子を、単純
マトリックス駆動し、所定の画像情報に対応した信号を
与えたところ、対向基板上に画像形成がみられた。

【００６８】

【発明の効果】以上のとおり、本発明によれば下部電極
表面上に、絶縁層、上部電極からなる三層構造体を形成
し、上部電極と絶縁層の側面部を経て下部電極に至る部
分に電子放出膜を形成したので、電子放出時の水平方向
速度成分が減殺された電子放出がなされ、対向基板に対
して収束性の優れた電子放出素子が得られる。また、本
発明の電子放出素子は画素電極の中心をとおる面に対し
て左右面対称の関係にあるため、対称性の良い電子放出
がなされ、この点からも電子放出の対称性がよく、画素
内での電子密度のむらがない電子放出を行うことができ
る。さらに、電子放出素子が上部電極と下部電極からな
る縦型構造であるため、素子電極をマトリックス駆動用
配線としても利用することができるので、同一基板上に
本発明の電子放出素子を多数配列して用いるようなマト
リックス基板であってもその全体構造は単純化され、製
造プロセスを簡単にすることができる。

【図面の簡単な説明】

【図１】従来の表面伝導型の電子放出素子１０および対
向基板２０の構造を示す断面図である。

【図２】図１に示す電子放出素子１０におけるガラス基
板１１上に形成された構成要素の上面図である。

【図３】図１に示す電子放出素子１０から対向基板２０
に向けて電子放出が行われている状態を示す断面図であ
る。

【図４】図１に示す電子放出素子１０の主要部分の寸法
を示した図である。

【図５】本発明の一実施形態に係る電子放出素子の製造
工程を示す斜視図である。

【図６】本発明の一実施形態に係る電子放出素子５０お
よび対向基板２０の構造を示す断面図である。

【図７】図６に示す電子放出素子５０から対向基板２０
に向けて電子放出が行われている状態を示す断面図であ
る。

【図８】図７に示す本発明の電子放出素子５０の主要部
分の寸法を示した図である。

【図９】本発明の他の実施形態に係る電子放出素子の製
造工程を示す斜視図である。

【図１０】本発明の他の実施形態に係る電子放出素子の
製造工程を示す斜視図である。

【図１１】本発明の他の実施形態に係る電子放出素子の
製造工程を示す斜視図である。

【図１２】本発明の他の実施形態に係る電子放出素子を
示す断面図である。

【図１３】本発明に係る電子放出素子の駆動原理を説明
するための平面図である。

【図１４】本発明の一実施形態に係る電子放出素子２０
０をマトリックス基板上に構成した実施例を示す斜視図
である。

【図１５】図１４に示す構造を得るための製造工程の下
部電極のレジストパターン形成する工程を示す斜視図で
ある。

【図１６】図１４に示す構造を得るための製造工程の下
部電極レジストパターンが形成された状態を示す斜視図
である。

【図１７】図１４に示す構造を得るための製造工程の下
部電極が形成された工程を示す斜視図である。

【図１８】図１４に示す構造を得るための製造工程の絶
縁層形成層および上部電極の準備段階を示す斜視図であ
る。

【図１９】図１４に示す構造を得るための製造工程の上
部電極のレジストパターンを形成する工程を示す斜視図
である。

【図２０】図１４に示す構造を得るための製造工程の上
部電極が形成された工程を示す斜視図である。

【図２１】図１４に示す構造を得るための製造工程の上
部電極および絶縁層が形成された工程を示す斜視図であ
る。

【図２２】図１４に示す構造を得るための製造工程の電
子放出膜の形成段階を示す斜視図である。

【図２３】図１４に示す構造を得るための製造工程の絶
縁層を形成する他の工程を示す斜視図である。

【図２４】図１４に示す構造を得るための製造工程の上
部電極パターンを形成する他の工程を示す斜視図であ
る。

【符号の説明】

１０電子放出素子１１ガラス基板１２，１３電極１４電子放出膜２０対向基板２２透明電極２３蛍光体層３１，３２電源３３スイッチ５０電子放出素子５１ガラス基板５２下部電極５３絶縁層５４上部電極５５電子放出膜１００ガラス基板１１０下部電極１１５第１の準備層１１５´レジスト層１２０絶縁層１２５中間層１３０上部電極１３５第２の準備層１３５´レジスト層１４０電子放出膜１４５導電性準備層１５０セレクタ１６０ドライバ２００電子放出素子

Claims

【特許請求の範囲】

【請求項１】基板上に形成された下部電極面上に絶縁
層を介して上部電極を積層して三層構造体を形成し、当
該上部電極、絶縁層の側面部を経て下部電極に至る部分
に通電により電子放出を行う機能をもった電子放出膜
を、上部電極、絶縁層、下部電極の三層のすべてに接す
るように形成したことを特徴とする電子放出素子。
【請求項２】下部電極面上に形成された上部電極、絶
縁層の端面がそれぞれ揃うように、基板に対して所定の
角度で平坦面を形成するように形成されていることを特
徴とする請求項１記載の電子放出素子。
【請求項３】下部電極面上に形成された上部電極、絶
縁層が階段状をなすように形成され、かつ上部電極の外
形輪郭が絶縁層の外形輪郭よりも小さくその内部に納ま
るように形成されていることを特徴とする請求項１記載
の電子放出素子。
【請求項４】下部電極面上に形成された上部電極、絶
縁層、電子放出膜が画素電極の中心をとおる面に対して
面対称に形成されていることを特徴とする請求項１ない
し請求項３記載の電子放出素子。
【請求項５】上部電極が下部電極よりも正に荷電され
ることを特徴とする請求項１ないし請求項４記載の電子
放出素子。
【請求項６】基板上に、列方向に伸びた複数の下部電
極を配置するとともに、絶縁層を介して行方向に伸びた
複数の上部電極を配置し、各下部電極と各上部電極とを
絶縁層を介して交差させ、各交差部分の近傍に交差部か
ら分岐した上部電極を絶縁層を介して下部電極面上に形
成して３層からなる画素電極を形成し、当該画素電極の
上部電極、絶縁層、下部電極の３層のすべてに接するよ
うに通電により電子放出を行う機能をもった、電子放出
膜を形成した各画素電極および電子放出膜からなる複数
の電子放出素子を基板上にマトリックス状に配列し、こ
の複数の電子放出素子について、前記下部電極が列方向
配線として機能し、前記上部電極が行方向電極として機
能するように構成したことを特徴とする電子放出素子を
配列したマトリックス基板。
【請求項７】基板上に、列方向に伸びた複数の下部電
極を配置するとともに、絶縁層を介して行方向に伸びた
複数の上部電極を配置し、各下部電極と各上部電極とを
絶縁層を介して交差させ、各交差部分の近傍に交差部か
ら分岐した上部電極を絶縁層を介して下部電極面上に形
成して３層からなる画素電極を形成し、当該画素電極の
上部電極、絶縁層、下部電極の３層のすべてに接するよ
うに通電により電子放出を行う機能をもった、電子放出
膜を形成した各画素電極および電子放出膜からなる複数
の電子放出素子を基板上にマトリックス状に配列した電
子放出素子を配列したマトリックス基板の製造方法であ
って、絶縁性をもった透光性基板上に導電性材料からなる列方
向の下部電極を形成する工程と、前記基板上に上部電極形成層を絶縁層形成層を介して積
層する工程と、前記上部電極形成層の上に感光性レジストを塗布して上
部電極と上部電極から分岐して画素電極を形成するパタ
ーンをパターン露光する工程と、当該パターン露光により得られたレジスト層を介して、
上部電極と上部電極から分岐した画素電極とそれらを支
持する絶縁層をエッチングによりパターン形成する工程
と、通電により電子放出を行う機能をもった電子放出膜を当
該画素電極の上部電極、絶縁層、下部電極のすべてに接
するように形成する工程と、を有することを特徴とする電子放出素子を配列したマト
リックス基板の製造方法。